專利名稱：用于傳送命令和地址信號的方法和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計算機(jī)技術(shù)，具體而言，涉及用于傳送命令和地址 信號的方法和設(shè)備。
背景技術(shù)：
現(xiàn)代計算機(jī)系統(tǒng)一般包括可以被諸如存儲器控制器的控制裝 置存取和/或控制的存儲裝置。存儲控制器可以經(jīng)由 一個或多個總線 與存儲裝置通信。例如，可以通過命令總線和地址總線連接存々者控 制器和存儲裝置。命令總線被配置為提供一個或多個控制信號給存 儲裝置，而地址總線被配置為提供地址信號給存儲裝置。作為一個 實(shí)例，在給定時鐘周期中，可以分別經(jīng)由命令總線和地址總線通過 將多個控制信號和地址信號從存儲控制器傳輸?shù)酱鎯ρb置來從存 儲裝置中讀取數(shù)據(jù)。然后通過存儲裝置對輸入信號進(jìn)行解碼，在此 后將所請求的數(shù)據(jù)返回到存儲控制器。
給定命令或地址通常經(jīng)由相應(yīng)的命令總線(在命令情況下)或 地址總線(在地址的情況下)通過多個傳播的輸入來確定。將每個 輸入提供給存儲裝置的相應(yīng)接口上的相應(yīng)引腳。因此，在給定周期 中給定的命令/地址輸入組合可以要求存儲裝置上的命令總線接口
的N個引腳的N個命令輸入，以及存儲裝置上的地址總線接口的P 個引躲卩的P個;也*止$#入。
在制造存儲裝置中考慮的 一種設(shè)計是，支持命令和地址的各種 組合所要求的輸入引腳數(shù)。所要求的引腳的數(shù)越多，最后所得到的 存儲裝置的體積越大且成本越高。
因此，需要減少存儲器與控制裝置(諸如存儲控制器或處理器) 連接所需的引腳數(shù)。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例總的來說提供了用于經(jīng)由共用接口傳輸信號 的方法和裝置。
一個實(shí)施例提供了具有命令總線接口的存儲裝置，該命令總線 接口具有專用于接收命令輸入的一個或多個命令引腳和用于選擇
性接收地址輸入和命令輸入的一個或多個共用引腳；以及地址總線 接口 ，該地址總線接口具有一個或多個專用于接收地址輸入的地址 引腳以及一個或多個用于選擇性地4妄收地址輸入和命令輸入的共 用引腳。


為了可以更詳細(xì)i也理解本發(fā)明的上述4爭4正，4尋結(jié)合實(shí)施例詳細(xì) 描述本發(fā)明以上所述的特征，其中一些實(shí)施方式在附圖中給出。然 而，應(yīng)當(dāng)注意，附圖僅描述了本發(fā)明的典型實(shí)施例，因此并不能認(rèn) 為限制其范圍，本發(fā)明可以包括其它同等效果的實(shí)施例。
圖1是描述了根據(jù)本發(fā)明的一個實(shí)施例的存儲裝置和控制器的 框圖。
圖2是描述了才艮據(jù)本發(fā)明的一個實(shí)施例的命令和地址輸入的框圖。
圖3是描述了根據(jù)本發(fā)明的一個實(shí)施例的命令和地址輸入的時 序圖。
圖4是描述了根據(jù)本發(fā)明的一個實(shí)施例的多個周期命令和地址 輸入的框圖。
圖5是描述了 4艮據(jù)本發(fā)明的一個實(shí)施例的多個周期命令和地址
豐lr入的時序圖。
圖6是描述了根據(jù)本發(fā)明的 一個實(shí)施例的存儲裝置的框圖。
圖7是描述了根據(jù)本發(fā)明的一個實(shí)施例的存儲裝置的命令和地 址信號處理電路的對匡圖。
具體實(shí)施例方式
本發(fā)明的實(shí)施例總的來說提供了用于存儲裝置的通信命令和 地址lt入的裝置和方法。
才秦下來，將參考本發(fā)明的實(shí)施例。然而，應(yīng)理解，本發(fā)明并不 限于具體描述的實(shí)施例。而是，無i侖是否涉及不同實(shí)施例，預(yù)計以 下特征和元件的任意組合能夠?qū)嵤┖蛯?shí)現(xiàn)本發(fā)明。此外，在各種實(shí) 施例中，本發(fā)明提供了許多優(yōu)于現(xiàn)有技術(shù)的優(yōu)點(diǎn)。然而，雖然本發(fā) 明的實(shí)施例可以實(shí)現(xiàn)優(yōu)于其他可能的解決方案和/或優(yōu)于現(xiàn)有纟支術(shù) 的優(yōu)點(diǎn)，但是無論特定的優(yōu)點(diǎn)是否是通過給定的實(shí)施例來實(shí)現(xiàn)的， 都不限于本發(fā)明。因而，以下方面、特點(diǎn)、實(shí)施例和優(yōu)點(diǎn)4又是示例 性的，除非明確表示，否則不認(rèn)為是所附權(quán)利要求的要素或限制。 然而，參考"本發(fā)明"應(yīng)該不理解為這里公開的任一本發(fā)明內(nèi)容的 一般化并應(yīng)該不被認(rèn)為是所附權(quán)利要求的要素或限制。
同樣，以下使用的信號名稱是示例性的名稱，表示信號用于執(zhí) 行給定存儲裝置中的各種功能。在一些情況下，相關(guān)信號可以因設(shè)
備不同而不同。此外，下面在附圖中描述的電路和i殳備4又是本發(fā)明
的示例性實(shí)施例。作為本領(lǐng)域:技術(shù)人員i人識到的是，可以通過4壬意 存儲裝置利用本發(fā)明的實(shí)施例。
圖1是描述了根據(jù)本發(fā)明的一個實(shí)施例的裝置100的框圖。示
例性地，裝置100包括存儲控制器101和存儲裝置102。存儲裝置 102可以是任意類型的存儲器。例如，在示例性的實(shí)施例中，存儲 裝置102是同步動態(tài)隨機(jī)存取存儲器(SDRAM )。 SDRAM可以是 單倍數(shù)據(jù)率SDRAM、雙倍數(shù)據(jù)率(DDR) SDRAM或多倍數(shù)據(jù)率 SDRAM的任何后代(例如，DDR-III SDRAM )。可選地，存儲裝 置102可以是DDR同步圖形RAM( SGRAM )、 DDR快速周期RAM (FCRAM )、 SRAM或任何其它合適的存儲裝置或上述存儲裝置的 組合。
在SDRAM的情況下，在通過控制器101發(fā)布的時鐘信號 (CLK)上記錄存儲裝置102的命令和地址輸入。如下面更詳細(xì)地 描述，控制器101可以發(fā)布任意數(shù)量的預(yù)定命令/地址組合。為此， 控制器101可以包括多路復(fù)用器(MUX) 103，其^皮配置為選擇性 地輸出期望的命令/地址組合。
在一個實(shí)施例中，存《諸裝置102通過命令總線104和地址總線 106連接至存儲控制器101。命令總線104將輸入提供給存儲裝置 102的第一多個引腳108中，而地址總線106將輸入提供給存儲裝 置102的第二多個引腳110。在一個實(shí)施例中，第一多個引腳108 的一部分112專用于接收命令輸入(其在這里可以被稱為命令引腳 112或命令輸入接口 )且第二多個引腳110的一部分114專用于接 收地址輸入(其在這里可以被稱為地址引腳114或地址輸入接口 )。 此夕卜，第一多個引腳108的共用部分116i和第二多個引腳110的共
用部分1162共同形成共用接口 116。共用接口 116被配置為不定地 接收命令輸入和地址輸入。即，對于給定周期，共用接口116的引 腳接收命令輸入和/或地址輸入。
因此，對于任意給定周期，命令總線104和地址總線106可以 分別尋址(address)地址輸入和命令輸入。同樣，應(yīng)該理解，引用 作為命令總線的總線104和作為地址總線的總線106是部分4壬意的 并為方便起見而完成的。然而，因?yàn)樵O(shè)想命令總線104的部分寬度 可以保留為命令輸入(與命令引腳112相對應(yīng))且地址總線106的 部分寬度可以保留為地址輸入(與地址引腳114相對應(yīng))，參考"命 令總線"和"地址總線"^呆留一些固有的意義。更具體地i兌，可以 參考第一總線和第二總線，其每個都具有一些用于特定輸入類型 (命令或地址)的"固定"或"專用"引腳和一些可以在任意給定 周期內(nèi)分配給不同輸入類型的"可變"引腳(共用^妻口 116)。
在一個實(shí)施例中，存儲控制器101和存儲裝置102符合電子設(shè) 備工程聯(lián)合委員會(JEDEC)低功率雙倍數(shù)據(jù)率(LPDDR)同步動 態(tài)隨接存取存儲器(SDRAM)規(guī)范。因此，總線104和106可以 支持各種信號的傳播(諸如，寫允許(WE)、行存取選通(RAS)、 列存取選通(CAS)、以及芯片選擇(CS))。然而，在這里使用的 特定接口術(shù)語僅是示例性的且并不用于限制本發(fā)明。
現(xiàn)在參考圖2，示出了描述根據(jù)本發(fā)明的一個實(shí)施例的命令和 地址輸入的第一引腳分配圖。圖2對應(yīng)于單倍數(shù)據(jù)率環(huán)境，在該環(huán) 境中，爿f又在CLK的上升沿上轉(zhuǎn)換凝:據(jù)。示例性地，圖2示出了用 于三個不同命令的4戈表性的引腳分酉己202-204: Command—A、 Command—B和Command_C。每個命令可以與命令類相對應(yīng)，以佳: Command—A、 Command—B和Command—C中的每一個渚M戈表兩個 或更多個不同的命令。例如，Command—A可以表示啟動。CAS和 RAS命令和Command—B可以表示預(yù)先充電、讀和寫命令。
Command—A類和Command—B類的命令可能需要存儲裝置102上 的地址解碼邏輯電路。相反，Command_C可以表示由存儲控制器 101發(fā)布的要求"有效輸入，，的命令。如在這里所使用的，"有效輸 入"指的是不同于用于選擇存儲位置的地址輸入的輸入。 Command—C類控制信號的實(shí)例包括MRS (才莫式寄存器組)、EMRS (擴(kuò)展模式寄存器組)、MRR(讀模式寄存器)等。對于MRS信號 的輸入例如可以是在模式寄存器中存儲的值。
圖2在附圖的頂部示出了用于三個示例性的引腳分配202~ 204的命令總線104和地址總線106的寬度。此外，在附圖的底部 也示出了與專用命令引腳112、專用地址引腳114和共用引腳116 相對應(yīng)的部分總線寬度。第一引腳分配202示出了由命令總線的寬 度和相關(guān)的引腳提供的第一命令(Command—A類)的情況。此外， 通過地址總線寬度和相關(guān)的引腳提供相應(yīng)的Address—A。相反，第 二引腳分配203示出了其中與第二命令(Command—B類)相關(guān)的 第二地址(Address_B)要求比Address—A所要求的地址引腳多的 情況。因此，命令總線104的一部分被用于("借用為")另外的地 址輸入。更具體地說，共用接口 116 (特別是命令總線104的一個 或多個共用引扭卩的引腳的一部分用于傳4番與Address—B的一 部分才目只寸應(yīng)的;也址車lr入。
另一方面，第三引腳分配204示出了其中第三命令 (Command—C類)要求比第一和第二命令類所要求的命令引腳多 的情況。因此，地址總線106的一部分用于命令輸入。更具體地說， 共用接口 116 (特別是地址總線106的一個或多個共用引腳1162) 的引腳的一部分用于傳播與第三命令的一部分相對應(yīng)的命令輸入。 剩余的輸入被指定為"無關(guān)"(X)。
在一個實(shí)施例中，預(yù)先確定各種引腳分配(即，命令和地址輸 入的組合)。因此，對于每個命令，預(yù)定數(shù)量的地址引腳與命令相
關(guān)。以這種方式，可以確定共用接口 116的引腳的哪個給定命令可 用作地址輸入引腳以及共用接口 116的引腳的哪個給定命令可用作 命令輸入引腳。在一個實(shí)施例中，如下所述，可以通過存儲裝置102 完成這個確定。
現(xiàn)在參考圖3，示出了描述根據(jù)本發(fā)明的一個實(shí)施例的命令和 地址輸入的第一時序圖。更具體地說，圖3對應(yīng)于圖2中示出的引 腳分配表示202 ~ 204。在第一時鐘上升沿302處，經(jīng)由命令總線 104和i也址總線106將與第一引腳分配202相對應(yīng)的命令和J也址輸-入傳送到存儲裝置102 (在圖1中示出)。需要注意，第一引腳分配 202中命令總線104具有足夠帶寬來7K載所有相關(guān)的命令輸入，而 地址總線106具有足夠帶寬來〃K載所有相關(guān)的地址輸入。因此， <又 在命令總線104上i殳置一個或多個命令輸入JU又在第一時鐘上升沿 302處在i也址總線106上i史置一個或多個地址l俞入。
相反，在第二引腳分配203的情況下，與Command—B相關(guān)的 Address—B要求比在地址總線106上可用引腳多的引腳。因此，在 第二時鐘沿304處，在命令總線104上設(shè)置命令輸入和地址輸入的 組合，而在地址總線106上設(shè)置剩余的地址輸入。同樣，命令總線 104的共用引腳116i中的一個或多個用于傳4番與Address—B的一部 分相對應(yīng)的地址輸入。
在第三時鐘上升沿306處示出了用于第三引腳數(shù)204的總線分 配。在這種情況下，在命令總線104和地址總線106上時鐘輸出命 令輸入。示例性地，使用命令總線104的全部寬度且地址總線106 的剩余部分被指定為"無關(guān)"(X)。
在另 一 實(shí)施例中，本發(fā)明的總線/引腳借用策略被用在多倍數(shù)據(jù) 率環(huán)境中。借助于實(shí)例，將參考圖4至圖5描述本發(fā)明實(shí)施例的雙 倍數(shù)據(jù)率。
現(xiàn)在參考圖4，示出了描述才艮據(jù)本發(fā)明的一個實(shí)施例的與雙倍
凄史據(jù)率環(huán)境相對應(yīng)的命令和地址豐lr入的引腳分配圖，在該環(huán)境中，
在CLK的上升沿和下降沿上轉(zhuǎn)換凝:據(jù)。示例性地，圖4示出了三 個不同命令的代表性引腳分配402 ~ 404: Command_AA 、 Command—BB和Command—CC。每個命令可以與命令類相只于應(yīng)， 以4吏Command—AA、 Command—BB和Command—CC中的每一個啫卩 代表兩個或更多個不同的命令，這一點(diǎn)在圖2中描述。這些命令可 以是上述相同類的命令。和圖2中示出的引腳分配對比，在圖4中 示出的引腳分配402 ~ 404示出了分別與時鐘(CLK)的上升沿和 下降沿相對應(yīng)的第一周期和第二周期的分配。在圖5中示出了用于 引腳分配402~404的相應(yīng)時序圖。同時將參考圖4和圖5描述示 例性的引腳分配。
第一引腳分配402示出了命令/地址組合，其中，要求比由地址 總線106可用的引腳多的地址引腳。因此，在第一周期(CLK的上 升沿502 )期間，在命令總線104上時鐘輸出Command—AA，且在 ;也址總線106上時4中車lr出Address—AA的一部分。在第二周期(CLK 的下降沿504)期間，命令總線的至少一部分和相應(yīng)的引腳用于地 址輸入(命令輸入)，且地址總線106用于地址輸入。因此，在第 一周期中Command—AA被時鐘輸出到存儲裝置102且Address—AA 要求這兩個周期被時鐘輸出。盡管圖4和圖5建議全部命令總線104 用于地址輸入，應(yīng)該理解，根據(jù)一個實(shí)施例，與命令總線104相關(guān) 的僅共用引腳116i在第二周期中用于地址輸入，除用于控制信號之 外用于這樣的一些引腳(命令引腳112)。
第二引腳分配403示出了命令/地iit組合，其中，要求比由命令 總線104可用的引腳多的命令引腳。因此，在第一周期(CLK的上 升沿506 )中，在命令總線104上時鐘輸出Command—BB的第一部 分，且在地址總線106上時鐘輸出Command—BB的第二郜分。在
第一周期期間，i也址總線106的4壬<可剩余部分可以用于地址輸入或 可選地"無關(guān)，，輸入。為了示例性說明，圖5示出了多個單獨(dú)列出 的地址引腳和正在其上傳播的相關(guān)信息(即，命令、地址或"無關(guān)，，)。 在第二周期期間(CLK的下降沿508)，在命令總線上斷言"無關(guān)" 輸入且地址總線上斷言的信號可以或是地址輸入或是"無關(guān)"輸入。
第三引腳分配404示出了其中要求相應(yīng)命令(Command_CC ) 有效輸入(上面限定的)的命令/地址組合。因此，在第一周期(CLK 的上升沿510)期間，在命令總線104上時鐘輸出Command—CC， 且在地址總線106上時鐘輸出有效輸入。在第二周期(CLK的下降 沿512)期間，在命令總線和地址總線上斷言"無關(guān)，，輸入。
在本發(fā)明的一個實(shí)施例中，存儲裝置102被配置有適當(dāng)?shù)倪壿?電路以處理到來的命令和地址輸入。圖6是根據(jù)本發(fā)明的一個實(shí)施 例具有信號處理邏輯電路602的存々者襲置102的示意圖。經(jīng)由第一 多個引腳108 (與命令總線104相對應(yīng))和第二多個引腳110 (與 地址總線106相對應(yīng))提供處理邏輯電路602的各種輸入。如所示 出的，在第一多個引腳108的專用命令引腳112處僅接收命令輸入 且在第二多個引腳110的專用地址引腳114處僅接收地址輸入。根 據(jù)特定的命令/地址組合，命令輸入或地址輸入被提供給組成共用接 口 116的第一組共用引腳116!和第二組共用引腳1162。處理邏輯電
解碼到存儲裝置102的其它部件所需的其它電路。下面參考圖7描 述處理邏輯電路602的一個實(shí)施例。
圖6示出了各種其它部件以及可以是存儲裝置102的一部分的 輸入。示例性地，時鐘輸入(CUC)和外部數(shù)據(jù)總線(DQ)可通 過輸入/輸出(I/O)電路606被接收，并被用于輸入和輸出與經(jīng)由 命令和地址輸入接收的存取命令和地址相對應(yīng)的數(shù)據(jù)。
在存取過程中，可以通過字線解碼器622和列解碼器624 4吏用 地址輸入來訪問存儲體/陣列620中的存儲單元。在一些情況下。可 以利用單個字線解碼器622和列解碼器624存取多個存^f諸體 (memory bank) 620。例如，使用所接收的地址，列解碼器624可 以選擇將被存取的存儲體620的位線630。類似地，字線解碼器626 可以利用接收的地址選擇將被訪問的字線628。在一些情況下，基 于內(nèi)部生成的;也址i方問可以發(fā)生。
在存取過程中，在地址已經(jīng)用于選擇存儲體620中的字線和位 線之后，可以經(jīng)由內(nèi)部讀出/寫入電路608將數(shù)據(jù)寫入存儲體620和 /或從存儲體620中讀出數(shù)據(jù)，該讀出/寫入電路608可以包括諸如 讀出放大器、輸出緩沖器等的電路?？梢越?jīng)由一個或多個內(nèi)部數(shù)據(jù) 總線612在存儲體620的讀出/寫入電路608和外部I/O電路606之 間傳輸用于存取的數(shù)據(jù)。
在描述關(guān)于單個存儲體620的同時，存儲裝置102也可以包括 本領(lǐng)域技術(shù)人員已知的另外的存儲體。此外，上面關(guān)于圖6描述的 特征和要素的組合^f又是存儲裝置配置的一個實(shí)例，通過該配置可以 使用本發(fā)明的實(shí)施例。此外，存儲裝置102可以包括圖6中未示出 的且對本領(lǐng)域技術(shù)人員已知的各種附加部件。通常，本發(fā)明的實(shí)施 例可以利用任何類型的存儲裝置。
現(xiàn)在參考圖7，示出了才艮據(jù)本發(fā)明的一個實(shí)施例的信號處理邏 輯電路602的示意圖。將到命令引腳112的命令輸入提供給命令預(yù) 解碼器702。命令預(yù)解碼器702運(yùn)4亍以對命令輸入解碼并輸入多個 命令類之一Command—X、 Command—Y、以及Command_Z。命令 類可以是上述包4舌關(guān)于單倍凄t據(jù)率環(huán)境描述的C ommand—A 、 Command—B 、 Command—C和關(guān)于雙倍數(shù)據(jù)率環(huán)境描述的 Command—AA、 Command—BB、和Command—CC中的4壬一種。
如上面注意的那沖羊，每種命令類可以與單獨(dú)命令類相對應(yīng)且可
以需要將被完全解碼的共用接口 116的某些部分。在其它實(shí)施例中， 有些命令類可以不需要共用4妻口 116的<壬4可部分。例如，在一個實(shí) 施例中，Command_Y和Command_Z可以需要共用接口 116的至少 一部分，而Command—X不使用共用接口 116的任何部分。上述關(guān) 于圖2和圖3的Command—A是這種命令的一個實(shí)例(即，使用任 意共用接口116的命令，以及而是僅使用命令引腳112)。因此，在 圖7中，從預(yù)解碼器702輸出的Command—X被輸入到第一解碼器 703,該解碼器不4妻收共用4妾口 116中的額外車命入。當(dāng)Command—X 輸入(來自預(yù)解碼器702)存在于其輸入之一時，第一命令解碼器 703將命令輸入分解(即，擴(kuò)展)成多個特定命令之一(Command—Xl 2, ...N)。相反，Command—Y和Command—Z分別尋皮輸入到第二命令 解碼器704和第三命令解碼器706，其中，這兩個解碼器704、 706 從共用接口 116中接收其它的輸入。具體地說，第二解碼器704接 收第 一組共用引腳116i的輸入。當(dāng)Command—Y輸入(來自預(yù)解碼 器702 )存在于其輸入之一時，第二命令解碼器704使用Command—Y 輸入和第一組共用引腳中的其它命令輸入以將命令輸入分解(即， 擴(kuò)展)成多個凈爭定命令(Command—Y!, 2, ...N )之一。Command—Y 可以例如與Command—BB (上面關(guān)于圖4和圖5描述的)相對應(yīng)， 其可以使用用于命令輸入的第一組共用引腳116i的至少一部分。
除了使預(yù)解碼器702中的Command—Z輸入工作之外，第三解 碼器706 4妄收來自第一組和第二組共用引腳116卜2的輸入。當(dāng) Command—Z輸入(來自預(yù)解碼器702 )存在于其輸入之一時，第三 命令解碼器706使用Command—Z輸入和來自第一組和第二組共用 引腳的其它命令輸入以將命令輸入分解(即，擴(kuò)展)成多個特定命 令(Command—Zl 2, ...N )之一。Command_Z可以，B口與Command—C 和Command—CC (上述)相對應(yīng)，這兩個都可以4吏用第一組和第二
組共用引腳116n的至少一部分。注意，這里使用的變量"N"是任意的且并不建議各種命令類 都限制相同數(shù)量的特定命令。換句話說，變量"N，，可以具有各種 命令類的不同值。因此，特定命令CommancLXL2, ...N、 Command—Y!， 2，…n和Command—ZL 2, ...n的凄t量"N，，每個都可以是不同的。
共用接口 116的引腳還可通信地連接于地址解碼器708。具體 地i兌，第 一組共用引腳116!通過第 一多個^r入線710連4妄于地址解 碼器708,且第二組共用引腳1162通過第二多個豐命入線712連4妄于 i也址解石馬器708。通過相應(yīng)的驅(qū)動器714、 716 4奪可以存在于線710、 712的地址，lr入送到地址解碼器708。通過從命令預(yù)解碼器702輸 入的Command—X使第一驅(qū)動器714工作。通過來自O(shè)R門717的 輸出使第二驅(qū)動器716工作。當(dāng)Command—X信號或Command—Y 信號或者Command—X信號和Command—Y 4言號存在于門717的輸 入時，門717斷言到第二驅(qū)動器716的l俞出。以這種方式，第二多 個輸入線712可以用于承載與Command_Y類型命令結(jié)合的地址輸 入，且第 一和第二多個輸入線710、712可以用于承載與Command—X 類型命令結(jié)合的地址輸入。
地址解碼器708也可以4妄收連4妻于專用地址引腳114的多個輸 入線。如上關(guān)于一個實(shí)施例所述，命令類之一被配置為與"有效輸 入，，結(jié)合的存儲裝置102的輸入。Command—Z可以是該命令類的 一個實(shí)例。因此，專用地址引腳114也可以連接于多個有效輸入線 722,其可以將有效輸入提供給模式寄存器604 (或不同于存儲體 620的其它部件)。通過第三驅(qū)動器720將線722上的有效輸入選擇 性地送到模式寄存器604。由命令預(yù)解碼器702提供的Command—Z 信號激活第三驅(qū)動器720。因此，在示例性實(shí)施例中，僅通過專用 地址引腳114才是供Command—Z類型命令的有效輸入(例如，地址 輸入)，且共用接口 116的引腳可用于Command—Z的各種命令輸入。
在這種情況下，將不能使第一和第二驅(qū)動器714、 716工作，但相 反將使第三解碼器706和第三驅(qū)動器720工作。
應(yīng)該理解的是，在圖7中示出的信號處理邏輯電路602的實(shí)施 例僅是示例性的且不限制本發(fā)明。例如，在圖7中示出的實(shí)施例被 配置為沖妄收和處理三種不同命令類(X、 Y和Z)的同時，更具體 地說，設(shè)想可以處理許多命令類。因此，可以根據(jù)將被解碼的命令 凄t才是供許多組共用引腳。同才羊，i殳想從可以直4妄將預(yù)解碼器702輸 出的至少一種命令類(例如，Command_X )提供給控制電路110 (在 圖6中示出)，而無需中間解碼器(例如，第一解碼器703)。
另外，已經(jīng)關(guān)于存儲控制器和存儲裝置之間的通信路徑描述了 實(shí)施例。然而，更具體地說，本發(fā)明包括交換命令和地址輸入的任 意部件之間的通信路徑。因此，在其他實(shí)施例中，通信路徑可以在 處理單元和地址存儲器(諸如寄存器)之間。處理單元的示例性實(shí) 例包括數(shù)字信號處理器、復(fù)合信號處理、模擬數(shù)字轉(zhuǎn)換器和數(shù)字模 擬轉(zhuǎn)換器。本領(lǐng)域4支術(shù)人員可以認(rèn)識到本發(fā)明范圍內(nèi)的其它實(shí)施 例。
因此，總體上，本發(fā)明的實(shí)施例提供了適合于傳送給定周期中 的命令輸入和/或地址輸入的共用接口。因此，可以將設(shè)備上的輸入 引腳分配給命令/地址組合所需的命令輸入或地址輸入。以這種方
式，可以實(shí)現(xiàn)與配置相關(guān)的較少引腳數(shù)，其中，僅提供專用命令引 腳和專用地址引腳。此外，可以實(shí)現(xiàn)命令的更多組合，而無需增加
引腳數(shù)量。在多倍數(shù)據(jù)率環(huán)境中，可以在第一周期(上升沿)中對 完全的命令進(jìn)行輸入和解碼，而無需增加引腳數(shù)。
雖然前述是本發(fā)明的實(shí)施例，但是可以在不脫離本發(fā)明的基本 范圍的情況下設(shè)計本發(fā)明的其它或者進(jìn)一步的實(shí)施例，本發(fā)明的范 圍是由權(quán)利要求限定的。
權(quán)利要求
1.一種裝置，包括命令總線接口，包括專用于接收命令輸入的一個或多個命令引腳和用于選擇性地接收地址輸入和命令輸入的一個或多個共用引腳；以及地址總線接口，包括專用于接收地址輸入的一個或多個地址引腳和用于選擇性地接收地址輸入和命令輸入的一個或多個共用引腳。
2. 根據(jù)權(quán)利要求1所述的裝置，其中，所述地址總線接口的所述 一個或多個共用引腳可通信地連接至地址解碼器和模式寄存器。
3. 根據(jù)權(quán)利要求1所述的裝置，還包括預(yù)解碼器，所述預(yù)解碼器 可通信地連接于所述一個或多個命令引腳并被配置為將在所 述一個或多個命令引腳上4妄收的控制輸入解碼成多個命令類 信號。
4. 根據(jù)權(quán)利要求1所述的裝置，還包括預(yù)解碼器，可通信地連4妻于所述一個或多個命令引腳并 被配置為將在所述一個或多個命令引腳上接收的控制輸入解 石馬成多個命令類4言號；以及至少一個命令解碼器，j妻收所述多個命令類信號之一以 及來自 一個或多個所述共用引腳的一個或多個命令llr入作為 輸入。
5. 根據(jù)權(quán)利要求1所述的裝置，還包括易失性存儲陣列，其根據(jù)經(jīng)由所述命令總線接口和所述 ;也址總線^接口^妄收的所述;也址輸入可尋址。
6.一種存儲裝置，包括命令總線接口，包括專用于接收命令輸入的一個或多個 命令引腳和用于選擇性接收地址輸入和命令輸入的一個或多個共用引腳；地址總線接口，包括專用于接收地址輸入的一個或多個 地址引腳和用于選擇性接收地址輸入和命令輸入的一個或多 個共用引腳；預(yù)解碼器，可通信地連接于所述一個或多個命令引腳并 凈皮配置為將在所述一個或多個命令引腳上4妻收的控制輸入解 碼成多個命令類信號；第一命令解碼器，用于接收所述多個命令類信號中的第 一命令類信號和來自所述命令總線^妄口和所述地址總線^接口的所述共用引腳的一個或多個命令輸入作為輸入；以及第二命令解碼器，用于接收所述多個命令類信號中的第 二命令類信號和^又來自所述命令總線接口的所述共用引腳的一個或多個命令輸入作為輸入。
7.根據(jù)權(quán)利要求6所述的存儲裝置，其中，所述地址總線接口的 所迷一個或多個共用引腳可通信地連接于i也址解碼器和才莫式 寄存器。
8.根據(jù)權(quán)利要求6所述的存儲裝置，其中，所述第一命令解碼器 使用來自連接于所述第 一命令解碼器的所述共用引腳的所述 命令輸入將所述第一命令類信號擴(kuò)展為多個命令信號。
9. 根據(jù)權(quán)利要求6所述的存儲裝置，其中，所述第二命令解碼器 使用來自連接于所述第二命令解碼器的所述共用引腳的所述 命令輸入將所述第二命令類信號擴(kuò)展為多個命令信號。
10. —種存儲裝置，包括命令總線4妾口，包括專用于4矣收命令輸入的一個或多個 命令引腳和用于選擇性4妻收地址輸入和命令輸入的一個或多 個共用引腳；地址總線接口 ，包括專用于^妄收地址輸入的一個或多個 地址引腳和用于選擇性^接收地址i^入和命令輸入的一個或多 個共用引腳；預(yù)解碼器，可通信地連接于所述一個或多個命令引腳并 被配置為將在所述一個或多個命令引腳上接收的控制輸入解 碼為多個命令類信號；第一命令解碼器，用于接收所述多個命令類信號中的第 一命令類信號和來自所述命令總線接口和所述地址總線接口 的所述共用引腳的一個或多個命令輸入作為輸入；第二命令解碼器，用于接收所述多個命令類信號中的第 二命令類信號和^又來自所述命令總線4妄口的所述共用引腳的 一個或多個命令輸入作為輸入；地址解碼器，連接于所述命令總線4妻口和所述地址總線 *接口的所述共用引腳；第一驅(qū)動器，其被設(shè)置在用于將所述地址解碼器連接至 所述命令總線接口的第一信號路徑上，通過所述多個命令類信 號中的所述第一命令類信號使所述第一驅(qū)動器工作；以及 第二驅(qū)動器，其被設(shè)置在用于將所述地址解碼器連接于 所述地址總線接口的第 一信號路徑上，通過所述多個命令類信 號中的所述第二命令類信號使所述第二驅(qū)動器工作。
11. 根據(jù)權(quán)利要求IO所述的存儲裝置，其中，所述地址總線接口的所述一個或多個共用引腳可通信地連4妻于所述地址解碼器 和模式寄存器。
12. 根據(jù)權(quán)利要求IO所述的存儲裝置，其中，所述第一命令解碼 器使用來自連接于所述第一命令解碼器的所述共用引腳的所 述命令輸入將所述第 一命令類信號擴(kuò)展為多個命令信號。
13. 根據(jù)權(quán)利要求IO所述的存儲裝置，其中，所述第二命令解碼 器使用來自連接于所述第二命令解碼器的所述共用引腳的所 述命令輸入將所述第二命令類信號擴(kuò)展為多個命令信號。
14. 一種設(shè)備，包括存儲控制器，被配置為斷言多個地址/命令組合，所述多 個地址/命令組合中的每一個都包括多個地址輸入和命令輸 入；以及存儲裝置，包括命令總線接口，包括專用于接收命令輸入的一個或多 個命令引腳和用于選擇性接收地址輸入和命令輸入的一 個或多個共用引腳，所述命令總線接口通過命令總線連接 至所述存儲控制器；以及地址總線4妻口，包括專用于4妻收地址輸入的一個或多 個地址引腳和用于選擇性接收地址輸入和命令輸入的一 個或多個共用引腳，所述地址總線接口通過地址總線連接 至所述存儲控制器。
15. 根據(jù)權(quán)利要求14所述的設(shè)備，其中，所述地址總線接口的所 述一個或多個共用引腳可通信地連4妄至地址解碼器和才莫式寄 存器。
16. 根據(jù)權(quán)利要求14所述的設(shè)備，其中，所述存儲裝置還包括預(yù) 解碼器，所述預(yù)解碼器可通信地連^妄至所述一個或多個命令引 腳并被配置為將在所述一個或多個命令引腳上接收的控制輸 入解碼為多個命令類信號。
17. 根據(jù)權(quán)利要求14所述的設(shè)備，其中，所述存儲裝置還包括預(yù)解碼器，可通信地連接至所述一個或多個命令引腳并 被配置為將在所述一個或多個命令引腳上接收的控制輸入解 碼為多個命令類信號；以及至少一個命令解碼器，用于接收所述多個命令類信號之 一和來自 一個或多個所述共用引腳的一個或多個命令輸入作 為輸入。
18. 根據(jù)權(quán)利要求17所述的設(shè)備，其中，所述存儲裝置還包括地 址解碼器和模式寄存器；其中，所述地址總線接口的所述一個或多個共用引腳可通信地連接至所述地址解碼器和所述才莫式 寄存器。
19. 一種用于在存儲裝置處接收命令和地址輸入的方法，包括在時鐘周期期間，在所述存儲裝置的第一和第二總線接 口處接收命令和地址輸入的組合，所述第 一總線接口被連接至 第一總線且所述第二總線接口連接至第二總線；其中，經(jīng)由所 述第一總線在所述第一總線接口的引腳處接收所述組合的第 一多個輸入以及經(jīng)由所述第二總線在所述第二總線接口的引 腳處接收所述組合的第二多個輸入；其中，所述第一總線接口 的所述引腳的第 一部分被分配為逸擇性地接收命令輸入和地 址輸入，以及所述第二總線接口的所述引腳的第二部分被分配 為選擇性地接收命令輸入和地址輸入。
20. 根據(jù)權(quán)利要求19所述的方法，其中，在所述第一總線接口和 所述第二總線接口處，在所述時鐘周期的上升沿處接收所述組 合的一部分，在所述時鐘周期的下降沿處4妾收所述組合的剩余 部分。
21. 根據(jù)權(quán)利要求19所述的方法，其中，所述第一總線是連接于 所述第 一總線接口的專用命令引腳的命令總線以及所述第二 總線是連接于所述第二總線接口的專用地址引腳的地址總線。
22. 根據(jù)權(quán)利要求19所述的方法，其中，所述第一總線是連接于 所述第一總線接口的專用命令引腳的命令總線，所述專用命令 引腳被配置為僅接收命令輸入且在所述命令引腳處接收所述 組合的所述命令輸入的至少一部分；并且還包括在第一解碼器處，對在所述命令引腳處接收的所述命令 輸入進(jìn)行解碼以產(chǎn)生多個命令類信號；在第二解碼器處，接收所述多個命令類信號的第一命令 類信號和所述第一和第二部分的引腳中的一個或多個命令輸 入作為，命入；以及在第三解碼器處，接收所述多個命令類信號的第二命令 類信號和僅來自所述第一部分的引腳中的一個或多個命令輸 入作為輸入。
23. 根據(jù)權(quán)利要求22所述的方法，還包括在地址解碼器處，接收來自所述第一和第二部分的引腳 的地址輸入；所述地址輸入是所述第一組合的部分。
24. 根據(jù)權(quán)利要求23所述的方法，還包括使在用于將所述地址解碼器連接至所述第一總線接口的 第一信號路徑上設(shè)置的第 一驅(qū)動器工作，僅通過所述多個命令 類信號中的所述第 一命令類信號使所述第 一驅(qū)動器工作；以及使在用于將所述地址解碼器連接至所述第二總線接口的 第二信號路徑上設(shè)置的第二驅(qū)動器工作，通過所述多個命令類信號中的所述第一命令類信號和所述第二命令類信號使所述 第二驅(qū)動器工作。
25. —種用于在存儲裝置處接收命令和地址輸入的方法，包括在第一時鐘周期期間，在所述存儲裝置的第一和第二總 線接口處接收地址和命令輸入的第一組合，所述第一總線接口連接至從其接收所述第 一組合的輸入的第 一總線，且所述第二 總線接口連接于從其接收所述第二組合的輸入的第二總線；其 中，接收所述第一組合，包括在所述第一總線接口的專用命令引腳處僅接收命令 輸入；在所述第一總線接口的第一組共用引腳處接收命令 輸入和地址輸入中的至少之一，所述第一組共用引腳^皮分 配為選擇性地接收命令輸入和地址輸入；在所述第二總線接口的第二組共用引腳處接收命令輸入和地址llr入中的至少之一，所述第二組共用引腳^皮分酉己為選4奪性地接收命令輸入和地址輸入；以及在所述第二總線接口的專用地址引腳處僅接收地址 輸入。
26. 根據(jù)權(quán)利要求25所述的方法，其中，在所述第一組共用引腳 處接收命令輸入和地址輸入中的至少之一 包括接收命令和地 址輸入，以及在所述第二組共用引腳處接收命令輸入和地址輸 入中的至少之一包括僅接收地址輸入。
27. 根據(jù)權(quán)利要求25所述的方法，還包括，在第二時鐘周期期間， 在所述第 一和第二總線接口處接收地址和命令輸入的第二組 合；其中，接收所述第二組合，包括在所述第 一總線接口處僅接收命令輸入；在所述第二總線接口的所述第二組共用引腳處接收命令 輸入和地址輸入；以及在所述第二總線接口的所述專用地址引腳處僅接收地址 輸入。
28. 根據(jù)權(quán)利要求25所述的方法，其中在所述第一時鐘周期的上升沿期間，^f又所述第一組合的 命令輸入在所述第一總線接口處被接收；在所述第一時鐘周期的所述上升沿期間，在所述第二組 共用引腳處接收所述第一組合的命令和地址輸入；以及在所述第一時鐘周期的下降沿期間，僅所述第一組合的 地址輸入在所述第二組共用引腳處凈皮接收。
29. 根據(jù)權(quán)利要求25所述的方法，還包括在第一解碼器處，對在所述命令引腳處接收的所述命令 輸入進(jìn)行解碼以產(chǎn)生多個命令類信號；在第二解碼器處，接收所述多個命令類信號中的第一命令類信號和來自所述第一和第二組共用引腳的一個或多個命 令輸入作為輸入；以及在第三解碼器處，接收所述多個命令類信號中的第二命令類信號和僅來自所述第 一組共用引腳中的 一個或多個命令 輸入作為4t入。
30. 根據(jù)權(quán)利要求29所述的方法，還包括在地址解碼器處，從所述第一組和第二組共用引腳接收 地址輸入；所述地址輸入是所述第一組合的一部分。
31. 4艮據(jù)詳又利要求30所述的方法，還包括使在用于將所述地址解碼器連接至所述第一總線接口的 第 一信號路徑上設(shè)置的第 一驅(qū)動器工作，僅通過所述多個命令 類信號中的第一命令類信號使所述第一驅(qū)動器工作；以及使在用于將所述地址解碼器連接至所述第二總線接口的 第二信號路徑上設(shè)置的第二驅(qū)動器工作，通過所述多個命令類信號的所述第 一和第二命令類信號使所述第二驅(qū)動器工作。
全文摘要
用于存儲裝置的通信命令和地址輸入的設(shè)備和方法。在一個實(shí)施例中，存儲裝置包括由命令總線接口中的一部分引腳和地址總線接口中的一部分引腳確定的共用總線接口。根據(jù)由存儲控制器斷言的給定命令/地址組合，引腳的每一部分被配置為接收地址和命令輸入。
文檔編號G06F13/40GK101169772SQ20071016542
公開日2008年4月30日 申請日期2007年10月25日 優(yōu)先權(quán)日2006年10月25日
發(fā)明者吳忠勛 申請人:奇夢達(dá)北美公司