專(zhuān)利名稱：：基于fpga的小世界算法硬件平臺(tái)實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
：本發(fā)明屬于人工智能優(yōu)化算法應(yīng)用領(lǐng)域，具體涉及FPGA上的小世界優(yōu)化算法的硬件平臺(tái)實(shí)現(xiàn)方法。
背景技術(shù)：
：在科學(xué)研究及工程實(shí)踐中，往往需要解決各種優(yōu)化問(wèn)題，這需要使用各種優(yōu)化方法。目前，優(yōu)化方法主要包括經(jīng)典優(yōu)化方法和啟發(fā)式優(yōu)化算法。經(jīng)典優(yōu)化方法主要包括線性規(guī)劃、梯度法、牛頓法、內(nèi)點(diǎn)法等。啟發(fā)式算法是另一個(gè)重要分支，其中包括遺傳算法、人工神經(jīng)網(wǎng)絡(luò)算法、蟻群算法、粒子群算法以及模擬退火算法等。由于經(jīng)典優(yōu)化算法對(duì)函數(shù)性質(zhì)有較多的要求，往往需要導(dǎo)數(shù)信息，給其應(yīng)用帶來(lái)諸多限制；而啟發(fā)式算法對(duì)函數(shù)沒(méi)有太多要求，只需要函數(shù)值的信息，因此，被廣泛應(yīng)用于信息科學(xué)、計(jì)算機(jī)科學(xué)、系統(tǒng)科學(xué)等領(lǐng)域及其工程實(shí)踐中。然而，啟發(fā)式算法的一個(gè)顯著缺點(diǎn)是計(jì)算量大。雖然計(jì)算機(jī)硬件性能遵循摩爾定律快速提高，但優(yōu)化問(wèn)題計(jì)算復(fù)雜度也在急劇提高，致使某些優(yōu)化問(wèn)題的啟發(fā)式求解無(wú)法在有效時(shí)間完成，在需要實(shí)時(shí)處理的應(yīng)用場(chǎng)合中，通用的計(jì)算機(jī)平臺(tái)依舊難以及時(shí)處理啟發(fā)式算法所帶來(lái)的海量運(yùn)算。而且，很多情況下需要使用嵌入式系統(tǒng)進(jìn)行運(yùn)算，通用計(jì)算機(jī)平臺(tái)顯然已經(jīng)難以勝任。因此，設(shè)計(jì)專(zhuān)用集成電路來(lái)實(shí)現(xiàn)啟發(fā)式算法成為了目前研究的一個(gè)熱點(diǎn)。目前基于專(zhuān)用集成電路的函數(shù)優(yōu)化硬件實(shí)現(xiàn)研究主要集中在遺傳算法及人工神經(jīng)網(wǎng)絡(luò)方面，蟻群算法以及粒子群算法的硬件實(shí)現(xiàn)也有少量的研究。通過(guò)硬件實(shí)現(xiàn)，這些算法的運(yùn)算用時(shí)大幅減少，實(shí)時(shí)性更強(qiáng)，系統(tǒng)集成度更高，更加適合于具體工程應(yīng)用。但是這些算法設(shè)計(jì)復(fù)雜，而且大多存在局部極值的困擾，給算法的應(yīng)用和推廣帶來(lái)很大的限制。而源于社會(huì)學(xué)小世界現(xiàn)象提出的小世界優(yōu)化算法簡(jiǎn)單高效，不僅可以提高收斂速度，而且可以很好的保留解空間內(nèi)個(gè)體多樣性的特點(diǎn)，不易陷入局部極值，在一定程度上有效克服欺騙問(wèn)題。但是該算法目前的應(yīng)用較少，而且計(jì)算量仍然較大，其實(shí)現(xiàn)主要集中在PC機(jī)上，不利于系統(tǒng)集成度的提高。
發(fā)明內(nèi)容為了克服經(jīng)典優(yōu)化方法對(duì)函數(shù)性質(zhì)要求苛刻以及現(xiàn)有其他基于專(zhuān)用集成電路的硬件優(yōu)化平臺(tái)設(shè)計(jì)復(fù)雜和存在的難以解決的局部極值問(wèn)題，本發(fā)明的目的在于，提供一種新的基于大規(guī)模可編程邏輯器件的優(yōu)化平臺(tái)的實(shí)現(xiàn)方法。該方法不僅可以大大提高系統(tǒng)集成度，而且算法實(shí)現(xiàn)簡(jiǎn)單高效，具有高度并行性，易于硬件并行實(shí)現(xiàn)，并且通過(guò)保留解空間的多樣性，更有效地克服了局部極值問(wèn)題。為了實(shí)現(xiàn)上述任務(wù)，本發(fā)明采用如下的技術(shù)解決方案一種基于現(xiàn)場(chǎng)可編程門(mén)陣列的小世界算法的硬件系統(tǒng)，其特征在于，該硬件系統(tǒng)包括在由現(xiàn)場(chǎng)可編程門(mén)陣列構(gòu)建的硬件平臺(tái)上，構(gòu)建個(gè)體尋優(yōu)層和全局尋優(yōu)層，個(gè)體尋優(yōu)層和全局尋優(yōu)層之間由個(gè)體信息層連接，個(gè)體信息層內(nèi)有多個(gè)個(gè)體信息模塊，構(gòu)成小世界算法的硬件系統(tǒng)；其中個(gè)體尋優(yōu)層包括隨機(jī)發(fā)生器、位置長(zhǎng)短程重組模塊、適應(yīng)度計(jì)算模塊和比較模塊；其中，隨機(jī)數(shù)發(fā)生器和位置長(zhǎng)短程重組模塊進(jìn)行鄰域搜索，獲取鄰居位置，然后把鄰居位置送入適應(yīng)度計(jì)算模塊計(jì)算鄰居適應(yīng)度，并將鄰居適應(yīng)度送入比較模塊與當(dāng)前個(gè)體適應(yīng)度進(jìn)行擇優(yōu)操作；全局尋優(yōu)層包括相互連接的個(gè)體適應(yīng)度比較模塊和系統(tǒng)調(diào)度模塊；其中，個(gè)體適應(yīng)度比較模塊在個(gè)體信息層內(nèi)的所有個(gè)體信息模塊中選擇，將最優(yōu)個(gè)體供給系統(tǒng)調(diào)度模塊，由系統(tǒng)調(diào)度模塊進(jìn)行判斷。本發(fā)明根據(jù)FPGA的特性和小世界算法的原理，由于采用了不同的開(kāi)發(fā)平臺(tái)和優(yōu)化機(jī)制，使其與現(xiàn)有的方法比，具有以下的特點(diǎn)-1.開(kāi)發(fā)周期短、開(kāi)發(fā)成本低、針對(duì)的優(yōu)化問(wèn)題可以靈活多變，適合于解決不同的優(yōu)化問(wèn)題。2.把小世界算法固化在FPGA里面，大大提高系統(tǒng)的集成度，并且很適合于量產(chǎn)。3.很好地結(jié)合了小世界算法的并行性和FPGA并行計(jì)算的特點(diǎn)，使其具有更高的實(shí)時(shí)性，適合于在線實(shí)時(shí)計(jì)算。4.充分利用小世界算法結(jié)構(gòu)穩(wěn)定、運(yùn)算簡(jiǎn)單的特點(diǎn)，使其用FPGA開(kāi)發(fā)更加簡(jiǎn)潔高效。5.利用小世界算法可以很好的保留解空間內(nèi)個(gè)體多樣性的特點(diǎn)，不易陷入局部極值，在一定程度上有效克服欺騙問(wèn)題，并且提高了收斂速度。下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明。圖1是本發(fā)明的系統(tǒng)原理框圖。圖2是實(shí)施例的結(jié)構(gòu)框圖。圖3是LFSR結(jié)構(gòu)圖。圖4是位置重組模塊結(jié)構(gòu)圖。圖5是迭代結(jié)構(gòu)CORDIC結(jié)構(gòu)圖。圖6是流水線CORDIC結(jié)構(gòu)圖。圖7是比較器的結(jié)構(gòu)圖。圖8是調(diào)度模塊的有限狀態(tài)機(jī)結(jié)構(gòu)。具體實(shí)施例方式本發(fā)明在由FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)構(gòu)建的硬件平臺(tái)上，釆用小世界算法的原理來(lái)實(shí)現(xiàn)優(yōu)化運(yùn)算。具體的方案如下所述。因?yàn)樾∈澜缢惴ㄐ枰?個(gè)體尋優(yōu)"過(guò)程及"全局尋優(yōu)"兩個(gè)步驟，個(gè)體尋優(yōu)過(guò)程由"鄰域搜索"、"適應(yīng)度計(jì)算"、"擇優(yōu)"三步完成，全局尋優(yōu)過(guò)程再對(duì)各個(gè)體進(jìn)行全局擇優(yōu)，并進(jìn)行總體調(diào)度。所以，如圖1所示，在FPGA實(shí)現(xiàn)的小世界算法需要構(gòu)建如下兩個(gè)層次的結(jié)構(gòu)1、第一層完成個(gè)體尋優(yōu)過(guò)程，由隨機(jī)數(shù)發(fā)生器模塊、位置重組模塊、適應(yīng)度計(jì)算模塊和比較模塊組成。隨機(jī)數(shù)發(fā)生器產(chǎn)生一個(gè)隨機(jī)數(shù)，與當(dāng)前個(gè)體位置(即解空間的自變量)一起，供給位置重組模塊進(jìn)行鄰域搜索，產(chǎn)生新的長(zhǎng)短程位置，此處稱其為"鄰居"位置。適應(yīng)度計(jì)算模塊計(jì)算鄰居的適應(yīng)度，比較模塊比較其與原個(gè)體的適應(yīng)度，如果更優(yōu)，則用鄰居位置及適應(yīng)度更新當(dāng)前個(gè)體信息。2、第二層完成全局尋優(yōu)過(guò)程，由個(gè)體適應(yīng)度比較模塊以及系統(tǒng)調(diào)度模塊組成。個(gè)體適應(yīng)度比較模塊在所有個(gè)體中選擇最優(yōu)個(gè)體，供給系統(tǒng)調(diào)度模塊判斷是否達(dá)到終止條件、以及是否發(fā)起下一代搜索等。連接這兩層的橋梁是"個(gè)體信息"模塊，主要是存儲(chǔ)個(gè)體的位置和適應(yīng)度信息。系統(tǒng)的運(yùn)算過(guò)程如下1)個(gè)體初始化，由系統(tǒng)調(diào)度模塊完成，將均勻分布在整個(gè)解空間的初始位置鎖存在個(gè)體信息中的位置中。2)系統(tǒng)調(diào)度模塊順序從"個(gè)個(gè)體中選取當(dāng)前個(gè)體進(jìn)行個(gè)體尋優(yōu)，分"鄰域搜索"、"適應(yīng)度計(jì)算"、"擇優(yōu)"三步完成。先進(jìn)行鄰域搜索，通過(guò)隨機(jī)數(shù)發(fā)生器和位置重組模塊獲取鄰居位置。它依據(jù)隨機(jī)數(shù)與某一閾值比較的結(jié)果來(lái)選擇短程搜索或長(zhǎng)程搜索，長(zhǎng)、短程搜索發(fā)生的概率由閾值控制。短程搜索通過(guò)隨機(jī)取反當(dāng)前個(gè)體的某些位來(lái)實(shí)現(xiàn)，長(zhǎng)程搜索直接拷貝隨機(jī)數(shù)中與當(dāng)前個(gè)體等長(zhǎng)的位段完成。得到鄰居位置之后把它送入適應(yīng)度計(jì)算模塊計(jì)算適應(yīng)度，完成后送入比較模塊與當(dāng)前個(gè)體適應(yīng)度進(jìn)行擇優(yōu)操作，若更優(yōu)，則更新個(gè)體控制模塊中的信息。3)當(dāng)"各個(gè)個(gè)體都完成擇優(yōu)過(guò)程之后，由個(gè)體比較適應(yīng)度比較模塊求取最優(yōu)個(gè)體。4)系統(tǒng)調(diào)度模塊判斷是否達(dá)到設(shè)定的誤差以及是否達(dá)到了計(jì)算代數(shù)，以決定是發(fā)起下一輪搜索還是退出。另外，根據(jù)研究表明，適應(yīng)度計(jì)算占據(jù)了整個(gè)優(yōu)化過(guò)程的絕大多數(shù)時(shí)間，所以，可以在適應(yīng)度計(jì)算模塊取走當(dāng)前位置進(jìn)行計(jì)算時(shí)，即進(jìn)行下一個(gè)個(gè)體鄰居的位置重組，這樣"鄰域搜索"和"適應(yīng)度計(jì)算"兩者就可以并行進(jìn)行，提高計(jì)算效率。本發(fā)明的硬件系統(tǒng)的各個(gè)模塊通過(guò)硬件描述語(yǔ)言(VerilogHDL或VHDL)搭建完成。為了更好地結(jié)合小世界算法的特點(diǎn)和提高適應(yīng)度計(jì)算速率，本實(shí)施例對(duì)于各個(gè)模塊進(jìn)行了設(shè)計(jì)。下面針對(duì)本實(shí)施例中的具體實(shí)現(xiàn)(如圖2所示)，對(duì)各個(gè)模塊的設(shè)計(jì)進(jìn)行詳細(xì)說(shuō)明。在本實(shí)施例中，隨機(jī)數(shù)發(fā)生器利用線性反饋移位寄存器(LinerFeedbackShiftRegister,LFSR，如圖3)進(jìn)行設(shè)計(jì)，它使用的特征多項(xiàng)式是M"=,+x9+l，可以產(chǎn)生均勻分布的偽隨機(jī)數(shù)列的長(zhǎng)度為25。-1，完全滿足長(zhǎng)時(shí)間運(yùn)算對(duì)偽隨機(jī)數(shù)質(zhì)量的要求。它的硬件結(jié)構(gòu)如圖3所示，使用了49個(gè)觸發(fā)器，如此便可在一個(gè)時(shí)鐘周期后得到32位二進(jìn)制偽隨機(jī)數(shù)。位置重組模塊，用于產(chǎn)生當(dāng)前個(gè)體的鄰居位置，如圖4所示。首先根據(jù)隨機(jī)數(shù)發(fā)生器產(chǎn)生隨機(jī)數(shù)的大小，來(lái)決定采用短程搜索還是長(zhǎng)程搜索。根據(jù)具體情況選用q位隨機(jī)數(shù)以及閥值w，且設(shè)A位隨機(jī)數(shù)表示的十進(jìn)制數(shù)為p，則當(dāng);^附時(shí)采用短程搜索策略，反之采用長(zhǎng)程搜索策略。顯然，長(zhǎng)短程搜索概率之比為(2"-m):m，通過(guò)改變《和w的值可以設(shè)定任意的長(zhǎng)短程搜索概率比。短程搜索時(shí)，根據(jù)隨機(jī)數(shù)某些位的值，將個(gè)體位置中任意l-3位取反獲得，長(zhǎng)程搜索則用相同長(zhǎng)度的另一隨機(jī)數(shù)列替換原個(gè)體位置信息。這樣，就完成了位置的長(zhǎng)短程重組。研究表明適應(yīng)度計(jì)算是基本小世界算法中最費(fèi)時(shí)的部分，因此，提高算法速度的最主要辦法就是提高函數(shù)計(jì)算的效率。本實(shí)施例采用流水線結(jié)構(gòu)的旋轉(zhuǎn)坐標(biāo)計(jì)算機(jī)(CoordinateRotationDigitalComputer,CORDIC)完成超越函數(shù)的計(jì)算，其結(jié)構(gòu)如圖5、圖6所示，其中圖6的流水線結(jié)構(gòu)比圖5的迭代結(jié)構(gòu)增加了約23倍的FPGA面積消耗，可是速度也相應(yīng)的提高了大約23倍。另外，由于24位的除法運(yùn)算需要耗費(fèi)大量的時(shí)間，同時(shí)為了和CORDIC運(yùn)算速度匹配，本實(shí)施例中的除法器也采用了8級(jí)流水線結(jié)構(gòu)，使其最高運(yùn)行頻率達(dá)到80MHz，和CORDIC模塊基本吻合，并為計(jì)算提供了充足的余量，提高了設(shè)計(jì)的穩(wěn)定性。只需將以上模塊進(jìn)行有機(jī)的組合，并結(jié)合FPGA的相應(yīng)開(kāi)發(fā)包，即可完成各種形式的適應(yīng)度函數(shù)計(jì)算要求，并大大提高了效率。比較模塊由數(shù)字比較器組成，為了提高其運(yùn)行速度使用內(nèi)插流水線來(lái)實(shí)現(xiàn)，如圖7所示。個(gè)體信息模塊主要存儲(chǔ)個(gè)體的位置和適應(yīng)度，考慮到FPGA內(nèi)部RAM空間有限，因此采用觸發(fā)器來(lái)存儲(chǔ)數(shù)據(jù)。系統(tǒng)調(diào)度模塊采用有限狀態(tài)機(jī)(FSM)實(shí)現(xiàn)各個(gè)模塊的順序控制，如圖8所示，其中的終止條件判斷同樣采用數(shù)字比較器完成。六、對(duì)比結(jié)果本例采用VerilogHDL語(yǔ)言描述，在ALTERA的CycloneII2C35FPGA上實(shí)現(xiàn)。這里挑選較典型的兩個(gè)函數(shù)，編寫(xiě)期代碼并進(jìn)行了在線測(cè)試。同時(shí)，本文進(jìn)行了IO次隨機(jī)測(cè)試來(lái)驗(yàn)證其性能。<table>tableseeoriginaldocumentpage9</column></row><table>測(cè)試選取的參數(shù)如下個(gè)體數(shù)20;編碼長(zhǎng)度48;長(zhǎng)連接概率25%;鄰域大小1。系統(tǒng)時(shí)鐘為50MHz，進(jìn)化到誤差小于2—"時(shí)停止計(jì)算，10次測(cè)試平均結(jié)果如下所示。表1測(cè)試結(jié)果<table>tableseeoriginaldocumentpage10</column></row><table>注l:該處軟件實(shí)現(xiàn)程序采用Matlab7.0編制，計(jì)算機(jī)主頻3.06G，內(nèi)存1G。注2:CycloneII2C35的總面積(邏輯單元數(shù))約為35000。測(cè)試結(jié)果顯示硬件實(shí)現(xiàn)的運(yùn)算精度和計(jì)算機(jī)軟件相當(dāng)，但通過(guò)增加位數(shù)硬件實(shí)現(xiàn)的精度還可以提高；在計(jì)算的速度方面，硬件實(shí)現(xiàn)較軟件提高了4個(gè)數(shù)量級(jí)，如進(jìn)一步考慮FPGA硬件主頻50MHz和計(jì)算機(jī)主頻3.06G之間60倍的巨大差異，硬件實(shí)現(xiàn)無(wú)疑具有極高的效率，在運(yùn)算速度上還有很大的提升空間，顯示出了實(shí)時(shí)性處理方面的明顯優(yōu)勢(shì)。權(quán)利要求1.一種基于現(xiàn)場(chǎng)可編程門(mén)陣列的小世界算法的硬件系統(tǒng)，其特征在于，該硬件系統(tǒng)包括在由現(xiàn)場(chǎng)可編程門(mén)陣列構(gòu)建的硬件平臺(tái)上，構(gòu)建個(gè)體尋優(yōu)層和全局尋優(yōu)層，個(gè)體尋優(yōu)層和全局尋優(yōu)層之間由個(gè)體信息層連接，個(gè)體信息層內(nèi)有多個(gè)個(gè)體信息模塊，構(gòu)成小世界算法的硬件系統(tǒng)；其中個(gè)體尋優(yōu)層包括隨機(jī)發(fā)生器、位置長(zhǎng)短程重組模塊、適應(yīng)度計(jì)算模塊和比較模塊；其中，隨機(jī)數(shù)發(fā)生器和位置長(zhǎng)短程重組模塊進(jìn)行鄰域搜索，獲取鄰居位置，然后把鄰居位置送入適應(yīng)度計(jì)算模塊計(jì)算鄰居適應(yīng)度，并將鄰居適應(yīng)度送入比較模塊與當(dāng)前個(gè)體適應(yīng)度進(jìn)行擇優(yōu)操作；全局尋優(yōu)層包括相互連接的個(gè)體適應(yīng)度比較模塊和系統(tǒng)調(diào)度模塊；其中，個(gè)體適應(yīng)度比較模塊在個(gè)體信息層內(nèi)的所有個(gè)體信息模塊中選擇，將最優(yōu)個(gè)體供給系統(tǒng)調(diào)度模塊，由系統(tǒng)調(diào)度模塊進(jìn)行判斷。2.權(quán)利要求1所述的基于現(xiàn)場(chǎng)可編程門(mén)陣列的小世界算法的硬件系統(tǒng)，其特征在于，所述的小世界算法的硬件系統(tǒng)工作時(shí)的執(zhí)行過(guò)程如下A.個(gè)體初始化，由系統(tǒng)調(diào)度模塊完成，將均勻分布在整個(gè)解空間的初始位置鎖存在個(gè)體信息中的位置中；B.系統(tǒng)調(diào)度模塊順序從多個(gè)個(gè)體信息模塊中選取當(dāng)前個(gè)體進(jìn)行個(gè)體尋優(yōu)，分"鄰域搜索"、"適應(yīng)度計(jì)算"、"擇優(yōu)"三步完成；先進(jìn)行鄰域搜索，通過(guò)隨機(jī)數(shù)發(fā)生器和位置長(zhǎng)短程重組模塊獲取鄰居位置；它依據(jù)隨機(jī)數(shù)與某一閾值比較的結(jié)果來(lái)選擇短程搜索或長(zhǎng)程搜索，長(zhǎng)、短程搜索發(fā)生的概率由閾值控制；短程搜索通過(guò)隨機(jī)取反當(dāng)前個(gè)體的某些位來(lái)實(shí)現(xiàn)，長(zhǎng)程搜索直接拷貝隨機(jī)數(shù)中與當(dāng)前個(gè)體等長(zhǎng)的位段完成；得到鄰居位置之后把它送入適應(yīng)度計(jì)算模塊計(jì)算適應(yīng)度，完成后送入比較模塊與當(dāng)前個(gè)體適應(yīng)度進(jìn)行擇優(yōu)操作，若更優(yōu)，則更新個(gè)體控制模塊中的信息；C.當(dāng)多個(gè)個(gè)體信息模塊都完成擇優(yōu)過(guò)程之后，由個(gè)體適應(yīng)度比較模塊求取最優(yōu)個(gè)體；D.系統(tǒng)調(diào)度模塊判斷是否達(dá)到設(shè)定的誤差以及是否達(dá)到了計(jì)算代數(shù)，以決定是發(fā)起下一輪搜索還是退出。3.如權(quán)利要求1所述的基于現(xiàn)場(chǎng)可編程門(mén)陣列的小世界算法的硬件系統(tǒng)，其特征在于，所述的隨機(jī)數(shù)發(fā)生器使用線性反饋移位寄存器進(jìn)行設(shè)計(jì)。4.如權(quán)利要求1所述的基于現(xiàn)場(chǎng)可編程門(mén)陣列的小世界算法的硬件系統(tǒng)，其特征在于，所述的位置重組模塊使用隨機(jī)數(shù)大小來(lái)控制長(zhǎng)短程搜索，其中短程搜索的鄰居使用隨機(jī)對(duì)當(dāng)前個(gè)體進(jìn)行位取反來(lái)產(chǎn)生，長(zhǎng)程搜索采用拷貝隨機(jī)數(shù)相應(yīng)長(zhǎng)的位串進(jìn)行實(shí)現(xiàn)。5.如權(quán)利要求1所述的基于現(xiàn)場(chǎng)可編程門(mén)陣列的小世界算法的硬件系統(tǒng)，其特征在于，所述的適應(yīng)度計(jì)算模塊，使用24級(jí)流水線旋轉(zhuǎn)坐標(biāo)計(jì)算機(jī)完成三角函數(shù)以及根號(hào)等的運(yùn)算，并結(jié)合使用24位乘法器單元、8級(jí)流水線除法器單元來(lái)完成不同的適應(yīng)度函數(shù)的計(jì)算。6.如權(quán)利要求1所述的基于現(xiàn)場(chǎng)可編程門(mén)陣列的小世界算法的硬件系統(tǒng)，其特征在于，所述的比較模塊由數(shù)字比較器組成，并使用內(nèi)插流水線來(lái)實(shí)現(xiàn)。7.如權(quán)利要求1所述的基于現(xiàn)場(chǎng)可編程門(mén)陣列的小世界算法的硬件系統(tǒng)，其特征在于，所述的個(gè)體信息模塊，主要完成個(gè)體的位置和適應(yīng)度信息的存儲(chǔ)，并采用觸發(fā)器來(lái)完成存儲(chǔ)數(shù)據(jù)。8.如權(quán)利要求1所述的基于現(xiàn)場(chǎng)可編程門(mén)陣列的小世界算法的硬件系統(tǒng)，其特征在于，所述的系統(tǒng)調(diào)度模塊采用有限狀態(tài)機(jī)FSM實(shí)現(xiàn)各個(gè)模塊的順序控制。全文摘要本發(fā)明公開(kāi)一種基于現(xiàn)場(chǎng)可編程門(mén)陣列的小世界算法的硬件系統(tǒng)，基于小世界算法的原理，由個(gè)體尋優(yōu)和全局尋優(yōu)兩個(gè)層次組成，中間由個(gè)體信息模塊連接。個(gè)體尋優(yōu)部分由隨機(jī)數(shù)發(fā)生器、位置重組模塊、適應(yīng)度計(jì)算模塊、比較模塊順序連接而成。完成個(gè)體的鄰域搜索，適應(yīng)度計(jì)算以及擇優(yōu)過(guò)程。全局尋優(yōu)部分由個(gè)體適應(yīng)度比較模塊和系統(tǒng)調(diào)度模塊順序連接而成。個(gè)體適應(yīng)度比較模塊在所有個(gè)體中選擇最優(yōu)個(gè)體，供給系統(tǒng)調(diào)度模塊判斷是否達(dá)到終止條件、以及是否發(fā)起下一代搜索等。該方法硬件實(shí)現(xiàn)簡(jiǎn)單，具有高度并行性，并可以有效克服局部極值問(wèn)題，保留解空間的多樣性，在一定程度上更有效的克服欺騙問(wèn)題，而且比其它一些方法具有更快的收斂速度和穩(wěn)定性。文檔編號(hào)G06F17/50GK101183405SQ200710188419公開(kāi)日2008年5月21日申請(qǐng)日期2007年11月30日優(yōu)先權(quán)日2007年11月30日發(fā)明者健莊,張進(jìn)華,杜海峰,斌楊,陳永森申請(qǐng)人:西安交通大學(xué)