專利名稱：自動識別連接串口或通用串行總線架構(gòu)接口的裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種自動識別連接串口或通用串行總線架構(gòu)接口的裝置，該 裝置為識別并能連接到串口 、通用串行總線架構(gòu)接口的兩線通信端口 。
背景技術(shù)：
串口 (全雙工的異步串行通信接口或I2C總線)在單片機(jī)應(yīng)用系統(tǒng)中應(yīng)用十 分廣泛也十分方便。
通用串行總線架構(gòu)(USB)是一種計算機(jī)外圍接口標(biāo)準(zhǔn)，具有即插即用、擴(kuò) 展方便等優(yōu)點(diǎn)，已成為計算機(jī)必備的一個接口。在單片機(jī)應(yīng)用系統(tǒng)中也得到廣泛 的應(yīng)用，單片機(jī)應(yīng)用系統(tǒng)可以操作大容量存儲設(shè)備(U盤，移動硬盤等)，數(shù)碼 相機(jī)，數(shù)碼攝相頭，鼠標(biāo)，鍵盤等等。
全雙工的異步串行通信接口的發(fā)送端只用于發(fā)送通信數(shù)據(jù)，接收端只用于接 收通信數(shù)據(jù)，空閑時發(fā)送端和接收端都為高電平狀態(tài)。12C總線中SDA和SCL都 是雙向線路，12C總線空閑時，這兩條線路也都為高電平狀態(tài)。USB通用串行總 線的D+/D-可同時支持同步傳輸和異步傳輸兩種傳輸方式，D+ZD-不存在同時為 高電平狀態(tài)的情況。串口不能連接到USB通用串行總線上，USB通用串行總線也 不能連接到串,口上。
本實(shí)用新型為串口/USB通用串行總線自動識別兩線通信端口的裝置，兼容 串口和USB通用串行總線，USB既可以與串口連接進(jìn)行通信也可以與USB通用串 行總線連接進(jìn)行通信，從而增大了串口和USB通用串行總線這兩種通信端口的使 用靈活性。
實(shí)用新型內(nèi)容
技術(shù)問題本實(shí)用新型的目的是提供一種識別并能將通用串行總線架構(gòu)連接
到串口、通用串行總線架構(gòu)接口的兩線通信端口裝置。該裝置用于解決USB既可 以與串口連接進(jìn)行通信也可以與USB通用串行總線連接進(jìn)行通信，以增大串口和 USB通用串行總線這兩種通信端口使用的靈活性和兼容性。
技術(shù)方案本實(shí)用新型公開了一種自動識別連接串口或USB總線接口裝置，該裝置包括接口識別模塊，串口收發(fā)器模塊，通用串行總線架構(gòu)收發(fā)器模塊，第 一導(dǎo)線D-、第二導(dǎo)線D+、電源線LV、地源線LG的一端分別接通用串行總線架 構(gòu)收發(fā)器模塊端口，其中第一導(dǎo)線D-、第二導(dǎo)線D+、電源線LV、地源線LG的另 一端分別接外部通信端口， P溝道場效應(yīng)管漏極接電阻R1負(fù)端，電阻R1正端接 第二導(dǎo)線D+。接口識別模塊包含下拉電阻R2正端接第一導(dǎo)線D-，下拉電阻R2負(fù)端接第一 N溝道場效應(yīng)管漏極，下拉電阻R3正端接第二導(dǎo)線D+，下拉電阻R3負(fù)端接第二 N溝道場效應(yīng)管漏極，第一、二溝道場效應(yīng)管柵極接邏輯與門G4輸出端，邏輯與 門G4輸入端一接三態(tài)跟隨器控制端，邏輯與門G4輸入端二接P溝道場效應(yīng)管柵 極，三態(tài)跟隨器輸出端接第一導(dǎo)線D-,三態(tài)跟隨器輸入端接串口收發(fā)器模塊發(fā)送 端，串口收發(fā)器模塊接收端接第二導(dǎo)線D+,邏輯與門G5輸入端一接第一導(dǎo)線D-， 邏輯與門G5輸入端二接第二導(dǎo)線D+，邏輯與門G5輸出端接控制邏輯模塊輸入 端一，定時模塊輸出端接控制邏輯模塊輸入端二，系統(tǒng)復(fù)位模塊輸出端接控制邏 輯模塊輸入端三,控制邏輯模塊輸出端一接三態(tài)跟隨器控制端，控制邏輯模塊輸 出端二接P溝道場效應(yīng)管柵極，P溝道場效應(yīng)管漏極接電阻Rl負(fù)端，電阻Rl正 端接第二導(dǎo)線D+，邏輯非門G6輸出端接通用串行總線架構(gòu)收發(fā)器模塊使能端，邏 輯非門G6輸入端接控制邏輯模塊輸出端二。上述的控制邏輯模塊由邏輯非門G3、第一 D觸發(fā)器G7、第二 D觸發(fā)器G8 組成，邏輯非門G3的輸入端為控制邏輯模塊輸入端一，第一 D觸發(fā)器G7的輸入 端為控制邏輯模塊輸入端二，第二D觸發(fā)器G8的輸入端為控制邏輯模塊輸入端三, 第一 D觸發(fā)器G7的輸出端為控制邏輯模塊輸出端一,第二 D觸發(fā)器G8的輸出端 為控制邏輯模塊輸出端二；定時模塊由邏輯非門G1、電容C1、電阻R4組成，邏 輯非門G1輸出端為定時模塊輸出端；系統(tǒng)復(fù)位模塊由邏輯非門G2、電容C2、電 阻R5組成，邏輯非門G2輸出端為系統(tǒng)復(fù)位模塊輸出端。.所述各模塊元器件利用 導(dǎo)線來連接。下拉電阻R2、 R3阻值相同且阻值大于兩倍外接串口上拉電阻阻值 和兩倍驅(qū)動電阻阻值。電容Cl與電阻R4的乘積值時間常數(shù)大于電容C2與電阻 R5的乘積值時間常數(shù)。其中定時模塊、系統(tǒng)復(fù)位模塊可以用另一種方法來實(shí)現(xiàn)，定時模塊由邏輯非 門G1、電容C1、電阻R4、第三D觸發(fā)器G9、第一四位計數(shù)器Gll、第一時鐘組成，第三D觸發(fā)器G9輸出端為定時模塊輸出端；系統(tǒng)復(fù)位模塊由邏輯非門G2、 電容C2、電阻R5、第四D觸發(fā)器GIO、第二四位計數(shù)器G12、第二時鐘組成，第 四D觸發(fā)器G10輸出端為系統(tǒng)復(fù)位模塊輸出端。第一剛OS和第二NMOS作為開關(guān)管，用于啟用或者停止電阻R2和R3， PM0S為USB 開關(guān)管，用于啟用或者停止電阻R1，當(dāng)?shù)谝缓疧S和第二NMOS處于開啟狀態(tài)，開關(guān) 閉合到開關(guān)連通，PMOS處于截止?fàn)顟B(tài)，開關(guān)打開到開關(guān)斷開，控制邏輯模塊的復(fù) 位端口上的信號變?yōu)楦唠娖綇?fù)位完成，等狀態(tài)穩(wěn)定，定時模塊輸出一個低電平到 高電平的跳變，控制邏輯模塊鎖存邏輯與門G5的輸出端口上的邏輯信號狀態(tài)并輸 出相應(yīng)的控制信號組合。當(dāng)外部端口接入時，控制邏輯模塊的復(fù)位端口收到一個低電平信號，控制邏 輯模塊的輸出端口邏輯信號狀態(tài)為高電平信號，串口收發(fā)器模塊的發(fā)送端為高阻 狀態(tài)，串口收發(fā)器模塊和USB收發(fā)器模塊處于關(guān)閉模式，第一麗OS和第二NM0S 處于開啟狀態(tài)，PMOS處于截止?fàn)顟B(tài)，延時一段時間，控制邏輯模塊的復(fù)位端口上的信號變?yōu)楦唠娖?，再延時一段 時間定時模塊輸出一個低電平到高電平的跳變，控制邏輯模塊鎖存邏輯與門G5 的輸出端口上的邏輯信號狀態(tài)并輸出相應(yīng)的控制信號組合。若接口與牽口相連接，此時第一導(dǎo)線，第二導(dǎo)線為電平為H/H,邏輯與門G5 輸出端口上的邏輯信號狀態(tài)為高電平，控制邏輯模塊的與三態(tài)跟隨器使能端相連 的輸出端口為低電平，三態(tài)跟隨器使能，串口收發(fā)器發(fā)送端接入電路D-,控制 邏輯模塊的與G6輸入端相連的輸出端口為高電平，USB收發(fā)器模塊關(guān)閉，此時 電路轉(zhuǎn)入串口傳輸狀態(tài)。若接口與USB通用串行總線連接，此時第一導(dǎo)線，第二導(dǎo)線為電平為H/L， 或L/L，邏輯與門G5輸出端口上的邏輯信號狀態(tài)為低電平，控制邏輯模塊的與 三態(tài)跟隨器使能端相連的輸出端口為高電平，三態(tài)跟隨器關(guān)閉，串口收發(fā)器發(fā)送 端呈高阻態(tài)，控制邏輯模塊的與G6輸入端相連的輸出端口為低電平，USB收發(fā) 器模塊使能，此時電路轉(zhuǎn)入USB通用串行總線傳輸狀態(tài)。由USB收發(fā)器模塊，串口收發(fā)器模塊和接口識別模塊組成。接口識別模塊由 四部分組成，分別為邏輯與門G5，控制邏輯模塊，定時模塊及系統(tǒng)復(fù)位模塊。 USB收發(fā)器模塊，邏輯與門G5和串口收發(fā)器模塊同時與該裝置的兩線通信端口連接。邏輯與門G5，定時模塊和系統(tǒng)復(fù)位模塊的輸出端口與控制邏輯模塊連接。 控制邏輯模塊的輸出端口的邏輯信號狀態(tài)決定USB收發(fā)器模塊和串口收發(fā)器模 塊的工作模式，分別為USB收發(fā)器模塊關(guān)閉串口收發(fā)器模塊關(guān)閉模式，USB收發(fā) 器模塊開啟串口收發(fā)器模塊關(guān)閉模式以及USB收發(fā)器模塊關(guān)閉串口收發(fā)器模塊 開啟模式。
本實(shí)用新型的基本思想是基于USB通用串行總線結(jié)構(gòu)中D+A)-不存在H/H高 電平這個邏輯信號狀態(tài)，所以一旦接口識別模塊檢測到該裝置的兩線通信端口上 的邏輯信號狀態(tài)為H/H，則可斷定有異樣情況發(fā)生，然后利用邏輯信號狀態(tài)H/H 進(jìn)行一系列的操作。操作步驟是啟動電源復(fù)位，關(guān)閉USB收發(fā)器模塊和串口收發(fā) 器模塊，延時一定時間，保持該裝置復(fù)位初始化狀態(tài)，撤消復(fù)位信號；待延時一 定的時間后，此時間由定時模塊控制，判斷該裝置的兩線通信端口上的邏輯信號 狀態(tài)，如果0+/0-邏輯信號狀態(tài)為H/H，則進(jìn)入開啟串口收發(fā)器模塊。如果D+ZD-邏輯狀態(tài)為H/L， L/H或者L/L低電平，則進(jìn)入開啟USB收發(fā)器模塊。
串口/USB通用串行總線自動識別裝置只有一個兩線通信端口 ，用于與串口 為全雙工的異步串行通信接口、 I2C總線或USB通用串行總線連接，如果兩線通 信端口懸空，默認(rèn)為連接USB通用串行總線。該裝置的兩線通信端口同時與該裝 置內(nèi)部的一個串口收發(fā)器模塊， 一個USB收發(fā)器模塊和一個接口識別模塊連接。 接口識別模塊由邏輯與門G5，控制邏輯模塊，定時模塊和系統(tǒng)復(fù)位模塊組成。 邏輯與門G5對該裝置的兩線通信端口上的邏輯信號進(jìn)行判斷邏輯運(yùn)算，準(zhǔn)確判 斷出該裝置的兩線通信端口上連接的是串口還是USB通用串行總線，控制邏輯模 塊依據(jù)邏輯與門G5的判斷結(jié)果來啟用串口收發(fā)器模塊和USB收發(fā)器模塊之一來 進(jìn)行對應(yīng)的數(shù)據(jù)通信。
有益效果本實(shí)用新型提出了一種自動識別連接串口或通用串行總線架構(gòu)接 口的裝置，涉及一種識別并能將通用串行總線架構(gòu)連接到串口、通用串行總線架 構(gòu)接口的兩線通信端口裝置。通過對輸入的電平信號的判斷處理，從而實(shí)現(xiàn)USB 既可以與串口連接進(jìn)行通信也可以與USB通用串行總線連接進(jìn)行通信，增強(qiáng)了串 口和USB通用串行總線這兩種通信端口的使用靈活性和兼容性。這樣可以進(jìn)一步 推廣USB使用，不同廠家所生產(chǎn)的設(shè)備可以在一個開放的體系下廣泛的使用。同 時也為系統(tǒng)生產(chǎn)商和外設(shè)開發(fā)商提供了足夠的空間來創(chuàng)造多功能的產(chǎn)品和開發(fā)廣闊的市場并不必使用陳舊的接口害怕失去兼容性。


圖l為本實(shí)用新型總的流程圖。圖2為本實(shí)用新型的整體框圖。其中有第一導(dǎo)線D-、第二導(dǎo)線D+、電源 線LV、地源線LG、接口識別模塊l、串口收發(fā)器模塊2、 USB收發(fā)器模塊3、外 部通信端口4、控制邏輯模塊ll、定時模塊12、系統(tǒng)復(fù)位模塊13、電阻R1、電 阻R2、電阻R3、三態(tài)跟隨器14、第一N溝道場效應(yīng)管15、第二N溝道場效應(yīng)管 16、 P溝道場效應(yīng)管17、邏輯與門G4、邏輯與門G5、邏輯非門G6。圖3為本實(shí)用新型系統(tǒng)復(fù)位模塊圖。其中有邏輯非門G2、電容C2、電阻R5。圖4為本實(shí)用新型定時模塊圖。其中有邏輯非門G1、電容C1、電阻R4。圖5為本實(shí)用新型控制邏輯模塊圖。其中有邏輯非門G3、邏輯非門G13、 邏輯非門G14、邏輯非門G15、第一D觸發(fā)器G7、第二D觸發(fā)器G8。圖6為本實(shí)用新型另一定時模塊實(shí)施例。其中有邏輯非門G1、電容C1、 電阻R4、第三D觸發(fā)器G9、第一四位計數(shù)器Gll、第一時鐘18。圖7為本實(shí)用新型另一系統(tǒng)復(fù)位模塊實(shí)施例。其中有邏輯非門G2、電容 C2、電阻R5、第四D觸發(fā)器GIO、第二四位計數(shù)器G12、第二時鐘19。
具體實(shí)施方式
下面是本實(shí)用新型的具體實(shí)施例來進(jìn)一步描述本實(shí)用新型的基本思想是基于USB通用串行總線結(jié)構(gòu)中0+/0-不存在H/H高 電平這個邏輯信號狀態(tài)，所以一旦接口識別模塊檢測到該裝置的兩線通信端口上 的邏輯信號狀態(tài)為H/H，則可斷定有異樣情況發(fā)生，然后利用邏輯信號狀態(tài)H/H 進(jìn)行一系列的操作。通過圖1可知本實(shí)用新型由外部通信端口經(jīng)接口識別模塊的判斷處理來與 USB收發(fā)器模塊或串口收發(fā)器模塊進(jìn)行連接和通信。由圖2可知該裝置包括串口收發(fā)器模塊2，通用串行總線架構(gòu)收發(fā)器模塊3， 外部通信端口4，接口識別模塊l,第一導(dǎo)線D-、第二導(dǎo)線D+、電源線LV、地源 線LG的一端分別接通用串行總線架構(gòu)收發(fā)器模塊3端口，第一導(dǎo)線D-、第二導(dǎo) 線D+、電源線LV、地源線LG的另一端分別接外部通信端口 4，串口收發(fā)器模塊2 接收端22接第二導(dǎo)線D+。接口識別模塊1包含卜'拉電阻R2止端接第一導(dǎo)線U-，下拉電阻R2負(fù)端接第 一 N溝道場效應(yīng)管15漏極,下拉電阻R3正端接第二導(dǎo)線D+,下拉電阻R3負(fù)端接 第二 N溝道場效應(yīng)管16漏極,第一、二 N溝道場效應(yīng)管柵極接邏輯與門G4輸出 端149，邏輯與門G4輸入端一 148接三態(tài)跟隨器14控制端140，邏輯與門G4輸入 端二 147接P溝道場效應(yīng)管17柵極，三態(tài)跟隨器14輸出端142接第一導(dǎo)線D-， 三態(tài)跟隨器14輸入端141接串口收發(fā)器模塊2發(fā)送端21，邏輯與門G5輸入端 一158接第一導(dǎo)線D-，邏輯與門G5輸入端二159接第二導(dǎo)線D+，邏輯與門G5 輸出端157接控制邏輯模塊11輸入端一 111，定時模塊12輸出端121接控制邏 輯模塊11輸入端二 112，系統(tǒng)復(fù)位模塊13輸出端131接控制邏輯模塊11輸入端 三113,控制邏輯模塊11輸出端一 114接三態(tài)跟隨器14控制端140，控制邏輯模 塊11輸出端二 115接P溝道場效應(yīng)管17柵極，P溝道場效應(yīng)管17漏極接電阻 Rl負(fù)端，電阻Rl正端接第二導(dǎo)線D+,電阻Rl為1. 5K歐姆，邏輯非門G6輸出端 161接通用串行總線架構(gòu)收發(fā)器模塊3使能端31，邏輯非門G6輸入端162接控 制邏輯模塊11輸出端二115。控制邏輯模塊ll由邏輯非門G3、邏輯非門G13、邏輯非門G14、邏輯非門 G15、第一 D觸發(fā)器G7、第二 D觸發(fā)器G8組成，第一 D觸發(fā)器G7的數(shù)據(jù)輸入端、 邏輯非門G3的輸入端為控制邏輯模塊11輸入端一 111，邏輯非門G3的輸出端 接第二 D觸發(fā)器G8的數(shù)據(jù)輸入端，第一、二 D觸發(fā)器的時鐘輸入端為控制邏輯 模塊11輸入端二 112，邏輯非門G13的輸入端為控制邏輯模塊11輸入端三113, 第一、二 D觸發(fā)器的復(fù)位輸入端接邏輯非門G13的輸出端，邏輯非門G15的輸出 端為控制邏輯模塊11輸出端一 114,邏輯非門G14的輸出端為控制邏輯模塊11 輸出端二 115。實(shí)施例1上述裝置中的定時模塊12由邏輯非門Gl、電容Cl、電阻R4組成,在圖4 中邏輯非門Gl輸出端為定時模塊12輸出端121用于時鐘信號輸出，電阻R4為 200K歐姆負(fù)端接地，電容Cl為0. 1法拉正端接+5V電源，電阻R4正端、電容 Cl負(fù)端接邏輯非門Gl輸入端；系統(tǒng)復(fù)位模塊13由邏輯非門G2、電容C2、電阻 R5組成，在圖3中邏輯非門G2輸出端為系統(tǒng)復(fù)位模塊13輸出端131用于復(fù)位信 號輸入，電阻R5為200K歐姆負(fù)端接地，電容Cl為0. 1法拉正端接+5V電源，電阻R5正端、電容Cl負(fù)端接邏輯非門G2輸入端。下拉電阻R2、 R3阻值相同且 阻值大于兩倍外接串口上拉電阻阻值和兩倍驅(qū)動電阻阻值，電阻R2和電阻R3 為1M歐姆。電容Cl與電阻R4的乘積值時間常數(shù)大于電容C2與電阻R5的乘積 值時間常數(shù)。控制邏輯模塊的輸出端口的邏輯信號狀態(tài)決定USB收發(fā)器模塊和串口收發(fā) 器模塊的工作模式，分別為USB收發(fā)器模塊關(guān)閉串口收發(fā)器模塊關(guān)閉模式，USB 收發(fā)器模塊開啟串口收發(fā)器模塊關(guān)閉模式以及USB收發(fā)器模塊關(guān)閉串口收發(fā)器 模塊開啟模式。邏輯與門G5采用74HC08芯片，IN0和IN1的信號同時為高電平時，DIN輸 出高電平，IN0和IN1的信號為其他電平組合時，DIN輸出低電平。定時模塊和 系統(tǒng)復(fù)位模塊的構(gòu)成是一樣的，輸出的CLK和CLR為階躍信號，起始時間為低電 平， 一段時間后一直維持為高電平不變，Gl和G2為邏輯非門采用74HC04芯片， 控制邏輯模塊由D觸發(fā)器G7和G8組成采用74HC74芯片，G3為邏輯非門采用 74HC04芯片， CLR信號為低電平時，Q0和Q1輸出為高電平， CLR信號為高 電平時，CLK信號由低電平向高電平變化時，DO信號被鎖存到QO上，Dl信號被 鎖存到Q1上。串口收發(fā)器模塊為全雙工的異步串行通信接口收發(fā)器模塊，三態(tài) 的跟隨器14控制端口為低電平有效，第一麗OS和第二麗OS為弱下拉。邏輯與 門G4的輸出端口的邏輯信號控制第一 醒OS和第二麗OS的工作狀態(tài)?？刂七壿?模塊11的輸出端口 115的邏輯信號用來控制PMOS的工作狀態(tài)PMOS為弱上拉， 控制USB收發(fā)器模塊的工作模式。實(shí)施例2上述裝置中的定時模塊12如圖6中由邏輯非門Gl采用74HC04芯片，0. 2uF 的電容C1負(fù)端接地，200K歐姆的電阻R4正端接+5V電源，電容C1正端、電阻 R4負(fù)端接邏輯非門Gl輸入端，第三D觸發(fā)器G9、第一四位計數(shù)器Gll的復(fù)位端 接邏輯非門Gl輸出端，第三D觸發(fā)器G9采用74HC74芯片，第一四位計數(shù)器Gll 采用74HC161芯片，第一時鐘18接第一四位計數(shù)器G11的時鐘輸入端，第一時 鐘18頻率為32KHZ,第一四位計數(shù)器Gll的輸出端Carry out接第三D觸發(fā)器 G9的時鐘輸入端，第三D觸發(fā)器G9輸出端為定時模塊12輸出端121。圖7系統(tǒng)復(fù)位模塊13由邏輯非門G2采用74HC04芯片，0. luF電容C2負(fù)端接地，80K歐姆電阻R5正端接+5V電源，電容C2正端、電阻R5負(fù)端接邏輯非門 G2輸入端，第四D觸發(fā)器GIO、第二四位計數(shù)器G12的復(fù)位端接邏輯非門G2輸 出端，第四D觸發(fā)器G10采用74HC74芯片，第二四位計數(shù)器G12采用74HC161 芯片，第二時鐘18接第二四位計數(shù)器G12的時鐘輸入端，第二四位計數(shù)器Gll 的輸出端B4接第四D觸發(fā)器G10的時鐘輸入端，第二時鐘19頻率為32KHZ，第 四D觸發(fā)器G10輸出端為系統(tǒng)復(fù)位模塊13輸出端131 。下拉電阻R2、 R3阻值相同且阻值大于兩倍外接串口上拉電阻阻值和兩倍驅(qū) 動電阻阻值，電阻R2和電阻R3為1M歐姆。邏輯與門G5采用74HC08芯片，IN0 和IN1的信號同時為高電平時，DIN輸出高電平，IN0和IN1的信號為其他電平 組合時，DIN輸出低電平。定時模塊和系統(tǒng)復(fù)位模塊的構(gòu)成是一樣的，輸出的CLK 和CLR為階躍信號，起始時間為低電平， 一段時間后一直維持為高電平不變，Gl 和G2為邏輯非門采用74HC04芯片，控制邏輯模塊由D觸發(fā)器G7和G8組成采用 74HC74芯片，G3為邏輯非門采用74HC04芯片， CLR信號為低電平時，Q0和 Ql輸出為高電平， CLR信號為高電平時，CLK信號由低電平向高電平變化時， DO信號被鎖存到Q0上，Dl信號被鎖存到Ql上。串口收發(fā)器模塊為全雙工的異步串行通信接口收發(fā)器模塊，三態(tài)的跟隨器 14控制端口為低電平有效，電阻R2和電阻R3為1MQ，第一麗0S和第二畫0S 為弱下拉。邏輯與門G4的輸出端口的邏輯信號控制第一麗OS和第二醒OS的工 作狀態(tài)。電阻R1為1.5KQ，控制邏輯模塊ll的輸出端口 115的邏輯信號用來 控制PM0S的工作狀態(tài)PMOS為弱上拉，控制USB收發(fā)器模塊的工作模式。該裝置自動識別串口/USB通用串行總線的方法如下所述該裝置在剛上電 的時侯，控制邏輯模塊ll的復(fù)位端口收到一個低電平信號，控制邏輯模塊ll 的輸出端口 114和輸出端口 115的邏輯信號狀態(tài)都為H，串口收發(fā)器模塊2的發(fā) 送端21為高阻狀態(tài)，串口收發(fā)器模塊2和USB收發(fā)器模塊3處于串口收發(fā)器模 塊關(guān)閉USB收發(fā)器模塊關(guān)閉模式，第一NMOS和第二NMOS處于開啟狀態(tài)開關(guān)閉合， PMOS處于截止?fàn)顟B(tài)開關(guān)打開。 一段時間過后，控制邏輯模塊ll的復(fù)位端口上的 '信號變?yōu)楦唠娖?，又一段時間過后，定時模塊12輸出一個低電平到高電平的跳 變，控制邏輯模塊11鎖存邏輯與門G5輸出端口 157上的邏輯信號狀態(tài)并輸出相 應(yīng)的控制信號組合。該裝置的兩線通信端口已經(jīng)與串口或USB通用串行總線連接，如果邏輯與門G5輸出端口 157上的邏輯信號狀態(tài)為L低電平時，表示該裝 置的兩線通信端口上連接的是USB通用串行總線，接著控制邏輯模塊ll的輸出 端口 115的邏輯信號狀態(tài)為L，控制邏輯模塊11的輸出端口 114的邏輯信號狀 態(tài)為H，邏輯非門G6輸出高電平輸出允許信號有效，串口收發(fā)器模塊2和USB 收發(fā)器模塊3處于串口收發(fā)器模塊關(guān)閉USB收發(fā)器模塊開啟模式。如果邏輯與門 G5輸出端口 157上的邏輯信號狀態(tài)為H時，表示該裝置的兩線通信端口上連接 的是全雙工的異步串行通信接口，接著控制邏輯模塊11的輸出端口 115的邏輯 信號狀態(tài)為H,控制邏輯模塊11的輸出端口 114上的邏輯信號狀態(tài)為L，非門 G6輸出低電平輸出允許信號無效，串口收發(fā)器模塊2和USB收發(fā)器模塊3處于 串口收發(fā)器模塊開啟USB收發(fā)器模塊關(guān)閉模式，PMOS處于截止?fàn)顟B(tài)，第一NMOS 和第二麗0S處于截止?fàn)顟B(tài)。另一種情況為該裝置的兩線通信端口處于懸浮狀態(tài)， 邏輯與門G5輸出端口 157上的邏輯信號狀態(tài)為L，控制邏輯模塊ll的輸出端口 115的邏輯信號狀態(tài)為L，控制邏輯模塊11的輸出端口 115的邏輯信號狀態(tài)為H， 邏輯非門G6輸出高電平輸出允許信號有效，串口收發(fā)器模塊2和USB收發(fā)器模 塊3處于串口收發(fā)器模塊關(guān)閉USB收發(fā)器模塊開啟模式USB收發(fā)器模塊3工作于 USB主機(jī)收發(fā)器模式，等待與連接上來的USB設(shè)備進(jìn)行通信，PMOS處于開啟狀態(tài) 全速模式，第一醒0S和第二麗OS處于截止?fàn)顟B(tài)。
權(quán)利要求1.一種自動識別連接串口或通用串行總線架構(gòu)接口的裝置，該裝置包括串口收發(fā)器模塊(2)，通用串行總線架構(gòu)收發(fā)器模塊(3)，外部通信端口(4)，其特征在于接口識別模塊(1)，第一導(dǎo)線D-、第二導(dǎo)線D+、電源線LV、地源線LG的一端分別接通用串行總線架構(gòu)收發(fā)器模塊(3)端口，所述第一導(dǎo)線D-、第二導(dǎo)線D+、電源線LV、地源線LG的另一端分別接外部通信端口(4)，串口收發(fā)器模塊(2)接收端(22)接第二導(dǎo)線D+；所述接口識別模塊(1)包含下拉電阻R2正端接第一導(dǎo)線D-，下拉電阻R2負(fù)端接第一N溝道場效應(yīng)管(15)漏極，下拉電阻R3正端接第二導(dǎo)線D+，下拉電阻R3負(fù)端接第二N溝道場效應(yīng)管(16)漏極，第一、二N溝道場效應(yīng)管柵極接邏輯與門G4輸出端(149)，邏輯與門G4輸入端一(148)接三態(tài)跟隨器(14)控制端(140)，邏輯與門G4輸入端二(147)接P溝道場效應(yīng)管(17)柵極，三態(tài)跟隨器(14)輸出端(142)接第一導(dǎo)線D-，三態(tài)跟隨器(14)輸入端(141)接串口收發(fā)器模塊(2)發(fā)送端(21)，邏輯與門G5輸入端一(158)接第一導(dǎo)線D-，邏輯與門G5輸入端二(159)接第二導(dǎo)線D+，邏輯與門G5輸出端(157)接控制邏輯模塊(11)輸入端一(111)，定時模塊(12)輸出端(121)接控制邏輯模塊(11)輸入端二(112)，系統(tǒng)復(fù)位模塊(13)輸出端(131)接控制邏輯模塊(11)輸入端三(113)，控制邏輯模塊(11)輸出端一(114)接三態(tài)跟隨器(14)控制端(140)，控制邏輯模塊(11)輸出端二(115)接P溝道場效應(yīng)管(17)柵極，P溝道場效應(yīng)管(17)漏極接電阻R1負(fù)端，電阻R1正端接第二導(dǎo)線D+，邏輯非門G6輸出端(161)接通用串行總線架構(gòu)收發(fā)器模塊(3)使能端(31)，邏輯非門G6輸入端(162)接控制邏輯模塊(11)輸出端二(115)。
2. 如權(quán)利要求l所述的自動識別連接串口或通用串行總線架構(gòu)接口的裝置，其 特征在于控制邏輯模塊(ll)由邏輯非門G3、邏輯非門G13、邏輯非門G14、 邏輯非門G15、第一D觸發(fā)器G7、第二D觸發(fā)器G8組成，第一 D觸發(fā)器G7 的數(shù)據(jù)輸入端、邏輯非門G3的輸入端為控制邏輯模塊(ll)輸入端一(lll)， 邏輯非門G3的輸出端接第二D觸發(fā)器G8的數(shù)據(jù)輸入端，第一、二D觸發(fā)器的時鐘輸入端為控制邏輯模塊(11)輸入端二(112)，邏輯非門G13的輸入端 為控制邏輯模塊(11)輸入端三(113)，第一、二 D觸發(fā)器的復(fù)位輸入端接邏輯 非門G13的輸出端，邏輯非門G15的輸出端為控制邏輯模塊(ll)輸出端一 (114),邏輯非門G14的輸出端為控制邏輯模塊(11)輸出端二(115);定時模 塊(12)由邏輯非門G1、電容C1、電阻R4組成，邏輯非門G1輸出端為定時模 塊(12)輸出端(121);系統(tǒng)復(fù)位模塊(13)由邏輯非門G2、電容C2、電阻R5 紐成,邏輯非門G2輸出端為系統(tǒng)復(fù)位模塊(13)輸出端(131)。
3. 如權(quán)利要求l所述的自動識別連接串口或通用串行總線架構(gòu)接口的裝置，其 特征在于定時模塊(12)由邏輯非門G1、電容C1、電阻R4、第三D觸發(fā)器G9、 第一四位計數(shù)器Gll、第一時鐘(18)組成，第三D觸發(fā)器G9輸出端為定時 模塊(12)輸出端(121);系統(tǒng)復(fù)位模塊(13)由邏輯非門G2、電容C2、電阻R5、 第四D觸發(fā)器GIO、第二四位計數(shù)器G12、第二時鐘(19)組成，第四D觸發(fā) 器G10輸出端為系統(tǒng)復(fù)位模塊(13)輸出端(131)。
4. 如權(quán)利要求l所述的自動識別連接串口或通用串行總線架構(gòu)接口的裝置，其 特征在于下拉電阻R2、R3阻值相同且阻值大于兩倍外接串口上拉電阻阻值和 兩倍驅(qū)動電阻阻值。
5. 如權(quán)利要求2所述的自動識別連接串口或通用串行總線架構(gòu)接口的裝置，其 特征在于電容Cl與電阻R4的乘積值時間常數(shù)大于電容C2與電阻R5的乘積 值時間常數(shù)。
專利摘要本實(shí)用新型公開了一種自動識別連接串口或通用串行總線架構(gòu)接口的裝置，該裝置識別并能將通用串行總線架構(gòu)連接到串口、通用串行總線架構(gòu)接口的兩線通信端口裝置。本實(shí)用新型為串口、USB通用串行總線自動識別兩線通信端口的裝置，通過對輸入信號的判斷處理來兼容串口或USB通用串行總線，既可以與串口連接進(jìn)行通信也可以與USB通用串行總線連接進(jìn)行通信，從而增大了串口和USB通用串行總線這兩種通信端口的使用靈活性。
文檔編號G06F13/40GK201130374SQ200720131060
公開日2008年10月8日 申請日期2007年12月18日 優(yōu)先權(quán)日2007年12月18日
發(fā)明者王春華 申請人:南京異或科技有限公司