專利名稱：自動計算機器的存儲器系統(tǒng)的制作方法
技術領域：
本發(fā)明的領域是用于自動計算機器的存儲器系統(tǒng)。
技術背景1948年開發(fā)的EDVAC計算機系統(tǒng)通常被稱為計算機時代的開始。從 那時起，計算機系統(tǒng)已發(fā)展成極其復雜的設備。當今的計算機比諸如 EDVAC之類的早期系統(tǒng)復雜得多。計算機系統(tǒng)通常包括硬件和軟件組件、 應用程序、操作系統(tǒng)、處理器、總線、存儲器、輸入/輸出設備等的組合。 隨著半導體工藝和計算機體系結構的發(fā)展促使計算機的性能越來越高，已 推出更加完善的計算機軟件以利用更高的硬件性能，從而使當今的計算機 系統(tǒng)比僅僅幾年前的計算機系統(tǒng)要強大得多。當前的高性能計算主存儲器系統(tǒng)將存儲器設備結合在動態(tài)隨MM 儲器("DRAM")設備陣列中。圖l示出了現(xiàn)有技術存儲器系統(tǒng)的實例， 該存儲器系統(tǒng)包括以軸輻式(hub-and-spoke )拓樸組織的存儲器控制器 (102 )、存儲器模塊(124)、存儲器緩沖設備(128 )和存儲器設備(125、 126、 127)的，其中存儲器緩沖設備為"軸"并且存儲器設備代表"輻，，。 存儲器控制器(102)經由一個或多個包括出站鏈路(116、 108、 112)和 入站鏈路(120、 109、 113)的物理高速單向鏈路與存儲器緩沖設備(128) 互連。每個存儲器緩沖設備提供一個或多個到存儲器設備組(125、 126、 127)的較低速度的獨立連接。用于所謂的"全緩沖雙列直插存儲器模塊" 或"FBDIMM"的Jedec標準中描述了此類現(xiàn)有技M儲器系統(tǒng)體系結構 的實例。圖1的實例示出了在存儲器緩沖設備和存儲器控制器之間只有一 個存儲器緩沖設備和鏈路的"通道"或網絡。但是，實際存儲器系統(tǒng)通常 可以使用多個此類通道或網絡實現(xiàn)。每個此類通道可以包括在邏輯上共同分組為各個組(125、 126、 127)的存儲器模塊，所述各個組通過存儲器控 制器一致運行，以針對系統(tǒng)存儲器高速緩存線傳輸(通常為64字節(jié)或128 字節(jié))提供最佳等待時間、帶寬和糾錯效果。存儲器控制器(102 )根據(jù)存儲器系統(tǒng)網絡通信協(xié)議將來自系統(tǒng)處理器(156)的系統(tǒng)存儲器訪問請求轉換為分組。此類協(xié)議的存儲器"寫入"分 組可以包括命令("read"或"write")、地址和關聯(lián)數(shù)據(jù)，并且存儲器"讀取，，分組可以包括命令和地址。存儲器讀取分組意味著包含從存儲器 讀取的數(shù)據(jù)的預期分組將被返回存儲器控制器。在包括級聯(lián)存儲器緩沖設備和點對點電或光鏈路的存儲器系統(tǒng)網絡拓 樸中，因為必須在級聯(lián)存儲器緩沖設備網絡中的特定存儲器設備組和存儲 器控制器之間通過每個存儲器緩沖設備傳播，存儲器訪問等待時間將被降 級。出于說明目的，可以將跨存儲器緩沖設備的信號轉變的轉變延遲視為 一個等待時間單位。因此，可以說在存儲器控制器(102)和組1 (125) 中的存儲器設備之間傳輸存儲器信號的等待時間具有值1。在存儲器控制 器(102)和組2 (126)中的存儲器設備之間傳輸存儲器信號的等待時間 具有值2。依此類推，從而在存儲器控制器(102)和任一組X (127)中 的存儲器設備之間傳輸存儲器信號的等待時間具有值X。除了存儲器訪問等待時間的問題之外，點對點網絡連接使得接口的功 耗和成本最大化。例如，在圖l的存儲器系統(tǒng)中，存儲器控制器和每個存 儲器緩沖設備跨每個鏈路的完整寬度驅動輸出存儲器信號。如果出站鏈路 中具有10個線路，則驅動鏈路的存儲器控制器或存儲器緩沖設備在其到鏈 路的輸出接口中具有10個輸出驅動器，并且需要電源為所有10個驅動器 供電。由于所有這些原因，越來越需要在存儲器系統(tǒng)領域中進行革新。發(fā)明內容在第一實施例中，本發(fā)明相應地提供了一種存儲器系統(tǒng)，所述存儲器 系統(tǒng)包括存儲器控制器；出站鏈路，所述存儲器控制器連接到所述出站 鏈路，所述出站鏈路包括多個將存儲器信號從所述存儲器控制器傳導到第一存儲器層中的存儲器緩沖設備的傳導路徑；以及笫 一存儲器層中的至少 兩個存儲器緩沖設備，所述第 一存儲器層中的每個存儲器緩沖設備連接到 所述出站鏈路以接收來自所述存儲器控制器的存儲器信號。優(yōu)選地，所述第 一存儲器層中的所述至少兩個存儲器緩沖設備彼此同 步以便通過所述出站鏈路接收出站存儲器信號。優(yōu)選地，所述第 一存儲器層中的所述至少兩個存儲器緩沖設備彼此同 步進一步包括所述笫一存儲器層中的所述至少兩個存儲器緩沖設備中的 每個存儲器緩沖設備都與所述存儲器控制器在同 一時刻同步到預定同步閾 值度量。所述存儲器系統(tǒng)優(yōu)選地還包括至少兩個存儲器層，每個存儲器層還包 括至少兩個存儲器緩沖設備，每個存儲器層通過至少一個出站鏈路連接以 便將存儲器信號傳送到所述存儲器層中的至少一個存儲器緩沖設備，每個 存儲器層通過至少 一個入站鏈路連接以便從所述存儲器層中的至少 一個存 儲器緩沖設M送存儲器信號，所述入站鏈路由入站鏈路速度表征，所述 出站鏈路由出站鏈路速度表征，所ii^站鏈路速度取決于所述出站鏈路速 度。所述存儲器系統(tǒng)優(yōu)選地還包括其他出站鏈路，每個其他出站鏈路包括 多個連接到所述第一存儲器層的存儲器緩沖設備的傳導路徑，以便將存儲 器信號從所述第 一存儲器層中的存儲器緩沖設備傳導到其他存儲器層中的 兩個或更多其他存儲器緩沖設備，每個其他出站鏈路包括的傳導路徑的數(shù) 量小于將所述存儲器控制器連接到所述笫一存儲器層中的所述存儲器緩沖設備的所述出站鏈路中的傳導路徑的數(shù)量；以及其他存儲器層中的至少兩 個其他存儲器緩沖設備，每個其他存儲器緩沖設備連接到至少兩個所述其 他出站鏈路，以便接收在所述存儲器控制器與所述第一存儲器層中的所述 存儲器緩沖設備之間的所迷出站鏈路上從所述存儲器控制器傳輸?shù)乃写?儲器信號。優(yōu)選地，所述其他存儲器層中的所述至少兩個存儲器緩沖設備彼此同 步以便通過所述出站鏈#收出站存儲器信號。優(yōu)選地，所述其他存儲器層中的所述至少兩個存儲器緩沖設備彼此同步進一步包括所述其他存儲器層中的所述至少兩個存儲器緩沖設備中的 每個存儲器緩沖設備都與所述第二存儲器層中的所述存儲器緩沖設備通過 出站鏈路與之連接的所述第 一存儲器層中的存儲器緩沖設備在同 一時刻同 步到預定同步閾值度量。所述存儲器系統(tǒng)優(yōu)選地還包括多個單獨入站鏈路，每個入站鏈路從所 述第一存儲器層中的每個存儲器緩沖設備連接到所述存儲器控制器，以便 將存儲器信號從所述第 一存儲器層中的每個存儲器緩沖設備傳輸?shù)剿龃?儲器控制器。所述存儲器系統(tǒng)優(yōu)選地還包括其他入站鏈路，每個其他入站鏈路包括 多個連接到所述第一存儲器層的存儲器緩沖設備的傳導路徑，以便將存儲 器信號從其他存儲器層的其他存儲器緩沖設備傳導到所述第 一存儲器層的 所述存儲器緩沖設備，每個其他入站鏈路包括的傳導路徑的數(shù)量等于將所 述存儲器控制器連接到所述第 一存儲器層中的所述存儲器緩沖設備的所述 入站鏈路中的傳導路徑的數(shù)量；以及其他存儲器層中的至少兩個其他存儲 器緩沖設備，每個其他存儲器緩沖設備連接到所述其他入站鏈路中的一個 其他入站鏈路，以便將所有要從所述第一存儲器層中的每個存儲器緩沖設 備傳輸?shù)剿龃鎯ζ骺刂破鞯拇鎯ζ餍盘枏乃銎渌鎯ζ骶彌_設備發(fā)送 到所述第 一存儲器層的所述存儲器緩沖設備中的 一個存儲器緩沖設備。所述存儲器系統(tǒng)優(yōu)選地還包括其他出站鏈路，所述其他出站鏈路包括 多個連接到所述第一存儲器層中的第一存儲器緩沖設備的傳導路徑，以便 將所有出站存儲器信號從所述第 一存儲器層中的所述第 一存儲器緩沖設備 傳導到其他存儲器層中的至少兩個其他存儲器緩沖設備，所述其他出站鏈 路包括的傳導路徑的數(shù)量等于將所述存儲器控制器連接到所述第一存儲器 層中的所述存儲器緩沖設備的所述出站鏈路中的傳導路徑的數(shù)量；以及其 他存儲器層中的至少兩個其他存儲器緩沖設備，每個其他存儲器緩沖設備 連接到所述其他出站鏈路，以便通過所述其他出站鏈路和通過所述第 一存 儲器層中的所述第一存儲器緩沖設備接收來自所述存儲器控制器的所有出站存儲器信號，其中所述第 一存儲器層中的至少 一個存儲器緩沖設備沒有 通過其他出站鏈路連接到所述其他存儲器層的任何其他存儲器緩沖設備。優(yōu)選地，所述存儲器被分段以便存儲器層中的每個存儲器緩沖設^51 管理由來自所述存儲器控制器的出站存儲器信號尋址的存儲器的一部分，并且所述存儲器系統(tǒng)還包括入站鏈路，所述入站鏈路包括兩個或更多部 分入站鏈路，每個部分入站鏈路從所述第 一存儲器層的存儲器緩沖設備連 接到所述存儲器控制器，以便將入站存儲器信號從所迷第 一存儲器層中的 每個存儲器緩沖設備傳輸?shù)剿龃鎯ζ骺刂破?，每個部分入站鏈路包括所 述入站鏈路的所述傳導路徑的一部分，每個部分入站鏈路承載入站存儲器 信號，所述入站存儲器信號表示由來自所述存儲器控制器的出站讀取存儲 器信號尋址的存儲器的一部分的內容。所述存儲器系統(tǒng)優(yōu)選地還包括其他部分入站鏈路，每個其他部分入站 鏈路包括多個連接到所述第一存儲器層的存儲器緩沖設備的傳導路徑，以 便將存儲器信號從其他存儲器層的其他存儲器緩沖設備傳導到所述第 一存 儲器層的所述存儲器緩沖設備，每個其他入站鏈路包括的傳導路徑的數(shù)量 小于將所述存儲器控制器連接到所述第 一存儲器層中的所述存儲器緩沖設 備的所述入站鏈路中的傳導路徑的數(shù)量；以及其他存儲器層中的至少兩個 其他存儲器緩沖設備，每個其他存儲器緩沖設備連接到所述其他部分入站 鏈路中的一個其他部分入站鏈路，以便將所有要從所述第一存儲器層的每 個存儲器緩沖設備傳輸?shù)剿龃鎯ζ骺刂破鞯拇鎯ζ餍盘枏乃銎渌鎯?器緩沖設備傳送到所述第 一存儲器層的所述存儲器緩沖設備中的 一個存儲 器緩沖設備。所述存儲器系統(tǒng)優(yōu)選地還包括第一其他出站鏈路，所述第一其他出站 鏈路連接到所述第一存儲器層的第一存儲器緩沖設備，以便將從所述存儲 器控制器接收的存儲器信號通過所述第 一存儲器層的所述第 一存儲器緩沖 設備傳導到其他存儲器層的至少兩個其他存儲器緩沖設備，所述第 一其他 出站鏈路初始被啟用；第二其他出站鏈路，所述第二其他出站鏈路連接到 所述第 一存儲器層的第二存儲器緩沖設備，以便將從所述存儲器控制器接收的存儲器信號通過所述第一存儲器層的所述第二存儲器緩沖設備傳導到 所述其他存儲器層中的所述至少兩個其他存儲器緩沖設備，所述第二其他出站鏈路初始被禁用；以及所述其他存儲器層中的所述至少兩個其他存儲 器緩沖設備，每個其他存儲器緩沖設備連接到所述第 一其他出站鏈路和所 述第二其他出站鏈路，以便通過所述第 一其他出站鏈路或所述第二其他出 站鏈路接收來自所述存儲器控制器的存儲器信號。優(yōu)選地，所述存儲器控制器還包括以下能力檢測所述第一存儲器層 的所述笫一存儲器緩沖設備中的故障；禁用所述第一其他出站鏈路；以及 啟用所述第二其他出站鏈路。所述存儲器系統(tǒng)優(yōu)選地還包括第 一入站鏈路，所述笫一入站鏈路從所 述第 一存儲器層中的第 一存儲器緩沖設備連接到所述存儲器控制器，以便 將入站存儲器信號從所述第 一存儲器緩沖設備傳送到所述存儲器控制器； 以及第二入站鏈路，所述笫二入站鏈路從所述第 一存儲器層中的第二存儲 器緩沖設備連接到所述第一存儲器層中的所述笫一存儲器緩沖設備，以便 將入站存儲器信號從所述第二存儲器緩沖設備傳送到所述第 一存儲器緩沖 設備并通過所述第 一存儲器緩沖設備和所述第 一入站鏈路傳送到所述存儲 器控制器。所述存儲器系統(tǒng)優(yōu)選地還包括第三入站鏈路，所述第三入站鏈路從其 他存儲器層中的第 一存儲器緩沖設備連接到所述第 一存儲器層中的所述第 二存儲器設備，以便將入站存儲器信號從其他存儲器層中的所述第一存儲 器緩沖設備傳送到所述第 一存儲器層中的所述第二存儲器緩沖設備并通過 第一存儲器層中的所述第二存儲器緩沖設備、所述第二入站鏈路、所述第 一存儲器層中的所迷第 一存儲器緩沖設備以及所述第 一入站鏈路傳送到所 述存儲器控制器；以及第四入站鏈路，所述第四入站鏈路從所述第二存儲 器層中的第二存儲器緩沖設備連接到所述第二存儲器層中的所述第 一存儲 器緩沖設備，以便將入站存儲器信號從所述第二存儲器層中的所述第二存 儲器緩沖設備傳輸?shù)剿龅诙鎯ζ鲗又械乃龅?一存儲器緩沖設備并通 過所述第二存儲器層中的所述第 一存儲器緩沖設備、所述第三入站鏈路、所述第一存儲器層中的所述第二存儲器緩沖設備、所述第二入站鏈路、所 述第 一存儲器層中的所述第 一存儲器緩沖設備以及所述第 一入站鏈路傳輸 到所述存儲器控制器。因此，披露了優(yōu)選地包括存儲器控制器和出站鏈路的存儲器系統(tǒng)，其 中所述存儲器控制器連接到所述出站鏈路。所述出站鏈路通常包括多個將 存儲器信號從所述存儲器控制器傳導到第 一存儲器層中的存儲器緩沖設備的傳導路徑；以及第一存儲器層中的至少兩個存儲器緩沖設備。所述第一 存儲器層中的每個存儲器緩沖設備通常連接到所述出站鏈路以接收來自所 述存儲器控制器的存儲器信號。


現(xiàn)在將僅通過實例的方式參考附圖描述本發(fā)明的優(yōu)選實施例，這些附圖是圖1示出了包括以軸輻式拓樸組織的存儲器控制器、存儲器才莫塊、存儲器緩沖設備和存儲器設備的現(xiàn)有技術存儲器系統(tǒng)的實例；圖2示出了根據(jù)本發(fā)明的實施例的包括可與存儲器系統(tǒng)一起使用的示例性計算機的自動計算機器的方塊圖；圖3示出了才艮據(jù)本發(fā)明的實施例的可用于存儲器系統(tǒng)的示例性存儲器緩沖設備的功能方塊圖；圖4是示出了才艮據(jù)本發(fā)明的實施例的示例性存儲器系統(tǒng)的功能方塊圖；圖5是示出了根據(jù)本發(fā)明的實施例的可用于各種存儲器系統(tǒng)的示例性 存儲器信號分組結構的線圖；圖6是示出了根據(jù)本發(fā)明的實施例的另一個示例性存儲器系統(tǒng)的功能 方塊圖；圖7是示出了根據(jù)本發(fā)明的實施例的另 一個示例性存儲器系統(tǒng)的功能 方塊圖；圖8是示出了根據(jù)本發(fā)明的實施例的另一個示例性存儲器系統(tǒng)的功能方塊圖；以及圖9是示出了根據(jù)本發(fā)明的實施例的另一個示例性存儲器系統(tǒng)的功能 方塊圖。
具體實施方式
參考附圖從圖2開始描述了根據(jù)本發(fā)明的實施例的示例性存儲器系 統(tǒng)。根據(jù)本發(fā)明的實施例的存儲器系統(tǒng)通常使用計算機，即使用自動計算 機器來實現(xiàn)。因此，圖2示出了根據(jù)本發(fā)明的實施例的包括可與存儲器系 統(tǒng)一起使用的示例性計算機(152 )的自動計算機器的方塊圖。圖2的計算 機(152 )包括至少一個計算機處理器(156)以及通過系統(tǒng)總線(160 )連 接到處理器(156)和計算機的其他組件的存儲器控制器(302)。圖2的 計算機還包括存儲器信號通道的出站鏈路(306)。存儲器控制器(302 ) 連接到出站鏈路，并且出站鏈路包括多個將存儲器信號從存儲器控制器傳 導到第一存儲器層(356)中的存儲器緩沖設備(352、 354)的電或光傳導 路徑。第一存儲器層中具有至少兩個存儲器緩沖設備(352、 354)，并且 第 一存儲器層中的每個存儲器緩沖設備都連接到出站鏈路以接收來自存儲 器控制器的存儲器信號。RAM (168)中存儲應用程序(110)，其為用于執(zhí)行數(shù)據(jù)處理的用戶 級別計算才;i4呈序指令模塊。RAM (168)中還存儲計算機操作系統(tǒng)(154)。 可與根據(jù)本發(fā)明的實施例的存儲器系統(tǒng)一起使用的計算機操作系統(tǒng)包括 UNIXTM、 LinuxTM、 Microsoft XPTM、 AIXTM、 IBM的i5/OSxM以及本領 域的技術人員將想到的其他操作系統(tǒng)。圖2的實例中的操作系統(tǒng)(154)和 應用(110)被示為在RAM (168)中，但此類軟件的多個組件通常還被 存儲在非易失性存儲器(166)中。圖2的計算才幾(152)包括通過系統(tǒng)總線(160)連接到處理器(156) 和計算機(152)的其他組件的非易失性計算機存儲器(166)。非易失性 計算機存儲器(166)可以被實現(xiàn)為硬盤驅動器(170 )、光盤驅動器(172 )、 電可擦寫可編程只讀存儲器空間(所謂的"EEPROM"或"閃速"存儲器)(174) 、 RAM驅動器(未示出)或本領域的技術人員將想到的任何其他 種類的計算機存儲器。圖2的實例計算機包括一個或多個輸入/輸出接口適配器(178)。計 算機中的輸入/輸出接口適配器通過例如用于控制到諸如計算機顯示屏之 類的顯示設備(180)的輸出，以及來自諸如鍵盤和鼠標之類的用戶輸入設 備(181)的用戶輸入的軟件驅動器和計算枳J更件來實現(xiàn)面向用戶的輸^/ 輸出。圖2的示例性計算機(152)包括用于實現(xiàn)與其他計算機(182)的數(shù) 據(jù)通信(184)的通信適配器(167)。此類數(shù)據(jù)通信可以通過RS-232連 接、通過諸如USB之類的外部總線、通過諸如IP網絡之類的數(shù)據(jù)通信網 絡，以及本領域的技術人員將想到的其他方式來串行執(zhí)行。通信適配器實 現(xiàn)硬件級別的數(shù)據(jù)通信，由此一個計算機可直接或通過網絡向另一個計算 機發(fā)送數(shù)據(jù)通信?？膳c根據(jù)本發(fā)明的實施例的存儲器系統(tǒng)一起使用的通信 適配器的實例包括用于有線撥號通信的調制解調器、用于有線網絡通信的 以太網(IEEE 802,3 )適配器，以及用于無線網絡通信的802.11b適配器。為了進一步說明，圖3示出了根據(jù)本發(fā)明的實施例的可用于存儲器系 統(tǒng)的示例性存儲器緩沖設備(128)的功能方塊圖。在圖3的實例中，存儲 器緩沖設備(128)包括將來自存儲器網絡通道(108)的高速存儲器訪問 業(yè)務重新同步和重新驅動到關聯(lián)的存儲器設備(126)并繼續(xù)通過網絡通道 重新同步和重新驅動到通道上的其他存儲器緩沖設備的鏈皿口 (加4)。 也就是說，鏈員口 (204)在其出站輸入接收器電路(220)中從靠近存 儲器控制器的存儲器網絡(202)接收存儲器信號，在朝向遠離存儲器控制 器(203)的網絡的網絡鏈路上通過出站輸出發(fā)送器電路(224)重新同步 和重新驅動此類業(yè)務的每個分組。同樣，鏈珞接口 (200在其入站輸入接 收器電路(226)中從遠離存儲器控制器的存儲器網絡(203)接收存儲器 信號，在朝向靠近存儲器控制器的網絡(202)的網絡鏈路上通過入站輸出 發(fā)送器電路(222)重新同步和重新驅動此類業(yè)務的每個分組。整體存儲器系統(tǒng)的速度要求意味著鏈路接口通常將在檢查每個分組之前轉發(fā)每個出站分組。通道速度太快而不能等待任何特定存儲器緩沖設備 在傳送分組之前確定分組是否將要發(fā)給此存儲器緩沖設備。因此，根據(jù)通道(108 )的存儲器通信協(xié)議，通道的每個存儲器緩沖設備的每個鏈路接口 接收每個出站分組。轉發(fā)每個出站分組之后，鏈# 口 ( 204 )檢查每個出 站分組以判定此分組是否被尋址到由存儲器緩沖設備(128)提供服務的存 儲器，并且如果是，鏈路接口 (204)將分組的內容傳送到存儲器緩沖設備 控制邏輯(213)。對于入站分組鏈珞接口 (204)將重新同步和重新驅 動所有入站業(yè)務而不進行檢查。存儲器緩沖設備控制電路(213 )通過響應地驅動存儲器設備地址和控 制線(214)將分組提供給直接讀取數(shù)據(jù)流(205)和寫入數(shù)據(jù)流(209)。 存儲器緩沖設備(128)包括同步從存儲器設備(126)讀取的數(shù)據(jù)并控制 雙向存儲器數(shù)據(jù)總線(208)的數(shù)據(jù)接口 (221)。存儲器緩沖設備控制電 路(213)使用其他控制電路(207、 210)來實現(xiàn)數(shù)據(jù)是否被排隊(206、 211),或數(shù)據(jù)是被直接驅動到存儲器還是從存儲器直接驅動數(shù)據(jù)。來自鏈 漆接口 (204)的存儲器寫入數(shù)據(jù)(212)可以被排隊(211)或通過數(shù)據(jù)總 線(208)被直接驅動到存儲器設備(126)。存儲器讀取數(shù)據(jù)可以被排隊 (206)或被直接傳輸?shù)芥溌方涌?(204)以便作為讀取答復分組在網絡上 傳輸。存儲器系統(tǒng)體系結構每個存儲器層兩個或更多緩沖器 為了進一步說明，圖4是示出了根據(jù)本發(fā)明的實施例的包括存儲器控 制器(302)和出站鏈路(306)的示例性存儲器系統(tǒng)的功能方塊圖，其中 存儲器控制器(302)連接到出站鏈路(306),并且出站鏈路(306)包括 將存儲器信號從存儲器控制器(302)傳導到第一存儲器層(356)中的存 儲器緩沖設備(344、 346)的傳導路徑。圖4的存儲器系統(tǒng)還包括第一存 儲器層(356)中的至少兩個存儲器緩沖設備(344、 346)，其中第一存儲 器層中的每個存儲器緩沖設備(344、 346)都連接(308、 310)到出站鏈 路(306)以接收來自存儲器控制器(302)的存儲器信號。存儲器控制器(302)從計算機處理器(圖2中的156)接收存儲器指 令并生成必要的存儲器信號以控制從存儲器讀取信息以及將信息寫入存儲 器。存儲器控制器一般被集成到通常在所謂的"北橋"中的系統(tǒng)芯片組。 適于在根據(jù)本發(fā)明的實施例的存儲器系統(tǒng)中使用的存儲器控制器的實例包 括Intel 82845存儲器控制器集線器和IBMTM CPC925北橋。出站鏈路(306、 316、 318等)連同入站鏈路(312、 314、 320、 322 等)一起形成存儲器通信通道(304)，以便將存儲器信號傳送到存儲器以 及從存儲器傳送存儲器信號。鏈路是電傳導或光傳導的傳導路徑，以電或 光的方式在存儲器通信網絡的元件存儲器控制器和存儲器緩沖設備之間 傳送存儲器信號。在遠離存儲器控制器的存儲器通道上傳送存儲器信號的 鏈路被稱為"出站鏈路"。在朝向存儲器控制器的存儲器通道上傳送存儲 器信號的鏈路被稱為"入站鏈路"。連接存儲器控制器(302)和存儲器緩沖設備(344、 346、 348、 350、 352、 354)的存儲器通道(304)構成存儲器通信網絡。在此實例中，由若 干存儲器設備組(332、 334、 336、 338、 340、 342)來表示存儲器。每個 組包含多個通常可以被實現(xiàn)為各種動態(tài)或靜態(tài)隨^W!"取存儲器的單獨存儲 器設備。圖4的實例中的存儲器還被組織為各個級別(356、 358、 360)， 其中每個級別包含至少兩個存儲器緩沖設備存儲器級別(356)中的存儲 器緩沖設備(344、 346)、存儲器級別(358)中的存儲器緩沖設備(348、 350)，以及存儲器級別(360)中的存儲器緩沖i殳備(352、 354)。出站級聯(lián)體系結構部分出站鏈路 圖4的實例存儲器系統(tǒng)包括其他出站鏈路(316、 318)。每個其他出 站鏈路包括多個連接到第一存儲器層的存儲器緩沖設備(344、 346)的傳 導路徑，以便將存儲器信號從第一存儲器層中的存儲器緩沖設備傳導到其 他存儲器層(358)中的兩個或更多其他存儲器緩沖設備(348, 350)。每 個其他出站鏈路(316、 318)包括的傳導路徑的數(shù)量小于將存儲器控制器 (302)連接到第一存儲器層(356)中的存儲器緩沖i殳備(344、 346)的出站鏈路(306 )中的傳導路徑的數(shù)量。在此實例中，每個其他出站鏈取316、 318 )包括的傳導路徑的數(shù)量等于將存儲器控制器連接到第 一存儲器層中的 存儲器緩沖設備的出站鏈路(306)中的傳導路徑的數(shù)量(N)的一半(N/2 )。 圖4的示例性存儲器系統(tǒng)還包括其他存儲器層(358)中的至少兩個其 他存儲器緩沖設備(348、 350),其中每個其他存儲器緩沖設備連接(362、 364 )到至少兩個其他出站鏈路(在此實例中，確切地iJL為兩個316和318 )， 以便接收在存儲器控制器(302)和第一存儲器層(356)中的存儲器緩沖 設備(344、 346)之間的出站鏈路(306)上從存儲器控制器傳輸?shù)乃写?儲器信號。也就是說，在圖4的實例中，到第一存儲器層之上的其他存儲器層的 出站鏈路是部分鏈路。具體地說，在此實例中，到第一存儲器層之上的其 他存儲器層的出站鏈路是半鏈路。如果從存儲器控制器到第一存儲器層的 出站鏈M包括10個線路，則到其他存儲器層的每個出站鏈路將只有5 個線路。如果從存儲器控制器到第一存儲器層的出站鏈路要包括奇數(shù)個線 路(例如10個線路)，則假設每個其他存儲器層具有兩個出站鏈路，到其 他存儲器層的 一個出站鏈路可以具有5個線路而另 一個可以具有6個線路。鏈路線路被聚集在到其他存儲器層中的存儲器緩沖器的輸入處，以便 每個其他存儲器層中的每個緩沖器具備完整的出站鏈路。這樣，出站半鏈 路(316)和出站半鏈路(318)在到其他存儲器層(358)的緩沖器(348) 的出站輸入處被聚集為完整鏈路(362)。出站半鏈路(316)和出站半鏈 路(318)在到其他存儲器層(358)的緩沖器(350)的出站輸入處被聚集 為完整鏈路(364 )。出站半鏈路(324)和出站半鏈路(326)在到其他存 儲器層(360)的緩沖器(352)的出站輸入處被聚集為完整鏈路(366)。 出站半鏈路(324)和出站半鏈路(326)在到其他存儲器層(360)的緩沖 器(354)的出站輸入處被聚集為完整鏈路(368)。依此類推，不但對于 在此示出的兩個其他存儲器層(358、 360)如此，而且對于任何數(shù)量的其 他存儲器層也是如此。鑒于此說明，讀者將認識到圖4的實例的出站鏈路體系結構的優(yōu)點包括顯著降低了出站通道線路的物理復雜性以及顯著降低了存儲器緩沖設備 的輸出驅動器電路中的功耗，現(xiàn)在只需具有例如圖1中示出的現(xiàn)有技術系 統(tǒng)所要求的出站輸出驅動器電路的大約一半。通道協(xié)議為了進一步說明，圖5是示出了根據(jù)本發(fā)明的實施例的可用于各種存 儲器系統(tǒng)的示例性存儲器信號分組結構的線圖。圖5還示出了根據(jù)本發(fā)明的實施例的可用于各種存儲器系統(tǒng)的四層國際標準化組織("osr )數(shù)據(jù)通信堆棧的第一層的示例性實現(xiàn)。圖5幀的實例分組(250)包括l字節(jié) 分組開始字段(252) 、 2字節(jié)序列號、20字節(jié)標頭、0到4096字節(jié)數(shù)據(jù) 字段、0到4字節(jié)循環(huán)冗余校驗字段，以及l(fā)字節(jié)分組結束字段。標頭字段可以包含標識分組類型的數(shù)據(jù)(特定分組是表示用于將數(shù)據(jù) 寫入存儲器的指令還是用于從存儲器讀取數(shù)據(jù)的指令)、數(shù)據(jù)被寫入該處 或從該處讀取數(shù)據(jù)的存儲器地址，以及要被讀取或寫入的數(shù)據(jù)量。循環(huán)冗 余校驗("CRC，，)是用于根據(jù)較大數(shù)據(jù)塊(例如網絡業(yè)務的分組)生成 校驗和(很少數(shù)量的位)的散列函數(shù)。校驗和用于在傳輸或存儲之后檢測 和糾正4昔誤。在傳輸之前計算和附加CRC值，然后由接收方進行驗證以 確認傳輸期間沒有發(fā)生更改。CRC特別適用于檢測由傳輸通道中的噪聲引 起的常見錯誤。根據(jù)本發(fā)明的實施例的存儲器系統(tǒng)可以被視為實現(xiàn)OSI堆棧的較低 層。OSI傳輸層(267)由從處理器到存儲器控制器的存儲器指令，即讀取 或寫入請求來表示。緊接的下面兩個堆棧級別接受此讀取或寫入請求，并 通過附加路由和流控制信息以及CRC信息、將信息放在幀中，然后將信息發(fā)送到其目的地而將請求轉換為分組。OSI網絡層(266)由向特定存儲器緩沖設備(實際由分組標頭數(shù)據(jù)尋 址)管理的特定存儲器組發(fā)送數(shù)據(jù)并從特定存儲器組接收數(shù)據(jù)的分組組織 表示。OSI鏈路層(264)將標頭(256)和數(shù)據(jù)(258)封裝在分組(250) 中，后者具有分組開始字段(252)、序列號(254) 、 CRC值(260)和結束字段(262) 。 OSI物理層(266)包括存儲器通信網絡的實際硬件 存儲器控制器(302)、存儲器緩沖設備(348、 344)，以及存儲器控制器 和存儲器緩沖設備之間的鏈路(306、 307、 314、 315)。用于根據(jù)本發(fā)明的實施例的存儲器通信通道的數(shù)據(jù)通信協(xié)議是高速串 行協(xié)議，其中 一 系列串行分組位在被映射到 一組并行鏈路線路的脈沖串中 傳輸。鏈路可以具有任何數(shù)量的線路。出站鏈路的典型(但仍是可選的) 大小是10個線路，而入站鏈路的典型(仍是可選的)大小是14個線路。出站同步在圖4的存儲器系統(tǒng)中，第一存儲器層(356)中的存儲器緩沖設備 (344、 346)彼此同步以通過出站鏈路(306)接收出站存儲器信號。在圖 4的存儲器系統(tǒng)中，可以例如通過將第一存儲器層中的每個存儲器緩沖設 備(344、 346)與存儲器控制器(302)在同一時間同步到預定同步閾值度 量，來執(zhí)行第一存儲器層中的存儲器緩沖設備的彼此同步。為了進一步說明，圖6是示出了根據(jù)本發(fā)明的實施例的另 一個包括存 儲器控制器(902)和出站鏈路(卯6)的示例性存儲器系統(tǒng)(如圖4的示 例性存儲器系統(tǒng))的功能方塊圖，其中存儲器控制器(902 )連接到出站鏈 路(卯6)，并且出站鏈路(906 )包括將存儲器信號從存儲器控制器(卯2 ) 傳導到第一存儲器層(956 )中的存儲器緩沖設備(944、 946)的傳導路徑。 同步用于最大化可以可靠地將有效數(shù)據(jù)檢測為1或0的時間段(被稱 為"數(shù)據(jù)眼")。同步按給定頻率發(fā)生。當被指定為發(fā)送方的設備(存儲 器控制器或存儲器緩沖設備)在鏈路上同時向兩個被指定為接收方的存儲 器緩沖設備發(fā)送預定信號模式時，接收方針對每個信號調整其時鐘到數(shù)據(jù) 偏斜，并且還可以調整接收方電特性以最大化"數(shù)據(jù)眼"寬度(微微秒)。 在啟動時，高速存儲器通道(卯4)尚未被同步，因此通過高速通道的帶內 同步指令傳送不可用?？梢酝ㄟ^使帶內信號初始在同步之前的配置期間以 非常低的速度運行來啟動同步?；蛘咄娇梢?陂自動啟動以響應重置管腳 斷言并由鏈路兩端的邏輯狀態(tài)機執(zhí)行。備選地，計算機的基本輸"輸出系統(tǒng)("BIOS" ) (962)中的引導模塊可以通過諸如I2C總線或系統(tǒng)管理 總線("SMBus"或"SMB"，如圖6中的標號(964)處所示)之類的 帶外網絡將同步指令傳送到存儲器控制器(902 )和存儲器緩沖設備(944、 946)。在圖4的實例中，通過將存儲器控制器指定為發(fā)送方并將每個存儲器 緩沖設備指定為同時接收方、指示發(fā)送方同時向兩個接收方發(fā)送一系列測 試模式，以及在每個接收方上將同步量測量為以微微秒衡量的鏈路信號眼 的寬度，來將第一存儲器層中的每個存儲器緩沖設備(344、 346)與存儲 器控制器(302)在同一時間同步到預定同步閾值度量。預定同步閾值度量 是以微微秒衡量的最小所需鏈路信號眼寬度，例如200或250微微秒。因此，在一個實例中，如果預定同步閾值度量被設置為200微省吏秒， 如果第一存儲器層中的笫一存儲器緩沖設備以200微微秒信號眼與存儲器 控制器同步，并且第一存儲器層中的第二存儲器緩沖設備同時以225微微 秒信號眼與存儲器控制器同步，則兩個存儲器緩沖設備將凈皮視為彼此同步。 在另一個給定相同的200微孩t秒預定同步閾值度量的實例中，如果第一存 儲器層中的第一存儲器緩沖設備以200微微秒信號眼與存儲器控制器同 步，并且第一存儲器層中的第二存儲器緩沖設備同時以17S微:微秒信號眼 與存儲器控制器同步，則兩個存儲器緩沖設備將不會被視為彼此同步，并 且第二存儲器緩沖設備將調整其時鐘到數(shù)據(jù)偏斜或其接收方電特性，直到其鏈路信號眼寬度至少為200微微秒。出站級聯(lián)同步在圖4的存儲器系統(tǒng)中，其他存儲器層(358)中的存儲器緩沖i史備 (348、 350)彼此同步以通過出站鏈路接收出站存儲器信號?？梢岳缤?過將其他存儲器層中的每個存儲器緩沖設備與第二存儲器層中的存儲器緩 沖設備通過出站鏈路與之連接的第 一存儲器層中的存儲器緩沖設備同時同 步到預定同步閾值度量，來執(zhí)行其他存儲器層中的存儲器緩沖設備的彼此 同步。如上所述，圖6是示出了根據(jù)本發(fā)明的實施例的包括存儲器控制器 (卯2)和出站鏈路(906)的示例性存儲器系統(tǒng)(如圖4的示例性存儲器 系統(tǒng))的功能方塊圖，其中存儲器控制器(902)連接到出站鏈路(卯6)， 并且出站鏈路(906)包括將存儲器信號從存儲器控制器(卯2)傳導到第 一存儲器層(956)中的存儲器緩沖設備(944、 946)的傳導路徑。同步用于最大化可以可靠地將有效數(shù)據(jù)檢測為1或0的時間段(被稱 為"數(shù)據(jù)眼")。同步按給定頻率發(fā)生。當被指定為發(fā)送方的一個存儲器 緩沖設備在鏈路上同時向兩個被指定為接收方的存儲器緩沖設備發(fā)送預定 信號模式時，接收方針對每個信號調整其時鐘到數(shù)據(jù)偏斜，并且還可以調 整接收方電特性以最大化"數(shù)據(jù)目艮"寬度(微微秒)。在啟動時，高速存 儲器通道(904)尚未被同步，因此通過高速通道的帶內同步指令傳送不可 用。因此，如上所述，可以通過^f吏用低速帶內信號、重置管腳斷言，或通 過使用諸如fC總線或系統(tǒng)管理總線("SMBus"或"SMB",圖6的標 號964)的帶外網絡來啟動同步。在圖4的實例中，通過將存儲器緩沖設備(344 )指定為發(fā)送方并將兩 個存儲器緩沖設備(348、 350)指定為同時接收方、指示發(fā)送方同時向兩 個接收方發(fā)送一系列測試模式，以及在每個接收方上將同步量測量為以微 微秒衡量的鏈路信號眼的寬度，來將第二存儲器層(358)中的每個存儲器 緩沖設備(348、 350)與第一存儲器層(3%)中的存儲器緩沖設備(344、 346)在同 一時間同步到預定同步闊值度量。預定同步閾值度量是以微微秒 衡量的最小所需鏈路信號眼寬度，例如200或250微微秒。因此，在一個實例中，如果預定同步閾值度量被設置為200微微秒， 如果第二存儲器層中的第 一存儲器緩沖設備以200微微秒信號眼與第 一存 儲器層中的存儲器緩沖設備同步，并且第二存儲器層中的第二存儲器緩沖 設備同時以225微微秒信號眼與第一存儲器層中的存儲器緩沖設備同步， 則兩個存儲器緩沖設備將被視為彼此同步。在另 一個給定相同的200微微 秒預定同步閾值度量的實例中，如果第二存儲器層中的第一存儲器緩沖設 備以200孩史微秒眼與第一存儲器層中的存儲器緩沖設備同步，并且第二存儲器層中的第二存儲器緩沖設備同時以175孩i微秒眼與第一存儲器層中的 存儲器緩沖設備同步，則第二存儲器層中的兩個存儲器緩沖設備將不會被 視為彼此同步，并且第二存儲器層中的第二存儲器緩沖設備將調整其時鐘 到數(shù)據(jù)偏斜或其接收方電特性，直到其鏈路信號眼寬度至少為200微微秒。 讀者將認識到，雖然在圖6的實例中通過參考僅用于兩個存儲器層 (956、 958)的出站同步描述了初始同步，但此類同步方法可以擴展到第 三存儲器層(960)、任何數(shù)量的其他存儲器層，以及用于任何數(shù)量的存儲 器層的入站情況。入站體系結構每個通道多個完整入站鏈路 再次參考圖4:圖4的存儲器系統(tǒng)包括多個單獨入站鏈路(312、314)， 其中每個此類入站鏈路(312、 314)從第一存儲器層(356)中的每個存儲 器緩沖設備(344、 346)連接到存儲器控制器(302)以將存儲器信號從第 一存儲器層中的每個存儲器緩沖設備傳輸?shù)酱鎯ζ骺刂破?。也就是說，入 站鏈路(312 )從第一存儲器層(356)中的存儲器緩沖設備(3")連接到 存儲器控制器(302)以將存儲器信號從存儲器緩沖設備(344)傳輸?shù)酱?儲器控制器(302),并且入站鏈路(314)從第一存儲器層(356)中的存 儲器緩沖設備(346)連接到存儲器控制器(302)以將存儲器信號從存儲 器緩沖設備(346)傳輸?shù)酱鎯ζ骺刂破?302)。入站級聯(lián)體系結構每個通道多個完整入站鏈路 圖4的存儲器系統(tǒng)還包括其他入站鏈路(320、 322)。每個其他入站 鏈路包括多個連接到第一存儲器層(356)的存儲器緩沖設備(3"、 3") 的電傳導或光傳導的傳導路徑，以便將存儲器信號從其他存儲器層(358) 的其他存儲器緩沖設備(348、 350)傳導到第一存儲器層的存儲器緩沖設 備。在圖4的實例中，每個其他入站鏈路(320、 322)包括的傳導路徑的 數(shù)量等于將存儲器控制器(302)連接到第一存儲器層(356)中的存儲器 緩沖設備(344、 346)的入站鏈路(312、 310)中的傳導路徑的數(shù)量。圖4的存儲器系統(tǒng)還包括其他存儲器層(358)中的至少兩個其他存儲 器緩沖設備(348、 350)。每個其他存儲器緩沖設備連接到其他入站鏈路("0、 322)之一，以便將所有要從第一存儲器層的每個存儲器緩沖設備 傳輸?shù)酱鎯ζ骺刂破鞯拇鎯ζ餍盘枏钠渌鎯ζ骶彌_設備(348、 350)發(fā) 送到第一存儲器層的存儲器緩沖設備(344、 346)之一。也就是說，入站 鏈路(320 )承栽所有來自存儲器緩沖設備(348 )的要從存儲器緩沖設備(348)通過存儲器緩沖設備(344)傳輸?shù)酱鎯ζ骺刂破?302 )的存儲器 信號，而入站鏈路(322)承栽所有來自存儲器緩沖設備(350)的要從存 儲器緩沖設備(350 )通過存儲器緩沖設備(346 )傳輸?shù)酱鎯ζ骺刂破?302) 的存儲器信號。鑒于此說明，讀者認識到圖4的實例的入站鏈路體系結構的優(yōu)點包括 與如圖1中示出的現(xiàn)有技術系統(tǒng)相比，顯著降低了讀取等待時間。圖4的 存儲器系統(tǒng)和圖1的現(xiàn)有技術存儲器系統(tǒng)中的存儲器組1的讀取等待時間 為1，但是以存儲器緩沖設備延遲衡量的所有其他組的讀取等待時間被顯 著降低 圖4的存儲器系統(tǒng)中的存儲器組2的讀取等待時間是1，而圖1的 現(xiàn)有技術存儲器系統(tǒng)中的存儲器組2的讀取等待時間是2。.圖4的存儲器系統(tǒng)中的存儲器組3的讀取等待時間是2，而圖1的 現(xiàn)有技術存儲器系統(tǒng)中的存儲器組3的讀取等待時間是3。 圖4的存儲器系統(tǒng)中的存儲器組4的讀取等待時間是2，而圖1的 現(xiàn)有技術存儲器系統(tǒng)中的存儲器組4的讀取等待時間是4。 圖4的存儲器系統(tǒng)中的存儲器組5的讀取等待時間是3，而圖1的 現(xiàn)有技術存儲器系統(tǒng)中的存儲器組5的讀取等待時間是5。 圖4的存儲器系統(tǒng)中的存儲器組6的讀取等待時間是3，而圖1的 現(xiàn)有技術存儲器系統(tǒng)中的存儲器組6的讀取等待時間是6。 依此類推。入站鏈路速度取決于出站速度和配置在此實例中，圖4的存儲器系統(tǒng)包括至少兩個存儲器層(356、 358、 360),其中每個存儲器層包括至少兩個存儲器緩沖設備(344、 346、 348、 350、 352、 354)。在圖4的實例中，每個存儲器層通過至少一個出站鏈路(306、 316、 318、 324、 326)連接，以便將存儲器信號傳送到存儲器層中 的至少一個存儲器緩沖設備。此外，每個存儲器層通過至少一個入站鏈路(312、 314、 320、 322、 328、 330)連接，以便從存儲器層中的至少一個 存儲器緩沖設M送存儲器信號。入站鏈路由入站鏈路速度表征，并且出 站鏈路由出站鏈路速度表征。此外，在此實例中，入站鏈路速度取決于出站鏈路速度。在此實例中 入站鏈路速度取決于出站鏈路速度是因為此實例中的通道體系結構包括多 個來自每個存儲器層的入站鏈路。通道體系結構包括兩個從第一存儲器層(356)到存儲器控制器的入站鏈路(312、 314)。通道體系結構包括兩個 從第二存儲器層(358)到第一存儲器層(356)的入站鏈路(320、 322)。 依此類推。每個入站鏈路是完整鏈路；如果完整鏈路包括M個線路，則每 個入站鏈路包括M個線路。如果M-14，每個入站鏈路均具有14個線路。 在圖4的實例中具有多個來自每個存儲器層的入站鏈路的事實意味著 每個入站鏈路平均僅需要具有出站鏈路的一半速度。每個存儲器地址緩沖 器管理代表整體存儲器地址空間的一個單獨段的存儲器設備。在此實例中， 每個存儲器層具有兩個存儲器緩沖設備，并且每個存儲器緩沖設備管理相 同大小的存儲器組。存儲器層中的每個存儲器緩沖設備接收并解碼尋址到 此層中的所有存儲器緩沖設備的所有存儲器信號，但由于每個存儲器地址 緩沖器平均為相同大小的存儲器組服務，所以將僅^v每個存儲器地址緩沖器針對尋址到兩個緩沖器的一半讀取請求發(fā)生讀取響應。將圖4的存儲器系統(tǒng)的體系結構與圖1的現(xiàn)有技M儲器系統(tǒng)的體系 結構進行對比是有益的，其中到每個存儲器緩沖設備的每個讀取請求僅導 致來自此存儲器緩沖設備的一個讀取響應。由于這些原因，在圖4的實例 中，取決于出站鏈路速度的入站鏈路速度無需超過入站鏈路速度的一半， 由此與現(xiàn)有技^儲器系統(tǒng)相比，可降低鏈路設計難度和功率要求。讀者還將注意到，可以減少每個入站鏈路中的入站線im量并通過^f吏整體入站鏈路速度保持不變來實現(xiàn)相同的效果，而不是降低圖4的存儲器 系統(tǒng)的體系結構中的入站鏈路速度。換句話說，對于來自每個存儲器層的 兩個入站鏈路，存在兩種方法來達到給定入站帶寬降低入站鏈路上的時 鐘速度或使時鐘速度保持相同并減少每個鏈路的線皿量。每種方法都提 供了相對于現(xiàn)有技術方法的優(yōu)點。較慢的時鐘速度更易于設計和實現(xiàn)。較 少的線路意味著較小的設計難度、較低的材料成本和較小的制造費用。出站級聯(lián)體系結構來自存儲器層中的部分緩沖器的完整出站鏈路 為了進一步說明，圖7是示出了根據(jù)本發(fā)明的實施例的另一個包括存 儲器控制器(402)和出站鏈路(406)的示例性存儲器系統(tǒng)(如圖4的示 例性存儲器系統(tǒng))的功能方塊圖，其中存儲器控制器(402)連接到出站鏈 路(406)，并且出站鏈路(406)包括將存儲器信號從存儲器控制器(402 ) 傳導到第一存儲器層(456)中的存儲器緩沖設備(444、 446)的傳導路徑。 但是，與圖4的存儲器系統(tǒng)不同，圖7的存儲器系統(tǒng)還包括其他出站鏈路(416)，其中其他出站鏈路(416)包括N個連接到第一存儲器層(456) 中的第一存儲器緩沖設備(444)的傳導路徑，以便將所有出站存儲器信號 從第一存儲器層(456)中的第一存儲器緩沖設備(444)傳導到其他存儲 器層(458)中的至少兩個其他存儲器緩沖設備(448、 450)。在此實例中， 其他出站鏈路(416)包括的傳導路徑的數(shù)量N等于將存儲器控制器(402) 連接到第一存儲器層(456)中的存儲器緩沖設備(444、 446)的出站鏈路(406)中的傳導路徑的數(shù)量N。圖7的存儲器系統(tǒng)還包括其他存儲器層(458)中的至少兩個其他存儲 器緩沖設備(448、 450)，其中每個其他存儲器緩沖設備("8、 450)連 接(462、 464)到其他出站鏈路(416)，以便通過其他出站鏈路(416 ) 和第一存儲器層(456)中的第一存儲器緩沖設備(444)接收來自存儲器 控制器(402)的所有出站存儲器信號。換句話說，在圖7的實例存儲器系 統(tǒng)體系結構中，沒有如圖4的存儲器系統(tǒng)中具有的部分出站鏈路。圖7的實例中的每個出站鏈路承載來自存儲器控制器(402 )的所有出站存儲器信號。此外，在圖7的實例中，第一存儲器層中的至少一個存儲器緩沖設備 不通過其他出站鏈路連接到其他存儲器層的任何其他存儲器緩沖設備，并 且對于每個存儲器層都是如此。在此實例中，如果每個存儲器層只有兩個 存儲器緩沖設備，則 一個存儲器緩沖設備連接到將所有出站存儲器信號傳送到下一個其他存儲器層中的兩個存儲器緩沖設備的出站鏈路，并且每個 存儲器層中的另 一個存儲器緩沖設備不連接到出站鏈路。在第一存儲器層(456)中，存儲器緩沖設備(444)連接到將所有出站存儲器信號傳送到 存儲器層(458 )中的兩個存儲器緩沖設備(448、 450 )的出站鏈路(416)， 并且存儲器緩沖設備(446 )不連接到出站鏈路。在第二存儲器層(458 ) 中，存儲器緩沖設備(448 )連接到將所有出站存儲器信號傳送到存儲器層(460)中的兩個存儲器緩沖設備(452、 454)的出站鏈路(424)，并且 存儲器緩沖設備(450)不連接到出站鏈路。依此類推。在此僅示出三個存 儲器層，但此體系結構可以擴展到任何數(shù)量的存儲器層。鑒于此說明，讀者將認識到圖7的實例的出站鏈路體系結構的優(yōu)點包 括顯著降低了其中 一半存儲器模塊根本不連接到出站通道的體系結構中的 出站通道的物理復雜性。圖7的實例的出站鏈路體系結構的優(yōu)點還包括顯 著降低了存儲器緩沖設備的功耗并減少了片上電路，在此體系結構中的一 半存儲器緩沖設44艮本無需出站輸出驅動器電路。入站體系結構具有分段存儲器的部分鏈路 在圖7的存儲器系統(tǒng)中，存儲器被分段以便存儲器層中的每個存儲器 緩沖設備僅管理由來自存儲器控制器的出站存儲器信號尋址的存儲器的一 部分。與其中每個存儲器地址緩沖器管理代表整體存儲器地址空間的一個 單獨段的存儲器i殳備的圖4的實例不同，在圖7的實例中，存儲器層中的 所有存儲器緩沖設備管理代表相同存儲器地址空間段的存儲器設備，其中 由存儲器層中的每個存儲器設備組管理每個地址的存儲器的一部分。圖7的存儲器系統(tǒng)還包括入站鏈路(465)，即，包括兩個或更多部分 入站鏈路(412、 414)的完整入站鏈路。每個部分入站鏈路從第一存儲器 層的存儲器緩沖設備(444、 446)連接到存儲器控制器(402)，以將入站 存儲器信號從第一存儲器層(456)中的每個存儲器緩沖設備(444、 446) 傳輸?shù)酱鎯ζ骺刂破?402)。在此實例中，每個部分入站鏈路(412、 414) 包括入站鏈路的傳導路徑的一部分，其中每個部分入站鏈路承載代表由來 自存儲器控制器的出站讀M儲器信號尋址的存儲器的一部分的內容的入 站存儲器信號。具體地說，在此實例中，入站鏈路(465)，在圖7中^皮稱 為"完整"入站鏈路，包括M個傳導路徑或"線路"，并且每個部分入站 鏈路(412、 414)，在圖7中被稱為"半鏈路"，包括M/2個線路。如果 M是14,則此實例中的每個部分鏈路包括7個線路，并且每個部分入站鏈 路將承栽代表由來自存儲器控制器(402)的任何出站讀取存儲器信號請求 的存儲器的一半的內容的入站存儲器信號。半鏈路(412、 414)在存儲器 控制器(402)處實際上被組合為完整入站鏈路(465),以便完整入站鏈 路(465)承栽代表由來自控制器的出站讀取存儲器信號或分組尋址的存儲 器的一部分的全部內容的入站存儲器信號。為了進一步說明，考慮其中尋址由存儲器緩沖設備(444、 446)管理 的存儲器空間內的存儲器的出站存儲器分組的實例。兩個存儲器緩沖i殳備 (444、 446)通過鏈路(406)接^目同的分組。與其中只有一個存儲器緩 沖設備將識別分組作為其職責的圖4的實例不同，在此實例中，兩個存儲 器緩沖設備(444、 446)都被配置為將分組解碼為其分組，因為兩個存儲 器緩沖設備為相同的地址空間提供服務。如果分組表示寫入指令，則存儲 器緩沖設備(444 )將在分組標頭中指定的存儲器地址處開始在組1 (432 ) 中的存儲器設備中存儲來自分組的一半寫入數(shù)據(jù)，并且存儲器緩沖設備 (446)將在分組標頭中指定的相同存儲器地址處開始在組2 (434)中的 存儲器設備中存儲另 一半寫入數(shù)據(jù)。如果出站存儲器分組代表用于從存儲器緩沖設備(444、 446)管理的 存儲器空間讀取數(shù)據(jù)的讀取指令，則存儲器緩沖設備(444)將從分組標頭中指定的存儲器地址開始讀取來自組l (432)中的存儲器設備的一半讀取 數(shù)據(jù)，并且存儲器緩沖設備(446)將從分組標頭中指定的相同存儲器地址 開始讀取來自組2 (434)中的存儲器設備的另 一半讀取數(shù)據(jù)。然后存儲器 緩沖設備(444 )在入站半鏈路(412 )上將其一半讀取數(shù)據(jù)傳輸回存儲器 控制器(402 )，并且存儲器緩沖設備(446 )在入站半鏈路(414 )上將其 一半讀取數(shù)據(jù)傳輸回存儲器控制器(402)。從存儲器緩沖設M輸讀取數(shù) 據(jù)被同步，以便存儲器控制器(402)從兩個入站半鏈路(412、 414)接收 讀取數(shù)據(jù)，就像組合后的入站半鏈路是單個完整入站鏈路(465) —樣。入站級聯(lián)體系結構具有分段存儲器的部分鏈路 圖7的存儲器系統(tǒng)還包括其他部分入站鏈路(420、 422)，其中每個 其他部分入站鏈路包括多個連接到第一存儲器層的存儲器緩沖設備的傳導 路徑，以便將存儲器信號從其他存儲器層(458)的其他存儲器緩沖設備 (448、 450 )傳導到第一存儲器層(456)的存儲器緩沖設備(444、 446)。 在此實例中，每個其他入站鏈路(420、 422)包括的傳導路徑的數(shù)量小于 將存儲器控制器(402)連接到第一存儲器層(456)中的存儲器緩沖設備 (444、 446)的入站鏈路(464)中的傳導路徑的數(shù)量。圖7的存儲器系統(tǒng)還包括其他存儲器層(458)中的至少兩個其他存儲 器緩沖設備(448、 450)，其中每個其他存儲器緩沖設備連接到其他部分 入站鏈路(420、 422)之一，以便將所有要從第一存儲器層(456)的每個 存儲器緩沖設備(444、 446)傳輸?shù)酱鎯ζ骺刂破?402)的存儲器信號從 其他存儲器緩沖i殳備(448、 450)傳送到第一存儲器層(456)的存儲器緩 沖設備(444、 446)之一。具體地說，在此實例中，入站M:路(465)，即圖7的實例的"完整" 入站鏈路，包括M個傳導路徑或"線路"，并且每個其他部分入站鏈路(420、 422)，即圖7的實例中的"半鏈路，，，包括M/2個線路。如果M是14， 則此實例中的每個其他部分入站鏈路包括7個線路，并且每個其他部分入 站鏈路將承載代表由來自存儲器控制器(402)的出站讀取存儲器信號請求的存儲器的一半的內容的入站存儲器信號。入站半鏈路(420、 422)在存 儲器控制器(402)處實際上被組合為完整入站鏈路(465)，以便完整入 站鏈路(465)承載代表由來自控制器的出站讀M儲器信號或分組尋址的 存儲器的一部分的全部內容的入站存儲器信號。從此說明，讀者將認識到圖7的存儲器系統(tǒng)實現(xiàn)一種在存儲器層之間 具有部分入站鏈路的分段存儲器體系結構。圖7的存儲器系統(tǒng)還包括第三 存儲器層(460 )以說明將具有部分入站鏈路的分段存儲器體系結構擴展到 在存儲器層(458)中的存儲器緩沖設備(448、 450)與存儲器層(460) 中的存儲器緩沖設備(452、 454)之間具有入站鏈路(428、 430)的其他 存儲器層。在圖7的實例存儲器系統(tǒng)中僅示出三個存儲器層(456、 458、 460),但讀者將認識到圖7的具有部分入站鏈路的分段存儲器體系結構可 以擴展到任何數(shù)量的存儲器層。鑒于此說明，讀者將認識到圖7的實例存儲器系統(tǒng)的具有部分入站鏈 路的分段存儲器體系結構的優(yōu)點包括在其中存儲器層之間只有相當于單個 入站鏈路的多個部分入站鏈路的體系結構中，顯著降低了入站鏈路線路的 物理復雜性以及顯著降低了入站鏈路功率要求。出站級聯(lián)體系結構來自存儲器層中的所有緩沖器的完整出站鏈路，其中 在出站鏈路上部分緩沖器初始被啟用而其他緩沖器初始被禁用為了進一步說明，圖8是示出了根據(jù)本發(fā)明的實施例的另一個包括存 儲器控制器(502)和出站鏈路(506)的示例性存儲器系統(tǒng)(如圖4的示 例性存儲器系統(tǒng))的功能方塊圖，其中存儲器控制器(502)連接到出站鏈 路(506)，并且出站鏈路(506)包括將存儲器信號從存儲器控制器(502 ) 傳導到第一存儲器層(556)中的存儲器緩沖設備(544、 5")的傳導路徑。 但是，與圖4的存儲器系統(tǒng)不同，圖8的存儲器系統(tǒng)包括第一其他出站鏈 路(516)，其中第一其他出站鏈路(516)連接到第一存儲器層(556)的 第一存儲器緩沖設備(544)以便將從存儲器控制器(502)接收的存儲器信號通過第一存儲器層(556)的第一存儲器緩沖設備(544)傳導到其他 存儲器層(558)中的至少兩個其他存儲器緩沖設備(548、 550) 在此實例中，第一其他出站鏈路(516)初始被啟用。可以通過使用三 態(tài)驅動器配置存儲器緩沖設備(544 )的出站輸出電路以及配置此存儲器緩 沖設備以便在啟動時其出站輸出驅動器未處于三態(tài)模式，來執(zhí)行初始啟用 第一其他出站鏈路(516)。三態(tài)驅動器是輸出驅動器電路，其控件允許將 其輸出置于高阻抗狀態(tài)，以使對于其他連接到同一輸出的設備顯示為不存 在。如果連接到出站鏈路，此類設備顯示為在三態(tài)模式下被實際禁用而在 非三態(tài)模式時被實際啟用。圖8的存儲器系統(tǒng)還包括第二其他出站鏈路(518)。第二其他出站鏈 路(518)連接到第一存儲器層(556)的第二存儲器緩沖設備(546)以便 將從存儲器控制器(502)接收的存儲器信號通過第一存儲器層(556)的 第二存儲器緩沖設備(546)傳導到其他存儲器層(558)中的至少兩個其 他存儲器緩沖設備(548、 550)。在圖8的實例中，第二其他出站鏈路(518)初始被禁用?？梢酝ㄟ^使 用三態(tài)驅動器配置存儲器緩沖設備(546)的出站輸出電路以及配置此存儲 器緩沖設備以便在啟動時其出站輸出驅動器處于三態(tài)模式，來執(zhí)行初始禁 用第二其他出站鏈路(518)，從而向第二其他出站鏈路(518)呈現(xiàn)高阻 抗，使存儲器緩沖設備(546 )至少初始地相對于第二其他出站鏈路(518) 實際上不存在。圖8的實例存儲器系統(tǒng)包括其他存儲器層(558)中的至少兩個其他存 儲器緩沖設備(548、 550)。每個此類其他存儲器緩沖設備(548、 550) 連接(562、 564)到第一其他出站鏈路(516)和第二其他出站鏈路(518) 以便通過第一其他出站鏈路(516)或第二其他出站鏈路(518)接收來自 存儲器控制器(502)的存儲器信號。在圖8的實例存儲器系統(tǒng)中，存儲器控制器(502)被配置和啟用以具 有檢測第一存儲器層(556)的第一存儲器緩沖設備(544)中的故障，禁 用第一其他出站鏈路(516)，以及啟用第二其他出站鏈路(518)的能力。存儲器控制器(502)可以通過針對由存儲器緩沖設備(544)創(chuàng)建以及從 存儲器緩沖設備(544)接收的讀取分組計算CRC值并將此值與分組中的 CRC值相比較，來檢測第一存儲器緩沖設備(516)中的故障。存儲器控制器(502)可以通過向存儲器緩沖設備(544)傳輸用于將 其出站輸出驅動器置于三態(tài)模式的指令，由此將存儲器緩沖設備(544 )與 出站鏈路(516)隔離，來禁用第一其他出站鏈路(516)。用于將出站輸 出驅動器置于三態(tài)模式的指令可以在帶內作為存儲器通道通信協(xié)議的 一部 分傳輸，或在帶外通過^C總線或如圖6的標號(964)所示的系統(tǒng)管理總 線("SMBus"或"SMB")來傳輸。帶內傳送可能更快，但是當存儲器 緩沖設備出現(xiàn)故障時帶內傳送可能不可用。存儲器控制器(502)可以通過向存儲器緩沖設備(546)傳輸用于將 其出站輸出驅動器從三態(tài)模式中刪除的指令，由此將存儲器緩沖設備(546) 連接到出站鏈路(518)，來啟用第二其他出站鏈路(518)。用于將出站 輸出驅動器從三態(tài)模式中刪除的指令可以在帶內作為存儲器通道通信協(xié)議 的一部分傳輸，或在帶外通過如圖6的標號(964)所示的系統(tǒng)管理總線 ("SMBus")來傳輸。鑒于此說明，讀者將i人識到圖8的實例的出站鏈路體系結構的優(yōu)點包 括顯著降低了出站通道線路的物理復雜性以及顯著降低了存儲器緩沖設備 的輸出驅動器電路中的功耗，例如，后者現(xiàn)在僅需如圖1示出的現(xiàn)有技術 系統(tǒng)所需的出站輸出驅動器電路的大約一半。此外，圖8的實例的出站鏈 路體系結構的優(yōu)點包括顯著增加了存儲器系統(tǒng)的整體魯棒性，所述存儲器 系統(tǒng)現(xiàn)在可以容許一個或多個在存儲器通信網絡中作為數(shù)據(jù)通信組件的存 儲器緩沖i殳備的功能完全失敗，特別是當故障存儲器緩沖設備仍能夠正確 訪問其服務的存儲器組時，繼續(xù)以全部能力運行。入站體系結構螺旋形鏈路 為了進一步說明，圖9是示出了根據(jù)本發(fā)明的實施例的另 一個包括存 儲器控制器(602)和出站鏈路(606)的示例性存儲器系統(tǒng)(如圖4的示例性存儲器系統(tǒng))的功能方塊圖，其中存儲器控制器(602)連接到出站鏈 路(606 )，并且出站鏈路(606)包括將存儲器信號從存儲器控制器(602 ) 傳導到第一存儲器層(656)中的存儲器緩沖設備(644、 646 )的傳導路徑。 為了簡化有關圖9的存儲器系統(tǒng)的說明，在圖9中未示出作為通道(604) 的一部分的其余出站鏈路。但是，與圖4的存儲器系統(tǒng)不同，圖9的存儲器系統(tǒng)包括從第一存儲 器層中的第一存儲器緩沖設備(644)連接到存儲器控制器(602)的第一 入站鏈路(612)，以便將入站存儲器信號從第一存儲器緩沖設備(644) 傳送到存儲器控制器。圖9的存儲器系統(tǒng)還包括從第一存儲器層(656)中 的笫二存儲器緩沖設備(646)連接到第一存儲器層(656)中的第一存儲 器緩沖設備(644)的第二入站鏈路(614)，以便將入站存儲器信號從第 二存儲器緩沖設備(646)傳送到第一存儲器緩沖設備(644)并通過第一 存儲器緩沖設備(644 )和第一入站鏈路(612 )傳送到存儲器控制器(602 )。 圖9的存儲器系統(tǒng)還包括從其他存儲器層(658)中的第一存儲器緩沖 設備(648)連接到第一存儲器層(656)中的第二存儲器i殳備(646)的第 三入站鏈路(620)，以便將入站存儲器信號從其他存儲器層(658)中的 第一存儲器緩沖設備(648)傳送到第一存儲器層(656)中的第二存儲器 緩沖設備(646)，并通過第一存儲器層(656)中的第二存儲器緩沖設備 (646)、第二入站鏈路(614)、第一存儲器層(656)中的第一存儲器緩 沖設備(644)和第一入站鏈路(612)傳送到存儲器控制器"02)。圖9的存儲器系統(tǒng)還包括從第二存儲器層(658 )中的第二存儲器緩沖 設備(650)連接到第二存儲器層(658)中的第一存儲器緩沖設備(648) 的第四入站鏈路(622)，以便將入站存儲器信號從第二存儲器層(658) 中的第二存儲器緩沖設備(650)傳輸?shù)降诙鎯ζ鲗?658)中的第一存 儲器緩沖設備(648),并通過第二存儲器層(658)中的第一存儲器緩沖 設備(648)、第三入站鏈路(620)、第一存儲器層(656)中的第二存儲 器緩沖設備(646)、第二入站鏈路(614)、第一存儲器層(656)中的第 一存儲器緩沖設擬644 )和第一入站鏈路(612 )傳輸?shù)酱鎯ζ骺刂破?602 )。從此說明，讀者將認識到圖9的存儲器系統(tǒng)實現(xiàn)一種在存儲器層內的 存儲器緩沖設備之間具有入站鏈路以及在不同存儲器層中的存儲器緩沖設 備之間也具有入站鏈路的螺旋形入站鏈路體系結構。圖9的存儲器系統(tǒng)還 包括第三存儲器層(660 )以說明將螺旋形入站鏈路體系結構擴展到在存儲 器層(660)內的存儲器緩沖設備(652、 654)之間具有入站鏈路(630) 以及在不同存儲器層(658、 660)中的存儲器緩沖設備(652、 650)之間 具有入站鏈路(628)的其他存儲器層。在圖9的實例存儲器系統(tǒng)中僅示出 三個存儲器層(656、 658、 660)，但讀者將認識到圖9的螺旋形入站鏈路 體系結構可以擴展到任何數(shù)量的存儲器層。鑒于此說明，讀者將認識到圖9的實例存儲器系統(tǒng)的螺旋形入站鏈路 體系結構的優(yōu)點包括在其中每個存儲器層之間可以例如只有一個入站鏈路 的體系結構中，顯著降低了入站通道線路的物理復雜性。圖9的實例的螺 旋形入站鏈路體系結構的優(yōu)點還包括在其中同 一存儲器層中的存儲器緩沖 設備之間的入站鏈路可以位于同 一平面、同 一存儲器才莫塊襯底或同 一底板 或母板而無需中間連接器的體系結構中，顯著降低了功耗。最后指出的是，有關本說明書中的存儲器組和層的存儲器緩沖設備的 體系結構布置是邏輯體系結構而不是物理體系結構。雖然在特定物理體系 結構中的具有存儲器設備組的存儲器模塊中示出了圖1的實例現(xiàn)有技術存 儲器系統(tǒng)的存儲器緩沖設備，但此體系結構并不是對本發(fā)明的限制。在本 發(fā)明的范圍內，存儲器緩沖設備可以在物理上位于具有存儲器設備的存儲 器模塊(DIMM或SIMM)、諸如底板或母板之類的平面上，而相關存儲 器設備位于安裝在底板或母板上的存儲器模塊、相關存儲器設備所在的同 一底板或母板、任何其他物理體系結構上，如本領域的技術人員將想到的。從以上描述將理解的是，可以在本發(fā)明的各種實施例中做出修改和更 改而不偏離本發(fā)明的精神。本說明書中的描述僅為了說明目的并且未被認 為具有限制意義。本發(fā)明的范圍僅由以下權利要求的語言來限制。
權利要求
1.一種存儲器系統(tǒng)，所述存儲器系統(tǒng)包括存儲器控制器；出站鏈路，所述存儲器控制器連接到所述出站鏈路，所述出站鏈路包括多個將存儲器信號從所述存儲器控制器傳導到第一存儲器層中的存儲器緩沖設備的傳導路徑；以及第一存儲器層中的至少兩個存儲器緩沖設備，所述第一存儲器層中的每個存儲器緩沖設備連接到所述出站鏈路以接收來自所述存儲器控制器的存儲器信號。
2. 如權利要求l中所述的存儲器系統(tǒng)，其中所述第一存儲器層中的所 述至少兩個存儲器緩沖設備彼此同步以便通過所述出站鏈i^收出站存儲 器信號。
3. 如權利要求2中所述的存儲器系統(tǒng)，其中所述第一存儲器層中的所 述至少兩個存儲器緩沖i殳備彼此同步進一步包括所述第 一存儲器層中的 所述至少兩個存儲器緩沖設備中的每個存儲器緩沖設備都與所述存儲器控 制器在同一時刻同步到預定同步閾值度量。
4. 如權利要求l中所述的存儲器系統(tǒng)，還包括至少兩個存儲器層，每 個存儲器層還包括至少兩個存儲器緩沖設備，每個存儲器層通過至少一個 出站鏈路連接以便將存儲器信號傳送到所述存儲器層中的至少 一個存儲器 緩沖設備，每個存儲器層通過至少一個入站鏈路連接以便從所述存儲器層 中的至少一個存儲器緩沖設M送存儲器信號，所述入站鏈路由入站鏈路 速度表征，所述出站鏈路由出站鏈路速度表征，所^/v站鏈路速度取決于 所述出站鏈路速度。
5. 如權利要求l中所述的存儲器系統(tǒng)，還包括其他出站鏈路，每個其他出站鏈路包括多個連接到所述第一存儲器層 的存儲器緩沖設備的傳導路徑，以便將存儲器信號從所述第一存儲器層中 的存儲器緩沖設備傳導到其他存儲器層中的兩個或更多其他存儲器緩沖設備，每個其他出站鏈路包括的傳導路徑的數(shù)量小于將所述存儲器控制器連 接到所述第一存儲器層中的所述存儲器緩沖設備的所述出站鏈路中的傳導路徑的數(shù)量；以及其他存儲器層中的至少兩個其他存儲器緩沖設備，每個其他存儲器緩 沖設備連接到至少兩個所述其他出站鏈路，以便接收在所述存儲器控制器 與所述第 一存儲器層中的所迷存儲器緩沖設備之間的所述出站鏈路上從所 述存儲器控制器傳輸?shù)乃写鎯ζ餍盘枴?br> 6. 如權利要求5中所述的存儲器系統(tǒng)，其中所述其他存儲器層中的所 述至少兩個存儲器緩沖設備彼此同步以便通過所述出站鏈#收出站存儲 器信號。
7. 如權利要求6中所述的存儲器系統(tǒng)，其中所述其他存儲器層中的所 述至少兩個存儲器緩沖設備彼此同步進一步包括所述其他存儲器層中的 所述至少兩個存儲器緩沖設備中的每個存儲器緩沖設備都與所述第二存儲 器層中的所述存儲器緩沖設備通過出站鏈路與之連接的所述笫 一存儲器層 中的存儲器緩沖i殳備在同一時刻同步到預定同步閣值度量。
8. 如權利要求l中所述的存儲器系統(tǒng)，還包括多個單獨入站鏈路，每個入站鏈路從所述第 一存儲器層中的每個存儲 器緩沖設備連接到所述存儲器控制器，以便將存儲器信號從所述第一存儲 器層中的每個存儲器緩沖設備傳輸?shù)剿源鎯ζ骺刂破鳌?br> 9. 如權利要求8中所述的存儲器系統(tǒng)，還包括其他入站鏈路，每個其他入站鏈路包括多個連接到所述第一存儲器層 的存儲器緩沖設備的傳導路徑，以便將存儲器信號從其他存儲器層的其他 存儲器緩沖設備傳導到所述第一存儲器層的所迷存儲器緩沖設備，每個其 他入站鏈路包括的傳導路徑的數(shù)量等于將所迷存儲器控制器連接到所迷第 一存儲器層中的所述存儲器緩沖設備的所述入站鏈路中的傳導路徑的數(shù) 量；以及其他存儲器層中的至少兩個其他存儲器緩沖設備，每個其他存儲器緩 沖設備連接到所述其他入站鏈路中的一個其他入站鏈路，以便將所有要從所述第 一存儲器層中的每個存儲器緩沖設備傳輸?shù)剿龃鎯ζ骺刂破鞯拇?儲器信號從所述其他存儲器緩沖設備發(fā)送到所述笫 一存儲器層的所述存儲 器緩沖設備中的一個存儲器緩沖設備。10.如權利要求l中所述的存儲器系統(tǒng)，還包括其他出站鏈路，所述其他出站鏈路包括多個連接到所述第 一存儲器層 中的第 一存儲器緩沖設備的傳導路徑，以便將所有出站存儲器信號從所述 第 一存儲器層中的所述第 一存儲器緩沖設備傳導到其他存儲器層中的至少 兩個其他存儲器緩沖設備，所述其他出站鏈路包括的傳導路徑的數(shù)量等于 將所述存儲器控制器連接到所述第 一存儲器層中的所述存儲器緩沖設備的 所述出站鏈路中的傳導路徑的數(shù)量；以及其他存儲器層中的至少兩個其他存儲器緩沖設備，每個其他存儲器緩 沖設備連接到所述其他出站鏈路，以便通過所述其他出站鏈路和通過所述 第一存儲器層中的所述第一存儲器緩沖設備接收來自所述存儲器控制器的 所有出站存儲器信號，其中所述第 一存儲器層中的至少 一個存儲器緩沖i殳備沒有通過其他出 站鏈路連接到所述其他存儲器層的任何其他存儲器緩沖設備。
全文摘要
披露了包括存儲器控制器和出站鏈路的存儲器系統(tǒng)，其中所述存儲器控制器連接到所述出站鏈路。所述出站鏈路通常包括多個將存儲器信號從所述存儲器控制器傳導到第一存儲器層中的存儲器緩沖設備的傳導路徑；以及第一存儲器層中的至少兩個存儲器緩沖設備。所述第一存儲器層中的每個存儲器緩沖設備通常連接到所述出站鏈路以便接收來自所述存儲器控制器的存儲器信號。
文檔編號G06F13/16GK101405708SQ200780010381
公開日2009年4月8日 申請日期2007年5月16日 優(yōu)先權日2006年5月18日
發(fā)明者D·德雷普斯, K·高爾, R·特里梅因, W·莫爾 申請人:國際商業(yè)機器公司