專利名稱：信息傳遞系統(tǒng)及信息傳遞方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種信息傳遞系統(tǒng)及信息傳遞方法，尤其涉及一種可應(yīng)用于 磁片存儲(chǔ)架構(gòu)中的信息傳遞系統(tǒng)及信息傳遞方法。
背景技術(shù)：
在磁片存儲(chǔ)系統(tǒng)中， 一般常見是使用雙處理器的架構(gòu) 一存儲(chǔ)處理器， 用于實(shí)現(xiàn)磁片的存儲(chǔ)協(xié)議和信息輸入/輸出的處理。 一管理處理器，用于對(duì)周
邊元件例如，非易失性存儲(chǔ)器(EEPROM)等的管理。在很多應(yīng)用中，需要 將特定信息保存在周邊設(shè)備中，以便于更新，而這些特定信息通常又是磁片 的存儲(chǔ)協(xié)議或信息輸入/輸出處理時(shí)所需要的信息。前述的所述特定信息中， 具體的例子是世界廣泛的姓名(World Wide Name; WWN) 。 WWN是用在
存儲(chǔ)網(wǎng)路中唯一標(biāo)識(shí)存儲(chǔ)處理器的標(biāo)示標(biāo)記，其具有兩種特性 一方面，它
是相對(duì)固定的，另一方面，它在某種情況下需要修改。 一旦系統(tǒng)啟動(dòng)，直到
修改并重新啟動(dòng)，將使用這一次的WWN。為便于修改，通常將WWN保存 在存儲(chǔ)處理器的周邊設(shè)備中，例如非易失性存儲(chǔ)器(EEPROM)。
然而，在雙處理器的架構(gòu)中，如果需要使用上述所提的WWN信息，但 是不存在一種有效的雙處理器信息傳遞技術(shù)，則只能將周邊設(shè)備分為兩類處 理， 一類為將保存了上述特定信息的周邊設(shè)備接到存儲(chǔ)處理器上，而另一類 將其它周邊設(shè)備接到管理處理器上。而將周邊設(shè)備分為兩類處理的方式，顯 然有悖于管理處理器專屬用于周邊設(shè)備管理的設(shè)計(jì)目的。
因此，管理處理器在系統(tǒng)啟動(dòng)之初，需要通過傳遞接口，有效率且正確 的將存儲(chǔ)處理器操作上所需要的信息傳遞至存儲(chǔ)處理器。并且，在存儲(chǔ)處理 器完成接收信息后，需通過傳遞接口回復(fù)管理處理器。

發(fā)明內(nèi)容
本發(fā)明揭示一信息傳遞系統(tǒng)及信息傳遞方法，使用在磁片存儲(chǔ)架構(gòu)中。
4在信息傳遞系統(tǒng)啟動(dòng)之初，磁片存儲(chǔ)架構(gòu)中的存儲(chǔ)處理器所需要的信息將正確地由管理處理器傳遞到存儲(chǔ)處理器。
本發(fā)明的信息傳遞系統(tǒng)包括有一管理處理器、 一存儲(chǔ)處理器、 一內(nèi)部集成電路(I2C)總線和一通用輸入/輸出(GPIO)接口。在管理處理器與存儲(chǔ)
處理器兩個(gè)處理器之間由一 I2C總線和一 GPIO接口連接。其中I2C總線用于兩個(gè)處理器之間的信息傳遞，而GPIO接口用于信息接收的確認(rèn)。在本發(fā)明的信息傳遞系統(tǒng)啟動(dòng)過程中，管理處理器不斷通過I2C總線向存儲(chǔ)處理器發(fā)送信息，直到其通過GPIO接口獲悉存儲(chǔ)處理器已經(jīng)成功正確接收到信息，才繼續(xù)后面的執(zhí)行。同時(shí)，在本發(fā)明的信息傳遞系統(tǒng)啟動(dòng)過程中，存儲(chǔ)處理器應(yīng)該通過I2C總線等待來自管理處理器的信息，只有在成功正確接收到信息之后，才繼續(xù)后面的邏輯。前述中的信息可以是世界廣泛的姓名(WorldWide Name; WWN)、媒體存取控制(Media Access Control; MAC)地址、認(rèn)證數(shù)據(jù)或其它信息。另外，信息中可以包含校驗(yàn)碼等內(nèi)容，用以確保信息的正確性。
本發(fā)明的信息傳遞方法適用于前述的信息傳遞系統(tǒng)中，其步驟如下首先，管理處理器載入管理操作系統(tǒng)，此管理操作系統(tǒng)會(huì)初始化管理處理器，使其成為一I2C總線主控器，另外，存儲(chǔ)處理器載入存儲(chǔ)操作系統(tǒng)，此存儲(chǔ)操作系統(tǒng)會(huì)初始化存儲(chǔ)處理器，使其成為一I2C總線受控器，并且將用來保存信息的 一 局部變數(shù)初始化為 一 個(gè)無效的信息值(INVALID—INFO—VALUE)。然后，管理處理器從周邊元件(存儲(chǔ)器)讀出一信息，并將該信息通過一I2C總線寫到存儲(chǔ)處理器。接著，通過一GPIO接口判斷存儲(chǔ)處理器是否成功且正確地接收到了傳送過去的信息，如果尚未成功，則管理處理器繼續(xù)將信息寫到存儲(chǔ)處理器，反之，如果成功，則管理處理器繼續(xù)其后面的邏輯執(zhí)行。
在前述管理處理器從周邊元件(存儲(chǔ)器)讀出信息，并將信息寫到存儲(chǔ)處理器的步驟后，存儲(chǔ)處理器會(huì)判斷該局部變數(shù)所保存的信息是否有效。前述中，如果無效，則存儲(chǔ)處理器査詢I2C總線的寄存器，并將其中的信息讀取到局部變數(shù)中，然后再次判斷該局部變數(shù)所保存的信息是否有效。反之，如果有效，存儲(chǔ)處理器通過GPIO接口告知管理處理器，信息已經(jīng)成功且正確地接收到，并且繼續(xù)后面的邏輯執(zhí)行。如此，本發(fā)明的信息傳遞系統(tǒng)在啟動(dòng)過程中，管理處理器通過管理周邊 元件，而不斷發(fā)送儲(chǔ)放在周邊元件中的信息給存儲(chǔ)處理器，因此，本發(fā)明符 合了管理處理器專屬用于周邊元件管理的設(shè)計(jì)目的。同時(shí)，存儲(chǔ)處理器完成 接收信息后，通過傳遞接口回復(fù)管理處理器，而達(dá)到數(shù)據(jù)傳送的正確性。
以上的概述與接下來的詳細(xì)說明都為示范性質(zhì)，是為了進(jìn)一步說明本發(fā) 明的權(quán)利要求。而有關(guān)本發(fā)明的其它目的與優(yōu)點(diǎn)，將在后續(xù)的說明與附圖加 以闡述。


圖1為本發(fā)明的系統(tǒng)方框示意圖；及
圖2A與圖2B為本發(fā)明的信息傳遞方法流程示意圖。
其中，附圖標(biāo)記說明如下
IO管理處理器
12存儲(chǔ)處理器
14內(nèi)部集成電路總線(I2C)
16通用輸入/輸出接口 (GPIO)
11第一閃存
110管理操作系統(tǒng)
13第二閃存
130存儲(chǔ)操作系統(tǒng)
18周邊元件
具體實(shí)施例方式
請(qǐng)參考圖1，圖1為本發(fā)明的系統(tǒng)方框示意圖。本發(fā)明的信息傳遞 系統(tǒng)包含一管理處理器10與一存儲(chǔ)處理器12，在管理處理器10與存儲(chǔ) 處理器12之間至少連接有一個(gè)內(nèi)部集成電路總線(I2C) 14和一個(gè)通用 輸入/輸出接口 (GPIO) 16。前述中，針對(duì)連接于管理處理器10與存儲(chǔ) 處理器12之間的通用輸入/輸出接口 (GPIO) 16來說，存儲(chǔ)處理器12 為通用輸入/輸出接口 (GPIO) 16的輸出端，而管理處理器10為通用輸 入/輸出接口 (GPIO) 16的輸入端。另外，針對(duì)連接于管理處理器10與存儲(chǔ)處理器12之間的內(nèi)部集成電路總線(I2C) 14來說，管理處理器IO 為內(nèi)部集成電路總線(I2C) 14的主控端，而存儲(chǔ)處理器12為內(nèi)部集成 電路總線(I2C) 14的受控端。
再次參考圖1，本發(fā)明的信息傳遞系統(tǒng)還包括有一第一閃存11與一 第二閃存13。其中，第一閃存11連接管理處理器10，用于保存一管理 操作系統(tǒng)110。第二閃存13連接存儲(chǔ)處理器12，用于保存一存儲(chǔ)操作系 統(tǒng)130。同時(shí)，在本發(fā)明的信息傳遞系統(tǒng)啟動(dòng)時(shí)，管理操作系統(tǒng)110和存 儲(chǔ)操作系統(tǒng)130會(huì)分別被載入到管理處理器10和存儲(chǔ)處理器12的內(nèi)部 存儲(chǔ)器(RAM)中，并且獨(dú)立開始運(yùn)行于管理處理器10和存儲(chǔ)處理器 12。
再次參考圖1，本發(fā)明的信息傳遞系統(tǒng)還包括有一周邊元件18，周 邊元件18可通過一傳輸接口 (未示出)連接到管理處理器10，其中傳輸 接口可以為區(qū)域總線或內(nèi)部集成電路總線(I2C)。前述的周邊元件18 為一非易失性存儲(chǔ)器(EEPROM)，用來保存該存儲(chǔ)處理器12操作所需 要的信息。而此保存在周邊元件18中的信息，需要在本發(fā)明的信息傳遞 系統(tǒng)啟動(dòng)之初從管理處理器IO傳遞給存儲(chǔ)處理器12。
再次參考圖1，本發(fā)明的信息傳遞系統(tǒng)中，內(nèi)部集成電路總線(I2C) 14用于管理處理器10與存儲(chǔ)處理器12之間的信息傳遞，而通用輸入/ 輸出接口 (GPIO) 16用于信息接收的確認(rèn)。在本發(fā)明的信息傳遞系統(tǒng)啟 動(dòng)過程中，管理處理器IO從周邊元件18取得存儲(chǔ)處理器12操作所需的 信息，并且不斷通過內(nèi)部集成電路總線(I2C) 14向存儲(chǔ)處理器12發(fā)送 該信息，直到管理處理器10通過通用輸入/輸出接口 (GPIO) 16獲悉存 儲(chǔ)處理器12已經(jīng)成功正確接收到信息，才停止發(fā)送該信息，而繼續(xù)后面 的邏輯執(zhí)行。
另外，在本發(fā)明的信息傳遞系統(tǒng)啟動(dòng)過程中，存儲(chǔ)處理器12應(yīng)該通 過內(nèi)部集成電路總線(I2C) 14等待來自管理處理器10的信息，只有在 成功正確接收到信息之后，才停止接收該信息，而繼續(xù)后面的邏輯執(zhí)行。 前述中的信息可以是世界廣泛的姓名(World Wide Name; WWN)、媒 體存取控制(Media Access Control; MAC)地址、認(rèn)證數(shù)據(jù)或其它信息。 另外，信息中可以包含校驗(yàn)碼，用以確保信息的正確性。請(qǐng)參考圖2A與圖2B，為本發(fā)明的信息傳遞方法流程示意圖。圖2A 揭示了本發(fā)明的管理處理器的操作流程，圖2B則揭示了本發(fā)明的存儲(chǔ)處 理器的操作流程。本發(fā)明的信息傳遞方法適用于前述的信息傳遞系統(tǒng)， 在前述的信息傳遞系統(tǒng)初步啟動(dòng)時(shí)，通用輸入/輸出接口 (GPIO) 16應(yīng) 該為無法判定(de-asserted)的狀態(tài)，而存儲(chǔ)處理器12則預(yù)定了內(nèi)部集 成電路總線(I2C) 14的一受控端地址。
配合圖1，再次參考圖2A與圖2B，其步驟如下首先，管理處理 器IO載入管理操作系統(tǒng)110，此管理操作系統(tǒng)110會(huì)初始化管理處理器 10，使其成為一I2C總線主控器，見步驟SIO，另外，存儲(chǔ)處理器12載 入存儲(chǔ)操作系統(tǒng)130，此存儲(chǔ)操作系統(tǒng)130會(huì)初始化存儲(chǔ)處理器12，使 其成為一I2C總線受控器，見步驟Sll，并且將用來保存信息的一局部變 數(shù)初始化為一個(gè)無效的信息值，見步驟S13。
然后，管理處理器10從周邊元件18 (存儲(chǔ)器)讀出一信息，并將 該信息通過內(nèi)部集成電路總線(I2C) 14寫到存儲(chǔ)處理器12，見步驟S12。 接著，通過通用輸入/輸出接口 (GPIO) 16判斷存儲(chǔ)處理器12是否成功 且正確地接收到了傳送過去的信息，見步驟S14，如果尚未成功，則管理 處理器IO繼續(xù)將信息寫到存儲(chǔ)處理器12，見步驟S12，反之，如果成功， 則管理處理器IO繼續(xù)其后面的邏輯執(zhí)行，見步驟S16。
在步驟S13后，存儲(chǔ)處理器12會(huì)判斷該局部變數(shù)所保存的信息是否 有效，見步驟S15。前述中，如果局部變數(shù)所保存的信息是無效，則存儲(chǔ) 處理器12查詢內(nèi)部集成電路總線(I2C) 14的寄存器(未示出)，并將 其中的信息讀取到局部變數(shù)(未示出)中，見步驟S17，然后再次判斷該 局部變數(shù)所保存的信息是否有效，見步驟S15。反之，如果局部變數(shù)所保 存的信息是有效，則存儲(chǔ)處理器12通過通用輸入/輸出接口 (GPIO) 16 告知管理處理器10，信息已經(jīng)成功且正確地接收到，見步驟S18，并且 繼續(xù)后面的邏輯執(zhí)行，見步驟S19。
綜上所述，本發(fā)明的信息傳遞系統(tǒng)包括了管理處理器、存儲(chǔ)處理器 及周邊元件。在管理處理器與存儲(chǔ)處理器兩個(gè)處理器之間由內(nèi)部集成電 路總線(I2C)和通用輸入/輸出接口 (GPIO)連接，其中內(nèi)部集成電路 總線(I2C)用于兩個(gè)處理器之間的信息傳遞，而通用輸入/輸出接口
8(GPIO)用于信息接收的確認(rèn)。如此，在本發(fā)明的信息傳遞系統(tǒng)啟動(dòng)過 程中，管理處理器不斷向存儲(chǔ)處理器發(fā)送信息，直到它獲悉存儲(chǔ)處理器 已經(jīng)成功正確接收到信息，才繼續(xù)后面的執(zhí)行。而存儲(chǔ)處理器應(yīng)該等待 來自管理處理器的信息，只有在成功正確接收到信息之后，才繼續(xù)后面 的邏輯。
按，以上所述，僅為本發(fā)明優(yōu)選的具體實(shí)施例，但本發(fā)明的特征并 不局限于此，所屬領(lǐng)域的技術(shù)人員在本發(fā)明的領(lǐng)域內(nèi)，可輕易思及的變 化或修改，都可涵蓋在本發(fā)明的權(quán)利要求范圍中。
權(quán)利要求
1. 一種信息傳遞系統(tǒng)，其特征在于，包括有一管理處理器；一存儲(chǔ)處理器；一內(nèi)部集成電路總線，連接于該管理處理器與該存儲(chǔ)處理器，該內(nèi)部集成電路總線提供該管理處理器與該存儲(chǔ)處理器之間信息的傳遞；及一通用輸入/輸出接口，連接于該管理處理器與該存儲(chǔ)處理器，該通用輸入/輸出接口提供該管理處理器與該存儲(chǔ)處理器之間信息接收的確認(rèn)。
2. 如權(quán)利要求1所述的信息傳遞系統(tǒng)，其特征在于，還包括一周邊元件， 該周邊元件通過一傳輸接口連接于該管理處理器，該周邊元件保存有想要傳 遞的一信息。
3. 如權(quán)利要求2所述的信息傳遞系統(tǒng)，其特征在于，該周邊元件為一非 易失性存儲(chǔ)器。
4. 如權(quán)利要求3所述的信息傳遞系統(tǒng)，其特征在于，該傳輸接口為一區(qū) 域總線或一內(nèi)部集成電路總線。
5. 如權(quán)利要求2所述的信息傳遞系統(tǒng)，其特征在于，還包括一第一閃存， 該第一閃存連接管理處理器，用于保存一管理操作系統(tǒng)。
6. 如權(quán)利要求5所述的信息傳遞系統(tǒng)，其特征在于，還包括一第二閃存， 該第二閃存連接存儲(chǔ)處理器，用于保存一存儲(chǔ)操作系統(tǒng)。
7. —種信息傳遞方法，其特征在于，步驟包括a. 初始化一管理處理器，使其成為一I2C總線主控器；b. 初始化一存儲(chǔ)處理器，使其成為一 I2C總線受控器，并且初始化該存 儲(chǔ)處理器的一局部變數(shù)；c. 該管理處理器將一信息通過一內(nèi)部集成電路總線寫到該存儲(chǔ)處理器;及丄該管理處理器通過一通用輸入/輸出接口判斷該存儲(chǔ)處理器是否成功 接收該信息。
8. 如權(quán)利要求7所述的信息傳遞方法，其特征在于，在a步驟前，還包 括將一管理操作系統(tǒng)載入該管理處理器中的步驟。
9. 如權(quán)利要求8所述的信息傳遞方法，其特征在于，在b步驟前，還包 括將一存儲(chǔ)操作系統(tǒng)載入該存儲(chǔ)處理器中的步驟。
10. 如權(quán)利要求9所述的信息傳遞方法，其特征在于，在c步驟中，該管 理處理器從一周邊元件讀出該信息，并將該信息通過該I2C總線寫到該存儲(chǔ) 處理器。
11. 如權(quán)利要求IO所述的信息傳遞方法，其特征在于，在c步驟后，還 包括該存儲(chǔ)處理器判斷該局部變數(shù)所保存的信息是否有效的cl步驟。
12. 如權(quán)利要求11所述的信息傳遞方法，其特征在于，在cl步驟后，如 果該局部變數(shù)所保存的信息無效，則該存儲(chǔ)處理器查詢?cè)搩?nèi)部集成電路總線 的一寄存器，并將該寄存器中的新信息讀取到該局部變數(shù)中，然后再回到cl 步驟進(jìn)行判斷。
13. 如權(quán)利要求11所述的信息傳遞方法，其特征在于，在cl步驟后，如 果該局部變數(shù)所保存的信息有效，則該存儲(chǔ)處理器通過該通用輸入/輸出接口 告知該管理處理器，該信息已成功接收到，并且繼續(xù)后面的邏輯執(zhí)行。
14. 如權(quán)利要求10所述的信息傳遞方法，其特征在于，在d步驟中，如 果該存儲(chǔ)處理器尚未接收該信息，則該管理處理器繼續(xù)將該信息寫到該存儲(chǔ) 處理器，反之，如果成功接收該信息，則該管理處理器繼續(xù)其后面的邏輯執(zhí) 行。
15. 如權(quán)利要求14所述的信息傳遞方法，其特征在于，該信息為世界廣 泛的姓名、媒體存取控制地址、認(rèn)證數(shù)據(jù)或其它信息，并且該信息還包含一 校驗(yàn)碼。
全文摘要
本發(fā)明提供信息傳遞系統(tǒng)及信息傳遞方法。該信息傳遞系統(tǒng)包括有一管理處理器；一存儲(chǔ)處理器；一內(nèi)部集成電路總線，連接于該管理處理器與該存儲(chǔ)處理器，該內(nèi)部集成電路總線提供該管理處理器與該存儲(chǔ)處理器之間信息的傳遞；及一通用輸入/輸出接口，連接于該管理處理器與該存儲(chǔ)處理器，該通用輸入/輸出接口提供該管理處理器與該存儲(chǔ)處理器之間信息接收的確認(rèn)。借此，管理處理器不斷向存儲(chǔ)處理器發(fā)送信息，直到它獲悉存儲(chǔ)處理器已經(jīng)成功正確接收到信息。而存儲(chǔ)處理器等待來自管理處理器的信息，只有在成功正確接收到信息之后，才回復(fù)確認(rèn)信息給管理處理器。
文檔編號(hào)G06F15/163GK101482857SQ20081000134
公開日2009年7月15日 申請(qǐng)日期2008年1月9日 優(yōu)先權(quán)日2008年1月9日
發(fā)明者彭以付, 戴廣成, 敖青云 申請(qǐng)人:環(huán)隆電氣股份有限公司