專利名稱：一種基于多抽樣的分數(shù)階傅立葉變換實現(xiàn)方法
技術領域：
本發(fā)明涉及到一種基于多抽樣的分數(shù)階傅立葉變換高效實現(xiàn)方法，其原理見式(7)，實現(xiàn)方法的算法流程圖如

圖1所示，整個流程分解成以下5個步驟完成運算 ①將輸入信號序列f(n/Δ)通過插值濾波器h(n)的多相分量ri(k)進行濾波，得到序列fi(m/Δ)，其中i＝0，1表示支路數(shù)。|n|≤(N-1)/2，表示輸入信號序列歸一化的采樣間隔，N表示輸入信號序列長度，為奇數(shù)，其中 h(n)＝2·w(n)·sin(πn/2)/(πn)，|n|≤L，2L+1為濾波器長度； w(n)＝0.5·[1+cos(nπ/L)]，|n|≤L； r0(n)＝h(2n+1)，r1(n)＝h(2n)＝δ(n)； ②用chirp信號chirpA(n/(2Δ))的兩個多相分量li(k/Δ)分別與步驟①相應支路的濾波結果fi(m/Δ)相乘得到gi(k/Δ)，其中 |n|≤N-1，φ≡aπ/2，a為變換階次； ③gi(k/Δ)與另一chirp信號chirpB(n/(2Δ))的兩個多相分量ei(k/Δ)分別作卷積，其中 |n|≤2N-1； ④將步驟③中的兩路卷積結果分別截取N點； ⑤將步驟④得到的兩個支路的N點卷積結果相加，相加結果再與步驟②中的序列l(wèi)0(k/Δ)和系數(shù)Aφ/(2Δ)相乘輸出最后結果{Faf}(m/Δ)，其中，|m|≤(N-1)/2，Aφ≡exp(-iπsgn(sinφ)/4+iφ/2)/|sinφ|。
下面結合上述5個步驟給出一個該算法用于FPGA實現(xiàn)的例子，輸入信號的長度設為1023點，插值濾波器是123階的Hanning窗半帶FIR濾波器。圖3是本例的FPGA實現(xiàn)原理框圖，圖中省略了控制模塊，由以下幾個基本模塊組成插值濾波模塊；ChirpDDS模塊；FFT和IFFT模塊；輸出單元；控制模塊。
(1)插值濾波模塊是一個123階的Hanning窗半帶FIR濾波器h(n)，由于采用多抽樣結構，r1(n)＝δ(n)，因此第二支路的插值濾波模塊可以省略。再考慮系數(shù)的對稱性，第一支路只需一個31階的FIR濾波器就可實現(xiàn)，其中 n＝-L，…-1，0，1，…L，L＝61 (2)ChirpDDS模塊采用傳統(tǒng)的Chirp DDS設計方法，由相位累加單元和頻率累加單元再加上控制單元和正弦查找表構成。主要功能是輸出公式(6)中對應的幾個chirp序列chirpA(n/2Δ)，chirpB(n/2Δ)。序列chirpA的兩個多相分量l0(k/Δ)，l1(k/Δ)用于步驟②兩個支路的調(diào)制。序列chirpB的兩個多相分量e0(k/Δ)，e1(k/Δ)用于步驟③的卷積運算，其中 |n|≤N-1； |n|≤2N-1； (3)FFT模塊和IFFT模塊完成步驟③的卷積運算，兩個支路各一個FFT模塊，最后合用一個IFFT模塊。3個模塊進行FFT變換的長度是由控制器控制的，最大長度都是輸入序列長度的2倍，即2N≈2048； (4)輸出單元由一個復乘法器和一個緩存序列l(wèi)0(k/Δ)及常數(shù)的ram組成。對應步驟④和⑤。從ram中讀取常序列與IFFT輸出也就是卷積輸出相乘得到最終的1023點分數(shù)階傅立葉變換結果； (5)控制單元是一個復雜的狀態(tài)機，它的主要功能如下根據(jù)變換階次的大小控制ChirpDDS輸出序列的調(diào)頻率和起始頻率；控制FFT和IFFT模塊的變換長度；控制ram的讀寫使能信號、讀寫地址以及其他控制信號。
假設現(xiàn)在需要對一幀N＝1023點數(shù)據(jù)的進行連續(xù)100階次分數(shù)階傅立葉變換，整個模塊在Xilinx xc2vp20FPGA芯片中實現(xiàn)，工作在100M時鐘，那么整個計算過程消耗的時間大約為4.1ms，這要比傳統(tǒng)方法的FPGA實現(xiàn)的9.5ms快一倍左右。
以上所述的具體描述，對發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限定本發(fā)明的保護范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權利要求
1.一種基于多抽樣的分數(shù)階傅立葉變換實現(xiàn)方法，其特征在于，包含以下五個步驟，每個步驟包括兩個并行運算的支路
①將輸入信號序列f(n/Δ)通過插值濾波器h(n)的多相分量ri(k)進行濾波，得到序列fi(m/Δ)，其中i＝0，1表示支路數(shù)；|n|≤(N-1)/2，表示輸入信號序列歸一化的采樣間隔，N表示輸入信號序列長度，為奇數(shù)，其中
h(n)＝2·w(n)·sin(πn/2)/(πn)，|n|≤L，2L+1為濾波器長度；
w(n)＝0.5·[1+cos(nπ/L)]，|n|≤L；
r0(n)＝h(2n+1)，r1(n)＝h(2n)＝δ(n)；
②用chirp信號chirpA(n/(2Δ))的兩個多相分量li(k/Δ)分別與步驟①相應支路的濾波結果fi(m/Δ)相乘得到gi(k/Δ)，其中
|n|≤N-1，φ≡aπ/2，a為變換階次；
③gi(k/Δ)與另一chirp信號chirpB(n/(2Δ))的兩個多相分量ei(k/Δ)分別作卷積，其中
|n|≤2N-1；
④將步驟③中的兩路卷積結果分別截取N點；
⑤將步驟④得到的兩個支路的N點卷積結果相加，相加結果再與步驟②中的序列l(wèi)0(k/Δ)和系數(shù)Aφ/(2Δ)相乘，輸出最后結果{Faf}(m/Δ)，其中|m|≤(N-1)/2，Aφ≡exp(-iπsgn(sinφ)/4+iφ/2)/|sinφ|。
全文摘要
本發(fā)明涉及一種基于多抽樣的分數(shù)階傅立葉變換實現(xiàn)方法，屬于信號處理領域，用于提高實時實現(xiàn)的計算效率。該方法在離散采樣型算法基礎上，采用多抽樣信號處理理論，將原始算法分解成兩路并行的多相等效結構，去除了冗余運算，優(yōu)化了算法流程，解決了Ozaktas離散采樣型算法實現(xiàn)時計算速度慢，時延大，不利于實時處理等問題，相對原始算法流程計算量更小，效率更高，并且由于是并行結構，更適合硬件實現(xiàn)；另外，本發(fā)明在輸入序列預處理的插值濾波部分選用了更有效的加窗半帶濾波器，不僅解決了低階次時出現(xiàn)的邊緣振蕩問題，而且由于濾波器長度較短，有利于流水處理，提高實現(xiàn)時的計算效率。
文檔編號G06F17/14GK101303689SQ20081010672
公開日2008年11月12日 申請日期2008年5月15日 優(yōu)先權日2008年5月15日
發(fā)明者然 陶, 梁廣平, 黃克武, 濤 單 申請人:北京理工大學