專利名稱：電路模擬仿真系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系有關(guān)于一種電路模擬仿真系統(tǒng)，尤指一種可同時(shí)建構(gòu)實(shí)際集成電路與電
路模擬仿真系統(tǒng)。
背景技術(shù)：
通常在雛型機(jī)開發(fā)過程中，存在硬件和軟件之間整合的問題，軟硬件間必須合作 無間，才能獲得系統(tǒng)最佳性能。對(duì)微處理器進(jìn)行測(cè)試及除錯(cuò)的方法，最常使用的方法就是電 路模擬仿真系統(tǒng)(In-Circuit Emulator, ICE)。電路模擬仿真系統(tǒng)結(jié)合硬件和軟件功能成 一個(gè)整體，利用電路模擬仿真系統(tǒng)在雛型硬件上運(yùn)轉(zhuǎn)的結(jié)果，軟件開發(fā)設(shè)計(jì)師可藉由電路 模擬仿真系統(tǒng)來試運(yùn)轉(zhuǎn)程序是否完備，同時(shí)硬件設(shè)計(jì)師也可以藉由電路模擬仿真系統(tǒng)制作 的雛型機(jī)試執(zhí)行的結(jié)果，進(jìn)行硬件的除錯(cuò)工作，尋求更多更好的答案。電路模擬仿真系統(tǒng) 可提供一系統(tǒng)開發(fā)過程中除錯(cuò)條件和方法，使微控制器產(chǎn)品的設(shè)計(jì)工作變得更簡單、快速 和低廉，使得軟件開發(fā)更趨實(shí)際，縮短整體開發(fā)時(shí)效性。這樣的系統(tǒng)結(jié)合有效的提高工作效 率，對(duì)制造者來講，縮短產(chǎn)品上市時(shí)間與市場(chǎng)，占有市場(chǎng)而且減低開發(fā)成本電路模擬仿真系 統(tǒng)可使產(chǎn)品更快速的開發(fā)出來。經(jīng)由實(shí)際雛型機(jī)體初期反復(fù)應(yīng)用數(shù)據(jù)修正，以得到最佳性 能。 圖1為現(xiàn)有早期電路模擬仿真系統(tǒng)硬件電路架構(gòu)，其僅是屬于支持軟件開發(fā)工 具，提供使用者對(duì)整體系統(tǒng)內(nèi)部緩存器的進(jìn)行數(shù)字存取控制，基本上僅能滿足軟件工程師 開發(fā)程序上須求。如圖1所示，連接計(jì)算機(jī)主機(jī)11提供有限功能如對(duì)通用型數(shù)字緩存器122 進(jìn)行數(shù)字控制的存取需求，相對(duì)而言，過于簡略的數(shù)字緩存器界面12，是無法滿足使用者對(duì) 整體系統(tǒng)功能須求，例如無法支持所存在的模擬硬件等功能，必須通過外接驗(yàn)證板13上， 使用一些其它相似離散組件完成的功能模塊以建構(gòu)一套完整開發(fā)系統(tǒng)，以方便程序開發(fā)者 進(jìn)行程序開發(fā)，如此僅算是完成軟件程序121粗調(diào)工作，尚須更進(jìn)一步通過反復(fù)在雛型機(jī) 上進(jìn)行程序開發(fā)微調(diào)修正。 圖2為現(xiàn)有電路模擬仿真系統(tǒng)架構(gòu)演進(jìn)提供了更復(fù)雜的系統(tǒng)，將數(shù)字與模擬電路 分別整合進(jìn)入整體電路模擬仿真系統(tǒng)22，建構(gòu)不同數(shù)字模塊221 223與模擬模塊224 226功能于不同集成電路上，將各別獨(dú)立離散的數(shù)字與模擬模塊串連整合于同一電路模擬 仿真系統(tǒng)22上，同時(shí)，為方便產(chǎn)品開發(fā)與擴(kuò)充，提供部分功能以供選項(xiàng)，電路模擬仿真系統(tǒng) 可依產(chǎn)品須求進(jìn)行個(gè)別模塊功能的關(guān)閉功能，然隨著時(shí)間累積，擴(kuò)充功能越來越多，選項(xiàng)也 越趨復(fù)雜，同樣地，配合新的電路模擬仿真系統(tǒng)開發(fā)所須使用的發(fā)展系統(tǒng)控制芯片的設(shè)計(jì) 與驗(yàn)證，也越來越難處理。甚至開發(fā)一顆發(fā)展系統(tǒng)控制芯片可能比開發(fā)一顆實(shí)際的MCU芯 片更為困難。 或許有太多的可能性存在于電路模擬仿真系統(tǒng)供應(yīng)者與開發(fā)者之間，若存在著部 分可能的變量，在講究開發(fā)時(shí)效的今日，在解除客戶的疑慮上，電路模擬仿真系統(tǒng)扮演著非 常重要的角色，希望能精確地預(yù)測(cè)實(shí)際集成電路面臨的情況，能模擬仿真出所有可能發(fā)生 的問題，因此，如模擬集成電路性能上的差異，可能間接影響了客戶對(duì)產(chǎn)品的信心與產(chǎn)品未來走向。 現(xiàn)有電路模擬仿真系統(tǒng)硬件架構(gòu)為整合個(gè)別數(shù)字與模擬功能于同一系統(tǒng)上，因此 如圖3所示須將個(gè)別數(shù)字與模擬功能進(jìn)行區(qū)塊模塊化modulel 4，在模塊化過程中，包含 輸出入驅(qū)動(dòng)能力考慮與數(shù)據(jù)總線處理等問題，所以必須在界面連接的輸出入界面上，加入 額外控制電路321 324以進(jìn)行功能轉(zhuǎn)換或輸出驅(qū)動(dòng)，如圖3所示，可能使得原本為單純一 組的數(shù)據(jù)總線，便額外新增加了多組的子系統(tǒng)數(shù)據(jù)總線31 34。另外，新增的總線切換電 路也將使得系統(tǒng)的傳遞延遲時(shí)間加長，額外的總線控制電路，也衍生出電路模擬仿真系統(tǒng) 的電路與實(shí)際電路僅是功能上相似，并非完全相同，衍生出實(shí)際集成電路特性與電路模擬 仿真系統(tǒng)性能間可能存在功能間的差異。 存在于現(xiàn)有電路模擬仿真系統(tǒng)硬件架構(gòu)中所使用的相似模擬模塊功能的專屬特 殊應(yīng)用集成電路，基本上，這些專屬的集成電路均屬是過去的觀念與過去的設(shè)計(jì)，當(dāng)科技在 進(jìn)步，這些專屬的特殊應(yīng)用集成電路就未必能完全符合新的設(shè)計(jì)觀念與新的電路模擬仿真 系統(tǒng)需求。若能持續(xù)使用最新的電路設(shè)計(jì)，并且使用與實(shí)際集成電路使用相同的模擬電路， 就不存在性能不一致的情形。 因此，如何研發(fā)出一種電路模擬仿真系統(tǒng)，其可同時(shí)建構(gòu)實(shí)際集成電路與電路模 擬仿真系統(tǒng)，將是本發(fā)明所欲積極探討之處。

發(fā)明內(nèi)容
本發(fā)明提出一種電路模擬仿真系統(tǒng)，其主要目的為解決實(shí)際集成電路特性與電路 模擬仿真系統(tǒng)性能間可能存在功能間差異的問題。 本發(fā)明的為一種電路模擬仿真系統(tǒng)，其包括一計(jì)算單元；一控制芯片，其與該計(jì) 算單元耦接，其具有一信號(hào)傳輸單元，以接收或發(fā)送一信號(hào)至該計(jì)算單元；一微控制單元， 其與該信號(hào)傳輸單元耦接，以控制信號(hào)傳輸單元的信號(hào)接收或信號(hào)發(fā)送狀態(tài)；一模式/指 令控制單元，其與該微控制單元耦接，并根據(jù)該計(jì)算單元傳送至該微控制單元的指令，控制 該模式/指令控制單元產(chǎn)生一模式控制信號(hào)；一時(shí)脈產(chǎn)生單元，其與該微控制單元耦接，并 根據(jù)該計(jì)算單元傳送至該微控制單元的指令，控制該時(shí)脈產(chǎn)生單元產(chǎn)生一第一時(shí)脈信號(hào)； 一存儲(chǔ)單元，其與該微控制單元耦接，并根據(jù)該計(jì)算單元傳送至該微控制單元的指令，控制 該存儲(chǔ)單元產(chǎn)生一第一控制指令碼；以及一目標(biāo)發(fā)展芯片，其與該控制芯片耦接，以接收該 模式控制信號(hào)、該第一時(shí)脈信號(hào)及該控制指令碼，并依據(jù)該控制芯片的模式控制信號(hào)決定 該目標(biāo)發(fā)展芯片所使用的第一時(shí)脈信號(hào)與第一控制指令碼來源，并產(chǎn)生一狀態(tài)信號(hào)通過該 控制芯片傳送至該計(jì)算單元。 藉此將實(shí)際集成電路與電路模擬仿真系統(tǒng)同時(shí)建構(gòu)完成，兼顧實(shí)際集成電路性能 與發(fā)展系統(tǒng)性能的一致性，當(dāng)每次完成新的集成電路時(shí)，其特有且專屬的電路模擬仿真系 統(tǒng)也同時(shí)很快建構(gòu)完成，兩者具有使用相同電路與相同工藝，減少發(fā)生在實(shí)際集成電路與 電路模擬仿真系統(tǒng)兩者間電路連接與性能上的差異。


圖1為現(xiàn)有早期電路模擬仿真系統(tǒng)硬件電路架構(gòu)；
圖2為現(xiàn)有更復(fù)雜的電路模擬仿真系統(tǒng)架構(gòu)；3/6頁圖3為現(xiàn)有電路模擬仿真系統(tǒng)將個(gè)別數(shù)字與模擬功能整合于同一系統(tǒng)的硬件架
構(gòu)；圖4為本發(fā)明的電路模擬仿真系統(tǒng)較佳具體實(shí)施例的系統(tǒng)圖；圖5為本發(fā)明的電路模擬仿真系統(tǒng)較佳具體實(shí)施例的控制芯片電路方塊圖；圖6為本發(fā)明的電路模擬仿真系統(tǒng)較佳具體實(shí)施例的目標(biāo)發(fā)展芯片電路方塊圖。其中附圖標(biāo)記為ll計(jì)算機(jī)主機(jī)12緩存器接口121程序122緩存器13驗(yàn)證板21計(jì)算機(jī)主機(jī)22電路模擬仿真系統(tǒng)221數(shù)字模塊222數(shù)字模塊223數(shù)字模塊224模擬模塊225模擬模塊226模擬模塊31數(shù)據(jù)總線32數(shù)據(jù)總線33數(shù)據(jù)總線34數(shù)據(jù)總線321控制電路322控制電路323控制電路324控制電路41計(jì)算單元42電路模擬仿真系統(tǒng)421控制芯片422目標(biāo)發(fā)展芯片521信號(hào)傳輸單元522微控制單元523模式/指令控制單元524時(shí)脈產(chǎn)生單元525存儲(chǔ)單元631轉(zhuǎn)換控制接口632微處理機(jī)處理電路M0DE_SEL模式控制信號(hào)
6
EXT—CLK第一時(shí)脈信號(hào) EXT_PR0M第一控制指令碼 status狀態(tài)信號(hào) INT_CLK內(nèi)部時(shí)脈產(chǎn)生單元 INT_Register內(nèi)部狀態(tài)緩存器 INT_PR0M內(nèi)部存儲(chǔ)單元 SW1時(shí)脈切換單元 SW2指令碼切換單元
具體實(shí)施例方式
圖4、圖5及圖6分別為本發(fā)明的電路模擬仿真系統(tǒng)較佳具體實(shí)施例的系統(tǒng)圖、控 制芯片電路方塊圖以及目標(biāo)發(fā)展芯片電路方塊圖，請(qǐng)同時(shí)參考圖4、圖5及圖6，本發(fā)明的用 于電路模擬仿真系統(tǒng)42，包含有一計(jì)算單元41(例如，計(jì)算機(jī)，但不限于此)；一控制芯片 421以及一目標(biāo)發(fā)展芯片422，其中該控制芯片421與該計(jì)算單元41耦接，其具有一信號(hào)傳 輸單元521，以接收或發(fā)送一信號(hào)至該計(jì)算單元41 ;一微控制單元522，其與該信號(hào)傳輸單 元521耦接，以控制信號(hào)傳輸單元521的信號(hào)接收或信號(hào)發(fā)送狀態(tài)；一模式/指令控制單元 523，其與該微控制單元522耦接，并根據(jù)該計(jì)算單元41傳送至該微控制單元522的指令， 控制該模式/指令控制單元523產(chǎn)生一模式控制信號(hào)M0DE_SEL ; —時(shí)脈產(chǎn)生單元524，其與 該微控制單元522耦接，并根據(jù)該計(jì)算單元41傳送至該微控制單元522的指令，控制該時(shí) 脈產(chǎn)生單元524產(chǎn)生一第一時(shí)脈信號(hào)EXT_CLK ;—存儲(chǔ)單元525 (例如，可程序化只讀存儲(chǔ) 器)，其與該微控制單元522耦接，并根據(jù)該計(jì)算單元41傳送至該微控制單元522的指令， 控制該存儲(chǔ)單元525產(chǎn)生一第一控制指令碼EX乙PR0M;其中該目標(biāo)發(fā)展芯片422，其與該控 制芯片421耦接，以接收該控制芯片421傳送的模式控制信號(hào)MODE—SEL、該第一時(shí)脈信號(hào) EXT_CLK及該第一控制指令碼EXT_PROM，并依據(jù)該控制芯片421的模式控制信號(hào)MODE_SEL 決定該目標(biāo)發(fā)展芯片422所使用的最終時(shí)脈信號(hào)CLK與最終控制指令碼PROM的來源，并產(chǎn) 生一狀態(tài)信號(hào)status通過該控制芯片421傳送至該計(jì)算單元41，其中該狀態(tài)信號(hào)status 傳送至該微控制單元522，再經(jīng)由該信號(hào)傳輸單元521傳送至該計(jì)算單元41，其中該目標(biāo)發(fā) 展芯片422可以直接作為一目標(biāo)芯片，單獨(dú)使用運(yùn)作。 一般來說，較佳系該目標(biāo)發(fā)展芯片 422包含一轉(zhuǎn)換控制接口 631，其具有一時(shí)脈切換單元SW1及一指令碼切換單元SW2，以接 受該控制芯片421的模式控制信號(hào)MODE_SEL及選擇一微處理機(jī)處理電路632使用的控制 指令碼PROM與時(shí)脈信號(hào)CLK信號(hào)來源；其中該微處理機(jī)處理電路632與該轉(zhuǎn)換控制接口 631耦接，并具有一 內(nèi)部存儲(chǔ)單元INT_PR0M (例如，可程序化只讀存儲(chǔ)器)、一 內(nèi)部時(shí)脈產(chǎn)生 單元IN乙CLK及一內(nèi)部狀態(tài)緩存器IN乙Register，其中該內(nèi)部存儲(chǔ)單元IN乙PROM產(chǎn)生一 第二控制指令碼，傳輸至該指令碼切換單元SW2，以產(chǎn)出供給該微處理機(jī)處理電路632運(yùn)行 的新控制指令碼，該內(nèi)部時(shí)脈產(chǎn)生單元IN乙CLK產(chǎn)生一第二時(shí)脈信號(hào)，傳輸至該時(shí)脈切換 單元SW1，以產(chǎn)出供給該微處理機(jī)處理電路632運(yùn)行的新時(shí)脈信號(hào)，該內(nèi)部狀態(tài)緩存器IN乙 Register將該微處理機(jī)處理電路632運(yùn)行后的結(jié)果及狀態(tài)傳送至該控制芯片421。而前述 的該指令碼切換單元SW2接收該模式控制信號(hào)MODE_SEL，以決定該微處理機(jī)處理電路632 運(yùn)作的控制指令碼來源，是源自控制芯片421的第一控制指令碼EXT_PROM抑或是源自該微處理機(jī)處理電路632的第二控制指令碼INT_PR0M，該時(shí)脈信號(hào)切換單元SW1接收該模式控 制信號(hào)M0DE_SEL，以決定該微處理機(jī)處理電路632運(yùn)作的時(shí)脈信號(hào)來源，是源自控制芯片 421的第一時(shí)脈信號(hào)EX乙CLK抑或是源自微處理機(jī)處理電路632的第二時(shí)脈信號(hào)INT_CLK。
請(qǐng)?jiān)賲⒖紙D4、圖5及圖6，本發(fā)明的電路模擬仿真系統(tǒng)42的控制芯片421接受計(jì) 算單元41的指令，針對(duì)目標(biāo)發(fā)展芯片422進(jìn)行下達(dá)各種模式運(yùn)作，目標(biāo)發(fā)展芯片422則通 過來自控制芯片421所傳達(dá)的操作模式，針對(duì)程序指令碼，系統(tǒng)時(shí)脈與時(shí)序等進(jìn)行信號(hào)來 源切換控制，基本上，在本發(fā)明的電路模擬仿真系統(tǒng)42不同的開發(fā)系統(tǒng)上，針對(duì)不同的開 發(fā)系統(tǒng)會(huì)開發(fā)使用不同的目標(biāo)發(fā)展芯片422 ;控制芯片421因?yàn)楣δ芄潭ǎ虼藭?huì)使用相同 控制芯片421，但目標(biāo)發(fā)展芯片422會(huì)因?yàn)樗鶎?duì)應(yīng)的集成電路不同而建構(gòu)不同的目標(biāo)發(fā)展 芯片。而控制芯片422其功能包含信號(hào)傳輸單元521的微控制單元522，通過接受來自計(jì) 算單元41送至的控制指令，提供對(duì)目標(biāo)發(fā)展芯片422控制該模式/指令控制單元523，計(jì) 算單元41可通過控制芯片421進(jìn)行讀取或?qū)懭肽繕?biāo)發(fā)展芯片內(nèi)部一般緩存器?？刂菩酒?421在仿真模式下可提供由時(shí)脈產(chǎn)生單元524的時(shí)脈信號(hào)EXT_CLK，以作為目標(biāo)發(fā)展芯片 422的外部精準(zhǔn)時(shí)脈信號(hào)EXT_CLK，或是傳送存儲(chǔ)單元525的指令碼給目標(biāo)發(fā)展芯片422作 為核心程控指令碼EXT_PR0M。目標(biāo)發(fā)展芯片422的轉(zhuǎn)換控制界面631除了接收來自控制 芯片421所傳達(dá)的操作模式，其主要功能僅針對(duì)時(shí)脈，程序集與時(shí)序等進(jìn)行來源切換控制， 并未變更影響微處理機(jī)處理電路632的各種控制線路，所以目標(biāo)發(fā)展芯片422是以最后的 微處理機(jī)處理電路632為基礎(chǔ)，在最小變動(dòng)原則下，僅新增一額外轉(zhuǎn)換控制界面631，以提 供本發(fā)明的電路模擬仿真系統(tǒng)42各種不同操作模式運(yùn)作，由控制芯片421接收來自計(jì)算單 元41下達(dá)的指念內(nèi)容，進(jìn)行模式控制或傳遞接收目標(biāo)發(fā)展芯片422內(nèi)所有一般緩存器的狀 態(tài)。當(dāng)本發(fā)明的電路模擬仿真系統(tǒng)42設(shè)定為仿真模式時(shí)，目標(biāo)發(fā)展芯片422的時(shí)脈切換單 元SW1或指令碼切換單元SW2可以切換為使用控制芯片421的第一時(shí)脈信號(hào)與第一控制指 令碼EX乙PROM;當(dāng)設(shè)定為實(shí)時(shí)執(zhí)行(FREE_RUN)模式時(shí)，目標(biāo)發(fā)展芯片422可以直接使用與 真實(shí)芯片內(nèi)部相同所產(chǎn)出的第二時(shí)脈信號(hào)與第二控制指令碼，進(jìn)行與真實(shí)芯片一樣的運(yùn)作 行為；當(dāng)本發(fā)明的電路模擬仿真系統(tǒng)42設(shè)定為緩存器讀寫模式時(shí)，其允許通過對(duì)目標(biāo)發(fā)展 芯片422內(nèi)部通過與真實(shí)微處理機(jī)處理電路632 —樣的路徑，直接讀取或設(shè)定寫入目標(biāo)發(fā) 展芯片422內(nèi)部緩存器狀態(tài)。新增的轉(zhuǎn)換控制界面631并不會(huì)影響原來微處理機(jī)處理電路 632運(yùn)作，但通過部分系統(tǒng)功能的切換如時(shí)脈切換單元SW1及指令碼切換單元SW2，它又可 以很快進(jìn)行與一般電路模擬仿真系統(tǒng)相同的操作功能，進(jìn)行程序監(jiān)控，條件執(zhí)行與單步執(zhí) 行等電路模擬仿真系統(tǒng)發(fā)展功能。通過模式功能變換，進(jìn)行與電路模擬仿真系統(tǒng)仿真仿真 一樣的功能(單步執(zhí)行，中斷等功能)，同時(shí)因?yàn)樗鼡碛信c實(shí)際IC 一樣的電路，所以它可以 實(shí)時(shí)執(zhí)行與一顆實(shí)際集成電路一模一樣的菜單現(xiàn)，可以更真實(shí)的呈現(xiàn)實(shí)際集成電路系統(tǒng)所 具有的完全相同的性能，同時(shí)因?yàn)樾率诫娐纺M仿真系統(tǒng)已經(jīng)包含原本計(jì)劃的集成電路所 有內(nèi)容。 —般來說，基本控制模式設(shè)定包含 —緩存器讀取寫入模式，可以進(jìn)行修改設(shè)定儲(chǔ)存于目標(biāo)發(fā)展芯片內(nèi)部緩存器的狀 態(tài)，可以在不同運(yùn)作模式后如仿真模式或?qū)崟r(shí)執(zhí)行(FREE_RUN)模式后，讀取目標(biāo)發(fā)展芯片 內(nèi)部特定緩存器的狀態(tài)。 —仿真模式，可以選擇切換目標(biāo)發(fā)展芯片內(nèi)部使用選擇第一控制指令碼EX乙PROM與第一時(shí)脈信號(hào)EXT_CLK來源，改由控制芯片提供，以方便硬件進(jìn)行偵錯(cuò)行為。 實(shí)時(shí)執(zhí)行(FREE_RUN)模式，選擇目標(biāo)發(fā)展芯片的內(nèi)部存儲(chǔ)單元INT_PR0M，內(nèi)部時(shí)
脈產(chǎn)生單元INT_CLK的時(shí)脈信號(hào)來源直接來自目標(biāo)發(fā)展芯片內(nèi)部的實(shí)體微控制器，以厘清
判別目標(biāo)發(fā)展芯片本身時(shí)脈信號(hào)運(yùn)作的正確性。目標(biāo)發(fā)展芯片直接使用與真實(shí)芯片內(nèi)部相
同電路所產(chǎn)出的時(shí)脈信號(hào)，進(jìn)行與真實(shí)芯片一樣的運(yùn)作行為。當(dāng)它設(shè)定是實(shí)時(shí)執(zhí)行(FREE_
RUN)模式時(shí)，使用來自目標(biāo)發(fā)展芯片時(shí)脈信號(hào)，就如同一顆實(shí)際芯片正在進(jìn)行實(shí)時(shí)功能運(yùn)作。 —實(shí)時(shí)執(zhí)行(FREE RUN)模式，切換主程序來源是來自控制芯片來自目標(biāo)發(fā)展芯 片，以厘清目標(biāo)發(fā)展芯片的主程序來源的正確性。 —停止模式，可以中斷主程序執(zhí)行，讓程序執(zhí)行時(shí)間停止，同時(shí)偵錯(cuò)監(jiān)視內(nèi)部緩存 器錯(cuò)誤的發(fā)生。 目標(biāo)發(fā)展芯片因?yàn)閾碛信c實(shí)際集成電路完全相同的電路與性能，當(dāng)它獨(dú)立使用 時(shí)，只要芯片外部設(shè)定固定為實(shí)時(shí)執(zhí)行(FREE RUN)模式，它可以視同一顆獨(dú)立的芯片獨(dú)立 運(yùn)作，因此開發(fā)流程上，先開發(fā)完成供應(yīng)電路模擬仿真系統(tǒng)使用的目標(biāo)發(fā)展芯片再進(jìn)行功 能省略(COST DOWN)成最后實(shí)際集成電路成獨(dú)立芯片。也因此，在驗(yàn)證過程中，驗(yàn)證電路模 擬仿真系統(tǒng)的目標(biāo)發(fā)展芯片可視為直接驗(yàn)證最后的獨(dú)立芯片，因?yàn)閮烧甙酒谱髋c功 能一模一樣。 由以上所述可以清楚地明了 ，本發(fā)明系提供一種電路模擬仿真系統(tǒng)，其可解決實(shí) 際集成電路特性與電路模擬仿真系統(tǒng)性能間可能存在功能間差異。 雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，在不背離本發(fā) 明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和 變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
一種電路模擬仿真系統(tǒng)，其特征在于，包含有一計(jì)算單元；一控制芯片，其與該計(jì)算單元耦接，其具有一信號(hào)傳輸單元，以接收或發(fā)送一信號(hào)至該計(jì)算單元；一微控制單元，其與該信號(hào)傳輸單元耦接，以控制信號(hào)傳輸單元的信號(hào)接收或信號(hào)發(fā)送狀態(tài)；一模式/指令控制單元，其與該微控制單元耦接，并根據(jù)該計(jì)算單元傳送至該微控制單元的指令，控制該模式/指令控制單元產(chǎn)生一模式控制信號(hào)；一時(shí)脈產(chǎn)生單元，其與該微控制單元耦接，并根據(jù)該計(jì)算單元傳送至該微控制單元的指令，控制該時(shí)脈產(chǎn)生單元產(chǎn)生一第一時(shí)脈信號(hào)；一存儲(chǔ)單元，其與該微控制單元耦接，并根據(jù)該計(jì)算單元傳送至該微控制單元的指令，控制該存儲(chǔ)單元產(chǎn)生一第一控制指令碼；以及一目標(biāo)發(fā)展芯片，其與該控制芯片耦接，以接收該模式控制信號(hào)、該第一時(shí)脈信號(hào)及該第一控制指令碼，并依據(jù)該控制芯片的模式控制信號(hào)決定該目標(biāo)發(fā)展芯片所使用的第一時(shí)脈信號(hào)與第一控制指令碼來源，并產(chǎn)生一狀態(tài)信號(hào)通過該控制芯片傳送至該計(jì)算單元。
2. 如權(quán)利要求1所述的電路模擬仿真系統(tǒng)，其特征在于，該狀態(tài)信號(hào)傳送至該微控制單元再經(jīng)由該信號(hào)傳輸單元傳送至該計(jì)算單元。
3. 如權(quán)利要求1所述的電路模擬仿真系統(tǒng)，其特征在于，該計(jì)算單元為一計(jì)算機(jī)。
4. 如權(quán)利要求1所述的電路模擬仿真系統(tǒng)，其特征在于，該目標(biāo)發(fā)展芯片包含一轉(zhuǎn)換控制接口 ，其具有一時(shí)脈切換單元及一指令碼切換單元，以接受該控制芯片的模式控制信號(hào)及選擇一微處理機(jī)處理電路使用的第一控制指令碼與第一時(shí)脈信號(hào)來源；其中該微處理機(jī)處理電路與該轉(zhuǎn)換控制接口耦接，并具有一內(nèi)部存儲(chǔ)單元、一內(nèi)部時(shí)脈產(chǎn)生單元及一內(nèi)部狀態(tài)緩存器。
5. 如權(quán)利要求4所述的電路模擬仿真系統(tǒng)，其特征在于，該內(nèi)部存儲(chǔ)單元產(chǎn)生一第二控制指令碼，傳輸至該指令碼切換單元，以產(chǎn)出供給該微處理機(jī)處理電路運(yùn)行的新控制指令碼。
6. 如權(quán)利要求4所述的電路模擬仿真系統(tǒng)，其特征在于，該內(nèi)部時(shí)脈產(chǎn)生單元產(chǎn)生一第二時(shí)脈信號(hào)，傳輸至該時(shí)脈切換單元，以產(chǎn)出供給該微處理機(jī)處理電路運(yùn)行的新時(shí)脈信號(hào)。
7. 如權(quán)利要求4所述的電路模擬仿真系統(tǒng)，其特征在于，該內(nèi)部狀態(tài)緩存器將該微處理機(jī)處理電路運(yùn)行后的結(jié)果及狀態(tài)傳送至該控制芯片。
8. 如權(quán)利要求4所述的電路模擬仿真系統(tǒng)，其特征在于，該內(nèi)部存儲(chǔ)單元為一可程序化只讀存儲(chǔ)器。
9. 如權(quán)利要求5所述的電路模擬仿真系統(tǒng)，其特征在于，該指令碼切換單元接收該模式控制信號(hào)，以決定該微處理機(jī)處理電路運(yùn)作的控制指令碼來源，是源自控制芯片的第一控制指令碼抑或是源自該微處理機(jī)處理電路的第二控制指令碼。
10. 如權(quán)利要求6所述的電路模擬仿真系統(tǒng)，其特征在于，該時(shí)脈信號(hào)切換單元接收該模式控制信號(hào)，以決定該微處理機(jī)處理電路運(yùn)作的時(shí)脈信號(hào)來源，是源自控制芯片的第一時(shí)脈信號(hào)抑或是源自微處理機(jī)處理電路的第二時(shí)脈信號(hào)。
11.如權(quán)利要求1所述的電路模擬仿真系統(tǒng)，其特征在于，該目標(biāo)發(fā)展芯片直接作為一 目標(biāo)芯片，使該目標(biāo)芯片單獨(dú)運(yùn)作。
全文摘要
本發(fā)明揭露一種電路模擬仿真系統(tǒng)，其包括一計(jì)算單元；一控制芯片；以及一目標(biāo)發(fā)展芯片。藉此將實(shí)際集成電路與電路模擬仿真系統(tǒng)同時(shí)建構(gòu)完成，兼顧實(shí)際集成電路性能與發(fā)展系統(tǒng)性能的一致性，當(dāng)每次完成新的集成電路時(shí)，其特有且專屬的電路模擬仿真系統(tǒng)也同時(shí)很快建構(gòu)完成，兩者具有使用相同電路與相同工藝，減少發(fā)生在實(shí)際集成電路與電路模擬仿真系統(tǒng)兩者間電路連接與性能上的差異。因此，在電路模擬仿真系統(tǒng)進(jìn)行電路驗(yàn)證或除錯(cuò)時(shí)，同時(shí)也是在驗(yàn)證實(shí)際集成電路功能。
文檔編號(hào)G06F17/50GK101739473SQ200810171148
公開日2010年6月16日 申請(qǐng)日期2008年10月22日 優(yōu)先權(quán)日2008年10月22日
發(fā)明者余國成, 王瑞文, 許績賀 申請(qǐng)人:盛群半導(dǎo)體股份有限公司