專利名稱：預(yù)測高壓器件中的襯底電流的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種精確預(yù)測高壓器件中的襯底電流(substrate current)的建才莫方法(modeling method )，其中，高壓器件包括高壓 MOS晶體管，并且由于熱電子效應(yīng)，襯底電流流過襯底。
背景技術(shù)：
在半導(dǎo)體集成器件中，例如在金屬氧化物半導(dǎo)體(MOS)晶體 管中，^"底電-克可以祐 使用并可以表示熱電子歲文應(yīng)(hot electron effect )。熱電子效應(yīng)可以是這才羊一種J見象在MOS晶體管中，當(dāng) 電子/人源區(qū)穿過溝道區(qū)向漏區(qū)移動時，在位于漏區(qū)末端周圍的溝道 中施力口纟會電子的電場可以凈皮最大4匕，而電子的動能(kinetic energy ) 可以顯著地增加。 一些電子可以超過Si-Si02界面處的能量勢壘 (energy barrier), 乂人而可以進入Si02月莫中。這種具有相當(dāng)高能量 (significant energy )的電子可以;波稱作熱電子。當(dāng)具有高能量的電 子移動時，這些具有高能量的電子可能在漏極結(jié)的高電場區(qū)中引起 碰撞電離(impact ionization),其中具有高能量的電子可以是熱電 子。由于石並撞電離，可能產(chǎn)生二次(secondary)電子-空穴對。由于 這些，電子可以向漏區(qū)移動并可以4吏漏才及電;;克增力o。 it匕外，空穴可 以沿著電場向襯底移動，從而可以形成襯底電流。因此，可以基于 襯底電流來分析熱電子效應(yīng)可能發(fā)生的程度(extent )。也就是，襯底電流的增加可以表明，MOS晶體管中的熱電子歲文應(yīng)可能相只寸更 顯著。襯底電流的增加可以影響MOS晶體管的電特性。例如，在 CMOS電路中，可能發(fā)生諸如噪聲或閂鎖(latch-up)的各種問題。 由于這個原因，如果操作電路，就可能產(chǎn)生錯誤。
圖1示出了在相關(guān)技術(shù)(related art) MOS晶體管中的漏極電 壓Vd 4呆持于3.3V、2.75V和2.2V的狀態(tài)下，襯底電流隨4冊電壓(gate voltage)的變化。參照圖1,如果相關(guān)技術(shù)晶體管中的漏極電壓保 持在預(yù)定值或者更高的值，例如，當(dāng)漏極電壓Vd可以是3.3V時， 襯底電流最初可以隨著才冊電壓增加。此外，襯底電流可以在一定的 峰j直點之后下降。原因可能如下。
起初，如杲施加4冊電壓，則漏4及電流可以增加，用于石並撞電離 的電子的數(shù)量可以增加。如果4冊電壓變得過高，MOS晶體管的梯: 作可以/人飽和區(qū)進入線性區(qū)。因此，溝道中的夾斷點(pinch-off point)處的垂直電場可以降4氐。結(jié)果，石並撞電離率可以降低。襯底 電流可能是影響產(chǎn)品可靠性和l命出阻抗(output resistance)的重要 因數(shù)。因此，在開發(fā)半導(dǎo)體器件的過程中，可能有必要精確地理解 和預(yù)測襯底電流的特性。此外，隨著半導(dǎo)體器件變得更加高度集成， 熱電子效應(yīng)可能變得更加顯著。因此，在開發(fā)高度集成的半導(dǎo)體器 件的過程中，可能4艮重要的是，預(yù)測MOS晶體管中襯底電流可能 具有什么特性。
在包括MOS晶體管的器件中，可以通過基于碰撞電離的建模 (modeling)來預(yù)測襯底電流的特性。在商業(yè)上，可以獲得許多程 序，這些程序可以預(yù)測包括MOS晶體管的器件的襯底電流。例如， SPICE就是^殳計禾呈序的 一個實例，該i殳計:擇序可以4吏用Berkeley -豆 溝道絕縛4冊場效應(yīng)晶體管才莫型(Berkeley Short-channel IgFET Mode ) (BSIM3 )來預(yù)測村底電流?；贐SIM3的襯底電流預(yù)測模型可能 不能精確地預(yù)測高壓器件的襯底電流，諸如高壓MOS晶體管的襯底電流。高壓MOS晶體管可以具有足夠的能力(capability)來經(jīng) 受高電壓，其中該高電壓可以施加到其漏才及，并且該高壓MOS晶 體管可以廣泛應(yīng)用于各種功率器件(power device )中。
高壓MOS晶體管可以包括橫向雙擴散MOS ( LDMOS )，在該 才黃向雙擴散MOS中漏區(qū)可以一皮輕雜質(zhì)〗參雜，它可以保持漏4及在高 壓下的穩(wěn)定性，并且可以橫向地延伸。在包括高壓MOS晶體管的 器件中的襯底電流的特性可以與包括相關(guān)技術(shù)晶體管的器件中的 襯底電流的特性不同。
圖2示出了在漏極電壓Vd可以保持在13.5V、 11V、 8.5V和6V 時，高壓MOS晶體管中依賴于柵電壓的襯底電流特性。參照圖2， 在高壓器件中，如果漏極電壓Vd起初為8.5V，倘若柵電壓增加， 則襯底電流也可以增加(第一區(qū)，200)。在一定的峰值點之后，襯 底電流可以開始下降(第二區(qū)，210)。在第一區(qū)和第二區(qū)中，高壓 器件可以具有與包括相關(guān)技術(shù)MOS晶體管的器件基本相同的特 性。如果4冊電壓進一步增加，襯底電流可以再次增加(第三區(qū)，220 )。 在諸如相關(guān)技術(shù)MOS晶體管的器件中可能觀察不到這樣的第三 區(qū)。因此，通過依據(jù)相關(guān)技術(shù)(已知4支術(shù)，related art)來建模
(modeling )，不能4青確地預(yù)測高壓器件中4于底電流的特性
(behavior )。

發(fā)明內(nèi)容
本發(fā)明實施例涉及一種建才莫方法，該方法可以4青確i也予貞測高壓 器件中的襯底電流，其中，該高壓器件包括高壓MOS晶體管，而 且由于熱電子歲丈應(yīng)，4于底電;充;危過4于底。
本發(fā)明實施例涉及 一 種方法，該方法可以通過將第三區(qū)中的襯 底電流分量("附加襯底電流")疊加到通過基于BSIM3的建模獲得的襯底電流上來精確地預(yù)測高壓器件中的襯底電流，其中上述第
三區(qū)中的4于底電流分量可以用三元算子(ternary operator)來才莫擬 (model )。
根據(jù)本發(fā)明實施例， 一種預(yù)測諸如高壓晶體管的高壓器件中的 襯底電流的方法可以包括下列步驟中的至少之一確定漏極電壓是
否等于或高于指定的第一臨界值；如果確定出漏極電壓低于第一臨
界值，則將附加襯底電流設(shè)置為0;如果確定出漏極電壓等于或高 于第一臨界值，則確定柵電壓是否等于或高于指定的第二臨界值； 如果確定出柵電壓低于第二臨界值，則將附加襯底電流設(shè)置為0; 如果確定柵電壓等于或大于第二臨界值，則將附加襯底電流設(shè)置為 一個值，其中該值通過將第一臨界值與柵電壓之差的二次冪、漏極 電壓以及比例常數(shù)進行相乘來獲得；以及然后將附加襯底電流疊加 到通過基于BSIM3的建模獲得的襯底電流上。
才艮據(jù)本發(fā)明實施例， 一種方法可以包括下列步驟中的至少之 一確定器件的漏極電壓是否等于或高于指定的第一臨界值；如果 漏極電壓低于第一臨界值，則將附加襯底電流設(shè)置為0;如果漏極 電壓等于或高于第一臨界值，則確定柵電壓是否等于或高于指定的 第二臨界值；如果柵電壓低于第二臨界值，則將附加襯底電流設(shè)置 為0;如果柵電壓等于或高于第二臨界值，則將附加襯底電流設(shè)置 為一個值，其中該值通過將第一臨界值與柵電壓之差的二次冪、漏 極電壓以及比例常數(shù)進行相乘來獲得；以及然后將附加襯底電流疊 加到通過MOSFET器件建模獲得的襯底電流上。
根據(jù)本發(fā)明實施例， 一種方法可以包括下列步驟中的至少之 一設(shè)置器件的第一臨界值；將第一臨界值與柵電壓之差的二次冪、 漏極電壓以及比例常數(shù)進行相乘來獲得附力p襯底電流；以及然后將 附加4于底電流疊加到通過MOSFET器件建才莫獲得的襯底電流上。
8才艮據(jù)本發(fā)明實施例，可以預(yù)測高壓MOS晶體管中的襯底電流 的特性，其中，該特性不能通過相關(guān)技術(shù)的基于BSIM3的建模來 預(yù)測。因此，對于新的器件^沒計，可以才是供相對更^T確的信息。此 外，不必要制造用于檢測襯底電流的器件。結(jié)果，可以降低產(chǎn)品開 發(fā)所需的成本和時間。


圖1示出了 MOS晶體管中在給定的漏極電壓下，襯底電流隨 斥冊電壓的變化。
圖2示出了高壓MOS晶體管中在給定的漏極電壓下，襯底電 流隨4冊電壓的變化。
實例圖3示出了由根據(jù)本發(fā)明實施例的襯底電流預(yù)測模型獲得 的襯底電流與測量值的對比結(jié)果。
具體實施例方式
根據(jù)本發(fā)明實施例，可以提供一種預(yù)測高壓器件中襯底電流的 方法，該方法可以精確地預(yù)測第一區(qū)、第二區(qū)和第三區(qū)中的襯底電 力中b分量(substrate current components )。這可以、通過依才居具有三元算 子(ternary operator)的表達式在第三區(qū)中對襯底電流分量進行建 才莫來實現(xiàn)，其中，在第三區(qū)中當(dāng)通過預(yù)測襯底電流的建才莫例如基于 BSIM3的建模來計算高壓器件中的襯底電流時，可能產(chǎn)生不一致。 然后，可以將模擬得出的襯底電流疊加到基于BSIM3的建模得出 的結(jié)果上。
根據(jù)本發(fā)明實施例，三元算子可以由表達式1來表示。 (表達式1 )(條件；值l:值2)
如果條件為真，則該表達式可以返回值l，如果條件為假，則 該表達式可以返回值2。才艮據(jù)本發(fā)明實施例，可以通過具有三元算 子的表達式2來表示附加襯底電流。
(表達式2)
(Vd 2 Vcrt ) ; {[ Vg 2 Vguim; a x Vd x (Vg-Vgturn) 2: 0]: 0} Vd:漏才及電壓 Vg:柵電壓
Vcrt:在襯底電流開始(appears)隨4冊電壓變化的情況下的漏 才及電壓
Vgtum:當(dāng)下降的襯底電流開始增加時的柵電壓 a:比例常數(shù)
才艮據(jù)本發(fā)明實施例，現(xiàn)在將描述該表達式。首先，可以確定漏 極電壓是否等于或高于預(yù)定的臨界值Vcrt ("第一臨界值")。根據(jù)本 發(fā)明實施例，如圖2所示，如果漏極電壓低于8.5V (例如，6V的 漏極電壓)，即4吏4冊電壓增加，襯底電流也可能不出現(xiàn)變化。才艮據(jù) 本發(fā)明實施例，8.5V可以成為第一臨界值Vcrt。如果漏極電壓Vd 小于作為第一臨界值的8.5V,則附加襯底電流可以被置為0。根據(jù) 本發(fā)明實施例，如果漏極電壓Vd等于或大于8.5V，該過程可以繼 續(xù)進行。
根據(jù)本發(fā)明實施例，可以確定柵電壓是否等于或高于指定的臨 界值Vgtum ("第二臨界值")。根據(jù)本發(fā)明實施例，如圖2所示，如 果柵電壓增加到等于或高于預(yù)定電壓，則可以出現(xiàn)下降的襯底電流 可以再次增加的區(qū)域(也就是，第三區(qū)域)。在當(dāng)襯底電流可以再
10次增加的時間點上，柵電壓可以成為第二臨界值。根據(jù)本發(fā)明實施 例，如果柵電壓低于第二臨界值，則附加襯底電流可以被置為0。
根據(jù)本發(fā)明實施例，如果柵電壓等于或高于第二臨界值，則可
以由表達式2來設(shè)置附加襯底電流。表達式2可以用于模擬高壓 MOS晶體管中襯底電流的特性。4艮據(jù)本發(fā)明實施例，襯底電流可 以與第一臨界值和柵電壓之差的二次冪和漏極電壓Vd的乘積成比
例。才艮據(jù)本發(fā)明實施例，在表達式2中，比例常凄ta可以通過器件 的#刀步實馬全(preliminary experiment ) 或凈刀步過禾呈 (preliminary process)來獲得，其中，該初步實-瞼或初步過程可以預(yù)先實施。根 據(jù)本發(fā)明實施例，可以在數(shù)據(jù)庫(database)中列出或提供比例常數(shù)。
才艮據(jù)本發(fā)明實施例，如果獲得附加襯底電流，則過程可以繼續(xù) 進行。根據(jù)本發(fā)明實施例，可以將附加襯底電流疊加到基于根據(jù)相 關(guān)技術(shù)的BSIM3計算出的襯底電流上?；诟鶕?jù)相關(guān)技術(shù)的BSIM3 計算出的一于底電流可以與圖2的第一和第二區(qū)中的4于底電流相一 致，但可能與第三區(qū)中的襯底電流不一致。根據(jù)本發(fā)明實施例獲得 的沖十底電；充分量(substrate current component)可以與第三區(qū)中的^H" 底電流分量一致。才艮據(jù)本發(fā)明實施例，通過將附加襯底電流疊加到 通過根據(jù)相關(guān)技術(shù)的建模獲得的襯底電流上，可以預(yù)測所有區(qū)中的 襯底電流的特性。
實例圖3示出了由根據(jù)本發(fā)明實施例的仿真(simulation)得出 的襯底電流與實際襯底電流的對比結(jié)果。關(guān)于在仿真中 <吏用的參 數(shù)，漏極電壓可以是13.5V，第一臨界值可以是10V，而第二臨界 值可以是9V。根據(jù)本發(fā)明實施例，比例常數(shù)'a，可以是7e入?yún)?照實例圖3，在第三區(qū)中，通過相關(guān)技術(shù)的基于BSIM3的建模，不 能精確地預(yù)測襯底電流。根據(jù)本發(fā)明實施例，可以如上所述更精確 地預(yù)測襯底電流。盡管本文中描述了多個實施例，《旦是應(yīng)該理解，本領(lǐng)域技術(shù)人 員可以想到多種其他修改和實施例，它們都將落入本公開的原則的 精神和范圍內(nèi)。更特別地，在本7>開、附圖、以及所附權(quán)利要求的
選的使用對本領(lǐng)域技術(shù)人員來說也是顯而易見的選擇。
權(quán)利要求
1. 一種方法，包括確定器件的漏極電壓是否等于或高于指定的第一臨界值；如果所述漏極電壓低于所述第一臨界值，則將附加襯底電流設(shè)置為0；如果所述漏極電壓等于或高于所述第一臨界值，則確定柵電壓是否等于或高于指定的第二臨界值；如果所述柵電壓低于所述第二臨界值，則將所述附加襯底電流設(shè)置為0；如果所述柵電壓等于或高于所述第二臨界值，則將所述附加襯底電流設(shè)置為一個值，其中所述值通過將所述第一臨界值和所述柵電壓之差的二次冪、所述漏極電壓以及比例常數(shù)進行相乘來獲得；以及然后將所述附加襯底電流疊加到通過MOSFET器件建模獲得的襯底電流上。
2. 根據(jù)權(quán)利要求1所述的方法，其中，所述MOSFET器件建模 包括基于Berkeley短溝道絕緣柵場效應(yīng)晶體管模型(BSIM3 ) 的建模。
3. 根據(jù)權(quán)利要求1所述的方法，其中，將所述第一臨界值設(shè)置為 當(dāng)所述襯底電流開始隨所述柵電壓變化時的所述漏極電壓。
4. 根據(jù)權(quán)利要求3所述的方法，其中，所述第一臨界值是大約 8.5V。
5. 根據(jù)權(quán)利要求1所述的方法，其中，將所述第二臨界值設(shè)置為 當(dāng)下降的4于底電流開始增加時的所述4冊電壓。
6. 根據(jù)權(quán)利要求1所述的方法，其中，所述第二臨界值小于所述 第一臨界值。
7. 才艮據(jù)權(quán)利要求1所述的方法，其中，所述附加襯底電流由表 達式((a)x(V》x (Vg-Vgtum")來確定，其中，Vd是所述漏極電壓， Vg是所述柵電壓，Vgtum是當(dāng)下降的襯底電流開始增加時的所 述才冊電壓，而"a"是所述比例常凄史。
8. 根據(jù)權(quán)利要求1所述的方法，其中，所述比例常數(shù)通過初步過 程來獲得，并在數(shù)據(jù)庫中列出所述比例常^t。
9. 根據(jù)權(quán)利要求1所述的方法，其中，所述比例常數(shù)是大約7e—7。
10. —種方法，包才舌設(shè)置器件的第一臨界值；將所述第一臨界值和柵電壓之差的二次冪、漏極電壓以及 比例常數(shù)進行相乘來獲得附加襯底電流；以及然后將所述附加襯底電流疊加到通過MOSFET器件建—莫獲得 的^十底電;充上。
11. 才艮據(jù)纟又利要求10所述的方法，進一步包括確定所述器件的所 述漏極電壓是否等于或高于所述第一臨界值，如果所述漏極電 壓低于所述第一臨界值，則將所述附加襯底電流設(shè)置為0。
12. 沖艮據(jù)權(quán)利要求10所述的方法，進一步包括確定所述器件的所述漏極電壓是否等于或高于所述第一 臨界值；如果所述漏極電壓等于或高于所述第一臨界值，則確定所述柵電壓是否等于或高于第二臨界值；以及然后如果所述4冊電壓^f氐于所述第二臨界值，則將所述附加襯底 電流i殳置為0。
13. 根據(jù)權(quán)利要求12所述的方法，其中，將所述第二臨界值設(shè)置 為當(dāng)下降的襯底電流開始增加時的所述柵電壓。
14. 根據(jù)權(quán)利要求12所述的方法，其中，所述第二臨界值為大約 9V。
15. 根據(jù)權(quán)利要求12所述的方法，其中，所述第二臨界值低于所 述第一臨界值。
16. 根據(jù)權(quán)利要求10所述的方法，其中，所述MOSFET器件建模 包括基于Berkeley短溝道絕緣柵場效應(yīng)晶體管模型(BSIM3 ) 的建模。
17. 根據(jù)權(quán)利要求10所述的方法，其中，將所述第一臨界值設(shè)置 為當(dāng)所述襯底電流開始隨所述柵電壓變化時的所述漏極電壓。
18. 根據(jù)權(quán)利要求10所述的方法，其中，所述附加襯底電流由表 達式((a)x (Vd) x (Vg-Vg咖)2)來確定，其中，Vd是所述漏極電 壓，Vg是所述柵電壓，Vg咖是當(dāng)下降的襯底電流開始增加時 的所述柵電壓，而"a"是所述比例常數(shù)。
19. 才艮據(jù)4又利要求10所述的方法，其中，所述比例常數(shù)通過初步 過程來獲得，并"R供在數(shù)據(jù)庫中。
20. 根據(jù)權(quán)利要求IO所述的方法，其中，所述比例常數(shù)為大約7e々。
全文摘要
一種預(yù)測高壓器件中襯底電流的方法，該方法可以精確地預(yù)測第一區(qū)、第二區(qū)和第三區(qū)中各自的襯底電流分量。這可以通過在第三區(qū)中對襯底電流分量進行建模來實現(xiàn)，在第三區(qū)中，當(dāng)例如使用基于BSIM3的建模來計算高壓器件中的襯底電流時，可能出現(xiàn)不一致。根據(jù)本發(fā)明實施例，可以通過具有三元算子的表達式來對第三區(qū)的襯底電流進行建模，并且可以將模擬出的襯底電流疊加到通過基于BSIM3的建模獲得的襯底電流上。
文檔編號G06F17/50GK101470769SQ20081017278
公開日2009年7月1日 申請日期2008年12月12日 優(yōu)先權(quán)日2007年12月26日
發(fā)明者郭尚勛 申請人:東部高科股份有限公司