專(zhuān)利名稱(chēng)：轉(zhuǎn)換微處理器的電壓識(shí)別碼的方法和計(jì)算機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種轉(zhuǎn)換微處理器的電壓識(shí)別碼的方法，且特別涉及一種微 處理器的電壓識(shí)別碼的轉(zhuǎn)換方法，使該微處理器可以操作在具有不同電壓識(shí) 別碼的主板上。
背景技術(shù)：
由于科技的進(jìn)步，微處理器(或稱(chēng)為中央處理單元)的核心電壓(Vcore) 波動(dòng)會(huì)影響微處理器正常工作，核心電壓過(guò)高，將導(dǎo)致微處理器發(fā)熱量上升、 壽命縮短甚至燒毀，反之，若核心電壓過(guò)低則可能引起資料損壞、死機(jī)、藍(lán) 屏等故障。由于微處理器核心電壓集成度越來(lái)越高，制作工藝越來(lái)越精細(xì)， 微處理器核心電壓越來(lái)越大，因此，需要更高標(biāo)準(zhǔn)的供電系統(tǒng)。
早期主板普遍采用跳線(xiàn)或雙行直插式封裝(Dual Inline Package,下文簡(jiǎn) 稱(chēng)DIP)開(kāi)關(guān)來(lái)設(shè)定微處理器電壓，在安裝或更換微處理器時(shí)，需要根據(jù)微 處理器核心電壓對(duì)照主板說(shuō)明書(shū)，在主板上插拔挑線(xiàn)或撥動(dòng)DIP開(kāi)關(guān)進(jìn)行設(shè) 置，稍有不慎就可能燒毀微處理器和主板，十分危險(xiǎn)。為了解決這個(gè)問(wèn)題， 英特爾(下文簡(jiǎn)稱(chēng)Intel)公司從Pentium II開(kāi)始采用電壓識(shí)別(Voltage Identification,下文簡(jiǎn)稱(chēng)VID)技術(shù)，VID技術(shù)是一種自適應(yīng)電壓調(diào)節(jié)技術(shù)， 采用這種技術(shù)后，主板供電電路可按CPU需要自動(dòng)設(shè)置供電電壓，不再需 要進(jìn)行人工干預(yù)。
隨后Intel為其各款處理器產(chǎn)品制定了相應(yīng)的電壓調(diào)節(jié)模塊(Voltage Regulation Model, VRM)標(biāo)準(zhǔn)，從Prescott核心微處理器開(kāi)始，電壓調(diào)節(jié)標(biāo) 準(zhǔn)改用VRD (Voltage Regulation Down)來(lái)命名，各版本電壓調(diào)節(jié)標(biāo)準(zhǔn)中VID 位數(shù)、電壓調(diào)節(jié)精度和電壓調(diào)節(jié)范圍都各不相同，因此，每個(gè)電壓調(diào)節(jié)標(biāo)準(zhǔn) 的處理器產(chǎn)品都必需要使用在相對(duì)應(yīng)的主板上，由于每種主板只支持一種電 壓調(diào)節(jié)標(biāo)準(zhǔn)，因此，在該主板上，將無(wú)法混合使用支持不同電壓調(diào)節(jié)標(biāo)準(zhǔn)的 處理器產(chǎn)品。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種轉(zhuǎn)換微處理器的電壓識(shí)別碼的方 法，以改善現(xiàn)有技術(shù)的缺陷。
本發(fā)明提出一種轉(zhuǎn)換微處理器的電壓識(shí)別碼的方法，其包括下列步驟 首先，接收屬于一第一電壓調(diào)節(jié)標(biāo)準(zhǔn)的一第一電壓識(shí)別碼，且該第一電壓識(shí) 別碼對(duì)應(yīng)一第一電壓值；接著，將該第一電壓識(shí)別碼轉(zhuǎn)換成屬于該第二電壓 調(diào)節(jié)標(biāo)準(zhǔn)的一第二電壓識(shí)別碼，且該第二電壓識(shí)別碼所對(duì)應(yīng)的一第二電壓值 和該第一電壓值相同。
本發(fā)明還提出一種計(jì)算機(jī)系統(tǒng)，其包括 一微處理器、 一脈寬調(diào)制控制 器及一電壓識(shí)別碼轉(zhuǎn)換電路。其中該微處理器，其支持一第一電壓調(diào)節(jié)標(biāo)準(zhǔn)， 該脈寬調(diào)制控制器，其支持一第二電壓調(diào)節(jié)標(biāo)準(zhǔn)，該電壓識(shí)別碼轉(zhuǎn)換電路包 括一轉(zhuǎn)換表，用以將由該微處理器輸入屬于該第一電壓調(diào)節(jié)標(biāo)準(zhǔn)的一第一電 壓識(shí)別碼轉(zhuǎn)換成屬于該第二電壓調(diào)節(jié)標(biāo)準(zhǔn)的一第二電壓識(shí)別碼，且該第一電 壓調(diào)節(jié)標(biāo)準(zhǔn)的該第一電壓識(shí)別碼所對(duì)應(yīng)的一第一電壓值和該第二電壓調(diào)節(jié) 標(biāo)準(zhǔn)的該第二電壓識(shí)別碼所對(duì)應(yīng)的一第二電壓值相同。
本發(fā)明的轉(zhuǎn)換微處理器的電壓識(shí)別碼的方法，其通過(guò)轉(zhuǎn)換多種電壓調(diào)節(jié) 標(biāo)準(zhǔn)之間的電壓識(shí)別碼，的確能使處理器產(chǎn)品可以使用在支持不同電壓調(diào)節(jié) 標(biāo)準(zhǔn)的主板。
為了進(jìn)一步了解本發(fā)明特征及技術(shù)內(nèi)容，請(qǐng)參閱以下有關(guān)本發(fā)明的詳細(xì) 說(shuō)明與附圖，然而附圖僅提供參考與說(shuō)明，并非用來(lái)對(duì)本發(fā)明加以限制。


圖1為本發(fā)明實(shí)施例的計(jì)算機(jī)系統(tǒng)的方塊圖。
圖2A為本發(fā)明第一實(shí)施例中轉(zhuǎn)換微處理器的電壓識(shí)別碼方法的流程圖。
圖2B為本發(fā)明第一實(shí)施例中利用超高速集成電路硬件描述語(yǔ)言來(lái)完成 電壓識(shí)別碼轉(zhuǎn)換表的示意圖。
圖3A為本發(fā)明第二實(shí)施例中轉(zhuǎn)換微處理器的電壓識(shí)別碼方法的流程圖。圖3B為本發(fā)明第二實(shí)施例中利用超高速集成電路硬件描述語(yǔ)言來(lái)完成 電壓識(shí)別碼轉(zhuǎn)換表的示意圖。
圖4A為本發(fā)明第三實(shí)施例中轉(zhuǎn)換微處理器的電壓識(shí)別碼方法的流程圖。
圖4B為本發(fā)明第三實(shí)施例中利用超高速集成電路硬件描述語(yǔ)言來(lái)完成 電壓識(shí)別碼轉(zhuǎn)換表的示意圖。
具體實(shí)施例方式
本發(fā)明公開(kāi)一種轉(zhuǎn)換微處理器的電壓識(shí)別碼的方法，通過(guò)轉(zhuǎn)換多種電壓 調(diào)節(jié)標(biāo)準(zhǔn)之間的電壓識(shí)別碼，以使處理器產(chǎn)品可以使用在支持不同電壓調(diào)節(jié) 標(biāo)準(zhǔn)的主板上。為使本發(fā)明的敘述更加詳盡與完備，可參照下列描述并配合 相關(guān)附圖。
圖l為本發(fā)明實(shí)施例的計(jì)算機(jī)系統(tǒng)的方塊圖，如圖所示，計(jì)算機(jī)系統(tǒng)100 包括微處理器102、脈寬調(diào)制控制器(Pulse Width Modulation Controller) 104及電壓識(shí)別碼轉(zhuǎn)換電路106，微處理器102支持第一電壓調(diào)節(jié)標(biāo)準(zhǔn)，微 處理器102輸出編碼信號(hào)VID1，電壓識(shí)別碼轉(zhuǎn)換電路106包括轉(zhuǎn)換表108， 用以將由微處理器102輸入屬于該第一電壓調(diào)節(jié)標(biāo)準(zhǔn)的電壓識(shí)別碼VID1轉(zhuǎn) 換成屬于該第二電壓調(diào)節(jié)標(biāo)準(zhǔn)的電壓識(shí)別碼VID2，電壓識(shí)別碼轉(zhuǎn)換電路106 將電壓識(shí)別碼VID2送入主板上微處理器核心電壓供電電路(圖中未顯示)中 的脈寬調(diào)制控制器104，脈寬調(diào)制控制器104將產(chǎn)生電壓信號(hào)Vcore做為供 給微處理器102的核心電壓。
下文將分別說(shuō)明當(dāng)本發(fā)明應(yīng)用在(l).第一電壓調(diào)節(jié)標(biāo)準(zhǔn)為低價(jià)臺(tái)式計(jì)算 機(jī)電壓(DT Diamondville,下文簡(jiǎn)稱(chēng)DT Diamondville)調(diào)節(jié)技術(shù)，且第二 電壓調(diào)節(jié)標(biāo)準(zhǔn)為英特爾移動(dòng)式電壓定位6(Intel Mobile Voltage Positioning 6， 下文簡(jiǎn)稱(chēng)IMVP 6)調(diào)節(jié)技術(shù)；(2).第一電壓調(diào)節(jié)標(biāo)準(zhǔn)為電壓調(diào)節(jié)規(guī)范(Voltage Regulator Down,下文簡(jiǎn)稱(chēng)VRD) 10版本，且第二電壓調(diào)節(jié)標(biāo)準(zhǔn)為VRD 11 版本；(3).第一電壓調(diào)節(jié)標(biāo)準(zhǔn)為電壓調(diào)節(jié)規(guī)范VRD10擴(kuò)充版本，且第二電壓 調(diào)節(jié)標(biāo)準(zhǔn)為VRD 11版本的三個(gè)實(shí)施例。
圖2A為本發(fā)明第一實(shí)施例中轉(zhuǎn)換微處理器的電壓識(shí)別碼方法的流程 圖，為詳細(xì)說(shuō)明本發(fā)明，請(qǐng)同時(shí)參考上述圖1及圖2A，在此實(shí)施例中，圖l內(nèi)電壓識(shí)別碼轉(zhuǎn)換電路106中的轉(zhuǎn)換表108為DT Diamondville對(duì)IMVP6電 壓識(shí)別碼轉(zhuǎn)換表，第一電壓調(diào)節(jié)標(biāo)準(zhǔn)的電壓識(shí)別碼VID1為DT Diamondville 調(diào)節(jié)技術(shù)的電壓識(shí)別碼DT—in,第二電壓調(diào)節(jié)標(biāo)準(zhǔn)的電壓識(shí)別碼VID2為 IMVP6調(diào)節(jié)技術(shù)的電壓識(shí)別碼IMVP6—out。
如圖2A所示，微處理器102輸出屬于DT Diamondville調(diào)節(jié)技術(shù)的電壓 識(shí)別碼DT—in，如步驟S202，且電壓識(shí)別碼DT—in對(duì)應(yīng)第一電壓值VI ，接 著，利用電壓識(shí)別碼轉(zhuǎn)換電路106中的Diamondville對(duì)IMVP6電壓識(shí)別碼 轉(zhuǎn)換表將屬于DT Diamondville調(diào)節(jié)技術(shù)的電壓識(shí)別碼DT—in轉(zhuǎn)換成屬于 IMVP6調(diào)節(jié)技術(shù)的電壓識(shí)別碼IMVP6—out,如步驟S204，其中電壓識(shí)別碼 IMVP6—out所對(duì)應(yīng)的第二電壓值V2和第一電壓值VI相同。
圖2B為利用Verilog編碼(一種超高速集成電路硬件描述語(yǔ)言)來(lái)完成 DT Diamondville對(duì)IMVP6電壓識(shí)別碼轉(zhuǎn)換表的示意圖。雖然圖2B僅表列 出部分的DT Diamondville調(diào)節(jié)技術(shù)的電壓識(shí)別碼以及部分的IMVP6調(diào)節(jié)技 術(shù)的電壓識(shí)別碼，但是本發(fā)明的轉(zhuǎn)換函數(shù)適用于所有的DT Diamondville調(diào) 節(jié)技術(shù)的電壓識(shí)別碼以及所有的IMVP6調(diào)節(jié)技術(shù)的電壓識(shí)別碼。再者，DT Diamondville對(duì)IMVP6電壓識(shí)別碼轉(zhuǎn)換表利用DT Diamondville調(diào)節(jié)技術(shù)及 IMVP6調(diào)節(jié)技術(shù)中支持電壓值的范圍所取得的轉(zhuǎn)換函數(shù)所建立而成，在DT Diamondville調(diào)節(jié)技術(shù)中，所有電壓識(shí)別碼所對(duì)應(yīng)的電壓值介于1.2 0.5伏特 之間，在IMVP6調(diào)節(jié)技術(shù)中，所有電壓識(shí)別碼所對(duì)應(yīng)的電壓值介于1.2-0.125 伏特之間，因此兩者之間的轉(zhuǎn)換函數(shù)為IMVP6—out[6:0]=DT—in[6:0]- 7， b 000—1001，其中IMVP6—out[6:0]為IMVP6電壓識(shí)別技術(shù)中的電壓識(shí)別碼， 其為7位的數(shù)值，DT—in[6:0]為DT Diamondville調(diào)節(jié)技術(shù)中的電壓識(shí)別碼， 且同樣為7位的數(shù)值，7' b000—1001為十進(jìn)制的9用2進(jìn)制表示。
如圖2B所示，當(dāng)7位的電壓識(shí)別碼DT—in[6:0]中DT—in[6]為0、DT—in[5] 為1、 DT一in[4]為0、 DT一in[3]為0、 DT一in[2]為0、 DT—in[l]為0且DT—in[O] 為1 (即DT—in[6:0]為"0100001")時(shí)，所對(duì)應(yīng)的第一電壓值V1為1.2伏 特，經(jīng)過(guò)DT Diamondville對(duì)IMVP6電壓識(shí)別碼轉(zhuǎn)換表后，將輸出7位的電 壓識(shí)別碼IMVP6—out[6:0]，其中IMVP6—out [6]為0、 IMVP6—out [5]為0、 IMVP6—out [4]為1、 IMVP6—out [3]為1、 IMVP6一out [2]為0、 IMVP6—out [1] 為0且IMVP6—out
為0 (即電壓識(shí)別碼IMVP6—out[6:0]為"0011000")，而所對(duì)應(yīng)的第二電壓值V2同樣為1.2伏特。當(dāng)電壓識(shí)別碼DT一in[6:0]為 "0100010"時(shí)，所對(duì)應(yīng)的第一電壓值V1為1.1875伏特，經(jīng)過(guò)DT Diamondville 對(duì)IMVP6電壓識(shí)別碼轉(zhuǎn)換表后，將輸出電壓識(shí)別碼IMVP6一out[6:0]為 "0011001"，其所對(duì)應(yīng)的第二電壓值V2同樣為1.1875伏特。
圖3A為本發(fā)明第二實(shí)施例中轉(zhuǎn)換微處理器的電壓識(shí)別碼方法的流程 圖，為詳細(xì)說(shuō)明本發(fā)明，請(qǐng)同時(shí)參考上述圖1及圖3A，在此實(shí)施例中，圖l 內(nèi)的電壓識(shí)別碼轉(zhuǎn)換電路106中的轉(zhuǎn)換表108為VRD IO版本對(duì)VRD 11版 本電壓識(shí)別碼轉(zhuǎn)換表，第一電壓調(diào)節(jié)標(biāo)準(zhǔn)的電壓識(shí)別碼VID1為VRD 10版 本的電壓識(shí)別碼VRD10—in，第二電壓調(diào)節(jié)標(biāo)準(zhǔn)的電壓識(shí)別碼VID2為VRD 11版本的電壓識(shí)別碼VRD1 l一out。
如圖3A所示，微處理器102輸出屬于VRD 10版本的電壓識(shí)別碼 VRD10—in，如步驟S302，且電壓識(shí)別碼VRD10—in對(duì)應(yīng)第一電壓值VI ，接 著，利用VRD 10版本對(duì)VRD 11版本電壓識(shí)別碼轉(zhuǎn)換表將屬于VRD 10版 本的電壓識(shí)別碼VRD10—in換成屬于VRD 11版本的電壓識(shí)別碼VRD11—out， 如步驟S304,其中電壓識(shí)別碼VRDll_out所對(duì)應(yīng)的第二電壓值V2和第一 電壓值Vl相同。
圖3B為利用Verilog編碼(一種超高速集成電路硬件描述語(yǔ)言)來(lái)完成 VRD 10版本對(duì)VRD 11版本電壓識(shí)別碼轉(zhuǎn)換表的示意圖。雖然圖3B僅表列 出部分的VRD IO版本電壓識(shí)別碼以及部分的VRD 11版本電壓識(shí)別碼，但 是本發(fā)明的轉(zhuǎn)換函數(shù)適用于所有的VRDIO版本電壓識(shí)別碼以及所有的VRD 11版本電壓識(shí)別碼。再者，VRD IO版本對(duì)VRD 11版本電壓識(shí)別碼轉(zhuǎn)換表 利用VRD IO版本及VRD 11版本中支持電壓值的范圍所取得的轉(zhuǎn)換函數(shù)所 建立而成，在VRD 10版本中，所有電壓識(shí)別碼所對(duì)應(yīng)的電壓值介于 1.6 0.8375伏特之間，在VRD ll版本中，所有電壓識(shí)別碼所對(duì)應(yīng)的電壓值 介于1.6~0.5伏特之間，因此兩者之間的轉(zhuǎn)換函數(shù)為VRD11—out[7:0]={l' b 0，VRD10—in[4:0],VRD10_in[5], l，b 0}- 8，b 0010—1000，其中VDD1 l一out[7:0] 為VRD 11版本的電壓識(shí)別碼且為8位的數(shù)值，VRD10一in[4:0]為VRD 10版 本的電壓識(shí)別碼中前5位，VRD10—in[5]且VRD 10版本的電壓識(shí)別碼中第6 位，8' b0010J000為十進(jìn)制的40用2進(jìn)制表示。
如圖3B所示，當(dāng)6位的電壓識(shí)別碼VRD10—in [5:0]中VRD10—in [4]為0、VRDIO—in [3]為1、 VRD10一in [2]為0、 VRDIO—in [l]為1、 VRD10一in [O]為0 且VRD10jn [5]為1時(shí)，所對(duì)應(yīng)的第一電壓值VI為1.6伏特，經(jīng)過(guò)VRD 10 版本對(duì)VRD 11版本電壓識(shí)別碼轉(zhuǎn)換表后，將輸出8位的電壓識(shí)別碼 VRDll_out [7:0]，其中VRDl 1—out [7]為0、 VRDl 1—out [6]為0、 VRDll—out [5]為0、 VRDll一out [4]為0、 VRDll—out [3]為0、 VRDll—out [2]為0、 VRDl 1—out [l]為1且VRDl l_out [O]為0 (即電壓識(shí)別碼VRDl 1—out [7:0]為 "00000010")，而所對(duì)應(yīng)的第二電壓值V2同樣為1.6伏特。
此外，在VRD 10版本對(duì)VRD 11版本電壓識(shí)別碼轉(zhuǎn)換表需要定義某些 特殊指令，舉例來(lái)說(shuō)，為了定義"OFF指令"，將VRD10版本的電壓識(shí)別 碼中前5位(即VRD10—in[4:0])都是1時(shí)的情形定義為"OFF指令"，另 外在VRD 11版本的所有電壓識(shí)別碼中選定一個(gè)電壓識(shí)別碼來(lái)代表"OFF指 令"，在這個(gè)實(shí)施例中，選擇了電壓識(shí)別碼VRDll一out為"00000000"來(lái) 代表"OFF指令"，因此，在VRD 10版本對(duì)VRD 11版本電壓識(shí)別碼轉(zhuǎn)換 表直接定義"OFF指令"，即當(dāng)VRD 10版本的電壓識(shí)別碼中前5位都是1 直接轉(zhuǎn)換成OFF指令輸出。
圖4A為本發(fā)明第三實(shí)施例中轉(zhuǎn)換微處理器的電壓識(shí)別碼方法的流程 圖，為詳細(xì)說(shuō)明本發(fā)明，請(qǐng)同時(shí)參考上述圖1及圖4A，在此實(shí)施例中，圖l 內(nèi)的電壓識(shí)別碼轉(zhuǎn)換電路106中的轉(zhuǎn)換表108為VRD 10擴(kuò)充(extend)版本對(duì) VRD 11版本電壓識(shí)別碼轉(zhuǎn)換表，第一電壓調(diào)節(jié)標(biāo)準(zhǔn)的電壓識(shí)別碼VID1為 VRD 10擴(kuò)充版本的電壓識(shí)別碼VRD10E—in，第二電壓調(diào)節(jié)標(biāo)準(zhǔn)的電壓識(shí)別 碼VID2為VRD 11版本的電壓識(shí)別碼VRD1 l一out。
如圖4A所示，微處理器102輸出屬于VRD 10擴(kuò)充版本的電壓識(shí)別碼 VRD10E—in，如步驟S302，且電壓識(shí)別碼VRD10Ejn對(duì)應(yīng)第一電壓值VI ， 接著，利用VRD 10擴(kuò)充版本對(duì)VRD 11版本電壓識(shí)別碼轉(zhuǎn)換表將屬于VRD 10擴(kuò)充版本的電壓識(shí)別碼VRD10E—in換成屬于VRD 11版本的電壓識(shí)別碼 VRDll—out,如步驟S304，其中電壓識(shí)別碼VRDll—out所對(duì)應(yīng)的第二電壓 值V2和第一電壓值V1相同。
圖4B為利用Verilog編碼(一種超高速集成電路硬件描述語(yǔ)言)來(lái)完成 VRD 10擴(kuò)充版本對(duì)VRD 11版本電壓識(shí)別碼轉(zhuǎn)換表的示意圖。雖然圖4B僅 表列出部分的VRD IO擴(kuò)充版本電壓識(shí)別碼以及部分的VRD 11版本電壓識(shí)別碼，但是本發(fā)明的轉(zhuǎn)換函數(shù)適用于所有的VRD IO擴(kuò)充版本電壓識(shí)別碼以 及所有的VRD 11版本電壓識(shí)別碼。再者，VRD 10擴(kuò)充版本對(duì)VRD 11版本 電壓識(shí)別碼轉(zhuǎn)換表利用VRD IO擴(kuò)充版本及VRD 11版本中支持電壓值的范 圍所取得的轉(zhuǎn)換函數(shù)所建立而成，在VRD10擴(kuò)充版本中，所有電壓識(shí)別碼 所對(duì)應(yīng)的電壓值介于1.6 0.83125伏特之間，在VRD 11版本中，所有電壓 識(shí)別碼所對(duì)應(yīng)的電壓值介于1.6 0.5伏特之間，因此兩者之間的轉(zhuǎn)換函數(shù)為 VRDll—out[7:0]={l， b 0，VRD10E—in[4:0],VRD10E一in[5]， ~VRD 10E—in[6]}-8， b OOIOJOOO，其中VRDl 1—out[7:0]為VRD 11版本的電壓識(shí)別碼且為8 位的數(shù)值，VRD10E—in[4:0]為VRD 10擴(kuò)充版本的電壓識(shí)別碼中前5位， VRD10E—in[5]為VRD 10擴(kuò)充版本的電壓識(shí)別碼中第6位，~VRD 1OE—in[6] 為VRD 10擴(kuò)充版本的電壓識(shí)別碼中第7位的反相，8， b0010J000為十進(jìn) 制的40用2進(jìn)制表示。
如圖4B所示，當(dāng)7位的電壓識(shí)別碼VREUOE—in [6:0]中VRD10—in [4] 為0、 VRD10—in [3]為1、 VRD10jn [2]為0、 VRD10—in [l]為1、 VRD10—in
為0、 VRD10—in [5]為1且VRD10—in [6]為1時(shí)，所對(duì)應(yīng)的第一電壓值VI 為1.6伏特，經(jīng)過(guò)VRD IO擴(kuò)充版本對(duì)VRD ll版本電壓識(shí)別碼轉(zhuǎn)換表后， 將輸出8位的電壓識(shí)別碼VRDll—out [7:0]，其中VRDll—out [7]為0、 VRDll—out [6]為0、 VRDll—out [5]為0、 VRDl 1—out [4]為0、 VRDl 1—out [3] 為0、 VRDll—out [2]為0、 VRDll—out [l]為1且VRDll—out [O]為0 (即電 壓識(shí)別碼VRDl 1—out [7:0]為"00000010")，而所對(duì)應(yīng)的第二電壓值V2同 樣為1.6伏特。
此外，在VRD 10擴(kuò)充版本對(duì)VRD 11版本電壓識(shí)別碼轉(zhuǎn)換表需要定義 某些特殊指令，舉例來(lái)說(shuō)，為了定義"OFF指令"，將VRD10擴(kuò)充版本的 電壓識(shí)別碼中前5位(即VRD10E—in[4:0])都是1時(shí)的情形定義為"OFF指 令"，另外在VRD11版本的所有電壓識(shí)別碼中選定一個(gè)電壓識(shí)別碼來(lái)代表 "OFF指令"，在這個(gè)實(shí)施例中，選擇了電壓識(shí)別碼VRDl 1—out為"00000000" 來(lái)代表"OFF指令"，因此，在VRD 10擴(kuò)充版本對(duì)VRD 11版本電壓識(shí)別 碼轉(zhuǎn)換表直接定義"OFF指令"，即當(dāng)VRD 10擴(kuò)充版本的電壓識(shí)別碼中前 5位都是1將直接轉(zhuǎn)換成OFF指令輸出。
綜上所述，本發(fā)明的轉(zhuǎn)換微處理器的電壓識(shí)別碼的方法，其通過(guò)轉(zhuǎn)換多種電壓調(diào)節(jié)標(biāo)準(zhǔn)之間的電壓識(shí)別碼，的確能使處理器產(chǎn)品可以使用在支持不 同電壓調(diào)節(jié)標(biāo)準(zhǔn)的主板上達(dá)成本發(fā)明的目的。
雖然本發(fā)明己以?xún)?yōu)選實(shí)施例公開(kāi)如上，然其并非用以限定本發(fā)明，任何 本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更 動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。
權(quán)利要求
1. 一種轉(zhuǎn)換微處理器的電壓識(shí)別碼的方法，其特征是，其包括下列步驟(a)接收屬于第一電壓調(diào)節(jié)標(biāo)準(zhǔn)的第一電壓識(shí)別碼，且上述第一電壓識(shí)別碼對(duì)應(yīng)第一電壓值；以及(b)將上述第一電壓識(shí)別碼轉(zhuǎn)換成屬于第二電壓調(diào)節(jié)標(biāo)準(zhǔn)的第二電壓識(shí)別碼，且上述第二電壓識(shí)別碼所對(duì)應(yīng)的第二電壓值和上述第一電壓值相同。
2. 根據(jù)權(quán)利要求1所述的轉(zhuǎn)換微處理器的電壓識(shí)別碼的方法，其特征 是，其中上述步驟(b)還包括下列步驟(bl)分別取得上述第一電壓調(diào)節(jié)標(biāo)準(zhǔn)及上述第二電壓調(diào)節(jié)標(biāo)準(zhǔn)中支持 多個(gè)電壓值的范圍，以獲得轉(zhuǎn)換函數(shù)；(b2)根據(jù)上述轉(zhuǎn)換函數(shù)建立轉(zhuǎn)換表，上述轉(zhuǎn)換表包括屬于上述第一電 壓調(diào)節(jié)標(biāo)準(zhǔn)的第三電壓識(shí)別碼及上述第二電壓調(diào)節(jié)標(biāo)準(zhǔn)的第四電壓識(shí)別碼， 其中上述第四電壓識(shí)別碼對(duì)應(yīng)上述第三電壓識(shí)別碼，且上述第四電壓識(shí)別碼 所對(duì)應(yīng)的第四電壓值和相對(duì)應(yīng)的上述第三電壓識(shí)別碼所對(duì)應(yīng)的第三電壓值 相同；以及(b3)依據(jù)上述轉(zhuǎn)換表，將上述第一電壓識(shí)別碼轉(zhuǎn)換成上述第二電壓識(shí)別碼。
3. 根據(jù)權(quán)利要求2所述的轉(zhuǎn)換微處理器的電壓識(shí)別碼的方法，其特征 是，其中上述步驟(b)還包括下列步驟(cl)將上述第一電壓調(diào)節(jié)標(biāo)準(zhǔn)中的第五電壓識(shí)別碼指定為特殊指令； (c2)將上述第二電壓調(diào)節(jié)標(biāo)準(zhǔn)中的第六電壓識(shí)別碼指定為上述特殊指 令；以及(c3)在上述轉(zhuǎn)換表定義上述第五電壓識(shí)別碼及上述第六電壓識(shí)別碼。
4. 根據(jù)權(quán)利要求1所述的轉(zhuǎn)換微處理器的電壓識(shí)別碼的方法，其特征 是，其中上述第二電壓識(shí)別碼和上述第一電壓識(shí)別碼的關(guān)系為IMVP6—out[6:0]=DT—in[6:0]-7， b 000—1001;其中IMVP6—out[6:0]為上述第二電壓識(shí)別碼且為7位的數(shù)值，DT—in[6:0] 為上述第一電壓識(shí)別碼且為7位的數(shù)值，7' b000—1001為十進(jìn)制的9用2進(jìn) 制表示。
5. 根據(jù)權(quán)利要求1所述的轉(zhuǎn)換微處理器的電壓識(shí)別碼的方法，其特征 是，其中上述第一電壓調(diào)節(jié)標(biāo)準(zhǔn)為電壓調(diào)節(jié)規(guī)范10版本，且上述第二電壓 調(diào)節(jié)標(biāo)準(zhǔn)為電壓調(diào)節(jié)規(guī)范11版本。
6. 根據(jù)權(quán)利要求5所述的轉(zhuǎn)換微處理器的電壓識(shí)別碼的方法，其特征 是，其中上述第二電壓識(shí)別碼和上述第一電壓識(shí)別碼的關(guān)系為-VRD11—out[7:0]={l， b 0,VRD10—in[4:0]，VRD10—in[5]， 1， b 0}- 8， b 0010—1000;其中VRD11—out[7:0]為上述第二電壓識(shí)別碼且為8位的數(shù)值， VRD10—in[4:0]為上述第一電壓識(shí)別碼中前5位，VRD10—in[5]且為上述第一 電壓識(shí)別碼中第6位，8， b0010—1000為十進(jìn)制的28用2進(jìn)制表示。
7. 根據(jù)權(quán)利要求1所述的轉(zhuǎn)換微處理器的電壓識(shí)別碼的方法，其特征 是，其中上述第一電壓調(diào)節(jié)標(biāo)準(zhǔn)為電壓調(diào)節(jié)規(guī)范10.0擴(kuò)充版本，且上述第二 電壓調(diào)節(jié)標(biāo)準(zhǔn)為電壓調(diào)節(jié)規(guī)范11版本。
8. 根據(jù)權(quán)利要求7所述的轉(zhuǎn)換微處理器的電壓識(shí)別碼的方法，其特征 是，其中上述第二電壓識(shí)別碼和上述第一電壓識(shí)別碼的關(guān)系為VRDll—out[7:0]={l ' b 0,VRD10E一in[4:0]，VRD10E一in[5], VRD 10E—in[6]}- 8， b 0010—1000;其中VRD11—out[7:0]為上述第二電壓識(shí)別碼且為8位的數(shù)值， VRD10E—in[4:0]為上述第一電壓識(shí)別碼中前5位，VRD10E—in[5]為上述第一 電壓識(shí)別碼中第6位， VRD10E—in[6]為上述第一電壓識(shí)別碼中第7位的反 相，8' b0010—1000為十進(jìn)制的28用2進(jìn)制表示。
9. 一種計(jì)算機(jī)系統(tǒng)，其特征是，其包括 微處理器，其支持第一電壓調(diào)節(jié)標(biāo)準(zhǔn)； 脈寬調(diào)制控制器，其支持第二電壓調(diào)節(jié)標(biāo)準(zhǔn)；以及 電壓識(shí)別碼轉(zhuǎn)換電路，其包括轉(zhuǎn)換表，用以將由上述微處理器輸入屬于上述第一電壓調(diào)節(jié)標(biāo)準(zhǔn)的第一電壓識(shí)別碼轉(zhuǎn)換成屬于上述第二電壓調(diào)節(jié)標(biāo) 準(zhǔn)的第二電壓識(shí)別碼，且上述第一電壓調(diào)節(jié)標(biāo)準(zhǔn)的上述第一電壓識(shí)別碼所對(duì) 應(yīng)的第一電壓值和上述第二電壓調(diào)節(jié)標(biāo)準(zhǔn)的上述第二電壓識(shí)別碼所對(duì)應(yīng)的 第二電壓值相同。
10. 根據(jù)權(quán)利要求9所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述轉(zhuǎn)換表還包括第三電壓識(shí)別碼，其屬于上述第一電壓調(diào)節(jié)標(biāo)準(zhǔn)，其中上述第三電壓識(shí) 別碼對(duì)應(yīng)第三電壓值；第四電壓識(shí)別碼，其屬于上述第二電壓調(diào)節(jié)標(biāo)準(zhǔn)，其中上述第四電壓識(shí) 別碼對(duì)應(yīng)第四電壓值；以及轉(zhuǎn)換函數(shù)，其通過(guò)分析上述第一電壓調(diào)節(jié)標(biāo)準(zhǔn)及上述第二電壓調(diào)節(jié)標(biāo)準(zhǔn) 中支持多個(gè)電壓值的范圍所獲得，并根據(jù)上述轉(zhuǎn)換函數(shù)使上述第四電壓識(shí)別 碼對(duì)應(yīng)上述第三電壓識(shí)別碼，且上述第四電壓識(shí)別碼所對(duì)應(yīng)的上述第四電壓 值和相對(duì)應(yīng)的上述第三電壓識(shí)別碼所對(duì)應(yīng)的上述第三電壓值相同。
11. 根據(jù)權(quán)利要求9所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述轉(zhuǎn)換表還 包括特殊指令轉(zhuǎn)換，其將上述第一電壓調(diào)節(jié)標(biāo)準(zhǔn)中的第五電壓識(shí)別碼指定轉(zhuǎn) 換成第六電壓識(shí)別碼，以執(zhí)行上述特殊指令。
12. 根據(jù)權(quán)利要求9所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述第二電壓識(shí)別碼和上述第一電壓識(shí)別碼的關(guān)系為IMVP6—out[6:0]=DT—in[6:0]- 7， b 000—1001;其中IMVP6—out[6:0]為上述第二電壓識(shí)別碼且為7位的數(shù)值，DT一in[6:0] 為上述第一電壓識(shí)別碼且為7位的數(shù)值，7' b000—1001為十進(jìn)制的9用2進(jìn) 制表示。
13. 根據(jù)權(quán)利要求9所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述第一電壓 調(diào)節(jié)標(biāo)準(zhǔn)為電壓調(diào)節(jié)規(guī)范IO版本，且上述第二電壓調(diào)節(jié)標(biāo)準(zhǔn)為電壓調(diào)節(jié)規(guī) 范11版本。
14. 根據(jù)權(quán)利要求13所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述第二電壓 識(shí)別碼和上述第一電壓識(shí)別碼的關(guān)系為VRD11—out[7:0]={l， b 0,VRD10一in[4:0],VRD10—in[5], 1, b 0}- 8， b 0010—1000;其中VRD11—out[7:0]為上述第二電壓識(shí)別碼且為8位的數(shù)值， VRD10jn[4:0]為上述第一電壓識(shí)別碼中前5位，VRD10—in[5]且為上述第一 電壓識(shí)別碼中第6位，8， b0010—1000為十進(jìn)制的28用2進(jìn)制表示。
15. 根據(jù)權(quán)利要求9所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述第一電壓調(diào)節(jié)標(biāo)準(zhǔn)為電壓調(diào)節(jié)規(guī)范io.o擴(kuò)充版本，且上述第二電壓調(diào)節(jié)標(biāo)準(zhǔn)為電壓調(diào) 節(jié)規(guī)范ll版本。 根據(jù)權(quán)利要求15所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述第二電壓識(shí)別碼和上述第一電壓識(shí)別碼的關(guān)系為VRD11—out[7:0Hl ， b 0，VRD10E—in[4:0],VRD10E—in[5]， VRD 10E—in[6]}- 8， b 0010—1000;其中VRDll—out[7:0]為上述第二電壓識(shí)別碼且為8位的數(shù)值， VRD10Ejn[4:0]為上述第一電壓識(shí)別碼中前5位，VRD10E—in[5]為上述第一 電壓識(shí)別碼中第6位， VRD10E—in[6]為上述第一電壓識(shí)別碼中第7位的反 相，8' b0010—1000為十進(jìn)制的28用2進(jìn)制表示。
全文摘要
本發(fā)明提出一種轉(zhuǎn)換微處理器的電壓識(shí)別碼的方法及一種計(jì)算機(jī)系統(tǒng)，該方法包括下列步驟首先，接收屬于一第一電壓調(diào)節(jié)標(biāo)準(zhǔn)的一第一電壓識(shí)別碼，且該第一電壓識(shí)別碼對(duì)應(yīng)一第一電壓值；接著，將該第一電壓識(shí)別碼轉(zhuǎn)換成屬于該第二電壓調(diào)節(jié)標(biāo)準(zhǔn)的一第二電壓識(shí)別碼，且該第二電壓識(shí)別碼所對(duì)應(yīng)的一第二電壓值和該第一電壓值相同。本發(fā)明的轉(zhuǎn)換微處理器的電壓識(shí)別碼的方法，其通過(guò)轉(zhuǎn)換多種電壓調(diào)節(jié)標(biāo)準(zhǔn)之間的電壓識(shí)別碼，的確能使處理器產(chǎn)品可以使用在支持不同電壓調(diào)節(jié)標(biāo)準(zhǔn)的主板。
文檔編號(hào)G06F1/26GK101424968SQ200810181788
公開(kāi)日2009年5月6日 申請(qǐng)日期2008年12月12日 優(yōu)先權(quán)日2008年12月12日
發(fā)明者邱明輝 申請(qǐng)人:祥碩科技股份有限公司