專利名稱：數(shù)據(jù)傳輸速率調(diào)整方法以及計算機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明為 一種數(shù)據(jù)傳輸速率調(diào)整方法以及具有數(shù)據(jù)傳輸速率調(diào)整功能的 計算機(jī)系統(tǒng)，尤指可檢測中央處理單元工作效能的一種數(shù)據(jù)傳輸速率調(diào)整方 法以及具有數(shù)據(jù)傳輸速率調(diào)整功能的計算機(jī)系統(tǒng)。
背景技術(shù)：
個人計算機(jī)系統(tǒng)的應(yīng)用正不斷擴(kuò)大中，從過去的桌上型計算機(jī)一直發(fā)展
到后來的筆記本型計算機(jī)，乃至于近年來更是朝向家庭媒體中心(Media Center)以及體積外觀更薄型化的筆記本型計算機(jī)等領(lǐng)域。而在個人計算機(jī)系 統(tǒng)不斷擴(kuò)展延伸的情況之下，個人計算機(jī)系統(tǒng)的功耗、用電問題也越來越受 到重視，在以往，或許只有在移動用的筆記本型計算機(jī)會重視其省電性，而 今曰在其它領(lǐng)域應(yīng)用上也開始講究其省電的重要性。例如家用的桌上型計 算機(jī)逐漸朝向扮演家用服務(wù)器以及家庭媒體中心的角色，在待機(jī)時間越來越 長、關(guān)機(jī)時間越來越短的情況下，省電的必要性就越顯得格外的重要。
在過去的計算機(jī)系統(tǒng)中，其電源管理是遵循先進(jìn)電源管理(Advanced Power Management,以下簡稱APM)的規(guī)范在運(yùn)行，但是先進(jìn)電源管理(APM) 規(guī)范主要是在BIOS的固件層次來實現(xiàn)電源管理的功效與機(jī)制，因此，先進(jìn)電 源管理(APM)規(guī)范的技術(shù)對于現(xiàn)今的計算機(jī)系統(tǒng)仍存在著有相當(dāng)大的局限性， 無法提供計算機(jī)系統(tǒng)更完善的電源管理機(jī)制。所以目前業(yè)界最常使用的電源 管理方式是由計算機(jī)系統(tǒng)中的操作系統(tǒng)來實現(xiàn)省電功效的一種高等配置與能 源^妻口 (Advanced Configuration and Power Interface, 以下簡稱ACPI)的 電源管理規(guī)范來完成在計算機(jī)系統(tǒng)中更加細(xì)膩的電源管理方式。通常在高等 配置與能源接口 (ACPI)電源管理規(guī)范中，將計算機(jī)系統(tǒng)的電源狀態(tài)(Power State)主要劃分為系統(tǒng)工作狀態(tài)(Performance State)、處理器狀態(tài) (Processor State)以及休眠狀態(tài)(Sleep State)來達(dá)成節(jié)省計算機(jī)系統(tǒng)能源 的功效。再者，在處理器狀態(tài)(Processor State)中，高等配置與能源接口 (ACPI)電源管理規(guī)范又將中央處理單元的狀態(tài)區(qū)分為CO(正常運(yùn)作狀態(tài))、Cl(暫停狀態(tài))、C2(停止時鐘狀態(tài))、C3(睡眠狀態(tài))等四種狀態(tài)，計算機(jī)系統(tǒng) 中的操作系統(tǒng)會依照中央處理單元的使用率來使中央處理單元進(jìn)入到不同程 度的省電狀態(tài)，也就是說當(dāng)中央處理單元所進(jìn)入的省電程度越高，則計算機(jī) 系統(tǒng)中的電源會供給到中央處理單元的電壓越小，意即較節(jié)省電力，反之， 則較為耗電。
請參見圖la，其為在一計算機(jī)系統(tǒng)中關(guān)于電源管理架構(gòu)功能的部分功能 方塊示意圖。從圖中我們可以清楚地看出，該計算機(jī)系統(tǒng)1中主要包含有中 央處理單元10以及芯片組11，其中該芯片組11包含有北橋芯片111與南橋 芯片112,而該中央處理單元10是以前置總線100 (Front Side Bus,簡稱 FSB)來與該北橋芯片111做信號傳送的聯(lián)系。當(dāng)該計算機(jī)系統(tǒng)1進(jìn)入到上述 的處理器狀態(tài)(Processor State)后，運(yùn)作于該計算機(jī)系統(tǒng)1上的操作系統(tǒng)(在 本圖中未示出)便會開始因應(yīng)計算機(jī)系統(tǒng)的工作狀況而判斷該中央處理單元 10將進(jìn)入到上述的C1、 C2或者是C3的省電狀態(tài)中的一狀態(tài)來運(yùn)行。而通常 當(dāng)該中央處理單元10進(jìn)入到C2或C3省電狀態(tài)后，中央處理單元10以及南 橋芯片112間的兩個引腳上的信號停止時鐘信號STPCLK(Stop Clock,簡 稱STPCLK)和睡眠信號SLP的電壓電平變化示意圖如圖lb與lc所示，圖 lb中STPCLK信號位于有效電壓電平(舉例來說是位于低電平，在其他實施例 中也可以是位于高電平)，而SLP信號位于無效電壓電平(舉例來說是位于高 電平)時，代表中央處理單元10處于C2狀態(tài)，而圖lc中STPCLK信號位于有 效電壓電平(舉例來說是位于低電平)且SLP信號也位于有效電壓電平(舉例 來說是位于低電平)時，代表中央處理單元10處于C3狀態(tài)。
因此，在C2或C3狀態(tài)下，此時該南橋芯片112便會發(fā)出該停止時鐘信 號STPCLK和睡眠信號SLP至該中央處理單元10,進(jìn)而降低該中央處理單元 ll運(yùn)算處理的速度以及電壓，達(dá)成省電的功效。另外，在不同的省電狀態(tài)下，
有所不同，如圖lb所示，當(dāng)該中央處理單元10所處于的省電狀態(tài)程度是比 C3狀態(tài)淺的C2狀態(tài)，則表示該中央處理單元10并不是完全的停止運(yùn)轉(zhuǎn)，仍 保有相當(dāng)?shù)膹椥钥臻g來因應(yīng)當(dāng)要恢復(fù)運(yùn)作時，可以花費(fèi)較短的時間來恢復(fù)到 運(yùn)作的狀態(tài)，此時，該南橋芯片112所發(fā)出的該停止時鐘信號(STPCLK)被置 于有效電壓電平(舉例來說是置于低電平)，而該睡眠信號(SLP)是被置于無效 電壓電平(舉例來說是高電平)，確保該中央處理單元10在a狀態(tài)下能保有相當(dāng)?shù)膹椥钥臻g恢復(fù)到運(yùn)作的模式。另外，如圖lc所示，當(dāng)該中央處理單元
10所進(jìn)入的省電狀態(tài)為C3狀態(tài)(睡眠狀態(tài))，也就是該中央處理單元10處于 完全停止運(yùn)作的狀態(tài)，此時該南橋芯片112所發(fā)出的該停止時鐘信號(STPCLK) 和睡眠信號(SLP)都被置于有效電壓電平(舉例來說是均置于低電平)，以確保 該中央處理單元10能夠一直處于C3狀態(tài)(睡眠狀態(tài))。
但是，上述利用運(yùn)作在該計算機(jī)系統(tǒng)1中的操作系統(tǒng)來監(jiān)控計算機(jī)系統(tǒng) 的工作狀況，而使該中央處理單元IO進(jìn)入到不同的省電狀態(tài)的技術(shù)手段，完 全都必須依循高等配置與能源接口 (ACPI)電源管理規(guī)范并通過操作系統(tǒng)來完 成，但其它硬件裝置卻無法在系統(tǒng)電源管理上，根據(jù)目前該中央處理單元10 最實際的系統(tǒng)應(yīng)用狀況實時地做出反應(yīng)，因此，如何在原有的電源管理系統(tǒng) 架構(gòu)下做更一步的改善，為發(fā)展本發(fā)明的最主要的目的。

發(fā)明內(nèi)容
本發(fā)明為一種數(shù)據(jù)傳輸速率調(diào)整方法，應(yīng)用于中央處理單元與核心邏輯 芯片之間，該數(shù)據(jù)傳輸速率調(diào)整方法包含下列步驟該核心邏輯芯片對該中 央處理單元發(fā)出電源管理控制信號；因應(yīng)第一時間區(qū)間與第二時間區(qū)間中該 電源管理控制信號的波形變化而得到變化值；以及因應(yīng)該變化值的大小來改 變該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率。
本發(fā)明另一方面為一種具有數(shù)據(jù)傳輸速率調(diào)整功能的計算機(jī)系統(tǒng)，包含 有中央處理單元；核心邏輯芯片，信號連接于該中央處理單元，其可發(fā)出 電源管理控制信號至該中央處理單元，該核心邏輯芯片并包含有信號^r測 單元，其可檢測在第 一 時間區(qū)間與第二時間區(qū)間中該電源管理控制信號的波 形變化而得到變化值；以及頻率調(diào)整單元，信號連接于該信號檢測單元，其 因應(yīng)該變化值的大小來調(diào)整該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸 速率。


本發(fā)明得通過下列圖式及說明，俾得更深入的了解 圖la，其為在一計算機(jī)系統(tǒng)中關(guān)于電源管理架構(gòu)功能的部分功能方塊示 意圖。
圖lb和lc,其為南橋芯片所發(fā)出的停止時鐘信號和睡眠信號在不同狀態(tài)下的信號電平示意圖。
圖2a，其為本發(fā)明所述的數(shù)據(jù)傳輸速率調(diào)整方法的第一較佳實施例方塊 示意圖。
圖2b,其為本發(fā)明所述的數(shù)據(jù)傳輸速率調(diào)整方法的第一較佳實施例流程 示意圖。
圖3，其為本發(fā)明所述的數(shù)據(jù)傳輸速率調(diào)整方法的第二較佳實施例方塊 示意圖。
圖4a，其為本發(fā)明所述的數(shù)據(jù)傳輸速率調(diào)整方法的第三較佳實施例方塊 示意圖。
圖4b,其為本發(fā)明所述的凄史據(jù)傳輸速率調(diào)整方法的第三較佳實施例流程 示意圖。
圖5，其為本發(fā)明所述的數(shù)據(jù)傳輸速率調(diào)整方法的第四較佳實施例方塊 示意圖。
本發(fā)明圖式中所包含的各元件列式如下計算機(jī)系統(tǒng)1中央處理單元10
芯片組11北橋芯片111
南橋芯片112前置總線100
計算機(jī)系統(tǒng)2中央處理單元20
核心邏輯芯片21前置總線22
信號檢測單元211頻率調(diào)整單元212
北橋芯片213南橋芯片214
取樣器2110第一計數(shù)器2111
第二計數(shù)器2112比較器2120
頻率調(diào)整控制器2121
計算機(jī)系統(tǒng)3中央處理單元30
核心邏輯芯片31前置總線32
信號檢測單元311頻率調(diào)整單元312
北橋芯片313南橋芯片314
取樣器3110計數(shù)器3111
暫存器3112比較器3120
頻率調(diào)整控制器3121計算機(jī)系統(tǒng)4中央處理單元40
核心邏輯芯片41前置總線42
信號檢測單元411頻率調(diào)整單元412
北橋芯片413南橋芯片414
第一積分器4111第二積分器4112
比較器4120頻率調(diào)整控制器4121
計算機(jī)系統(tǒng)5中央處理單元50
核心邏輯芯片51前置總線52
信號檢測單元511頻率調(diào)整單元512
北橋芯片513南橋芯片514
積分器5111暫存器5112
比較器5120頻率調(diào)整控制器5121
步驟Sl - S7步驟P1 -P具體實施例方式
請參見圖2a，其為本發(fā)明所述的數(shù)據(jù)傳輸速率調(diào)整方法的第一較佳實施 例方塊示意圖。從圖中我們可以清楚地看出本發(fā)明所述的數(shù)據(jù)傳輸速率調(diào)整 方法應(yīng)用于處于處理器狀態(tài)(Processor State)的計算機(jī)系統(tǒng)2,也就是該計 算機(jī)系統(tǒng)2是處于在中央處理單元的效能可調(diào)整的狀態(tài)之下(即在先前技術(shù) 中所提到的CO、 Cl、 C2與C3狀態(tài))。而該計算機(jī)系統(tǒng)2主要包含有中央處理 單元20、核心邏輯芯片21,其中該中央處理單元20是以前置總線22來與該 核心邏輯芯片21進(jìn)行數(shù)據(jù)傳輸，而該核心邏輯芯片21可發(fā)出電源管理控制 信號至該中央處理單元20,用以控制該中央處理單元20與該核心邏輯芯片 21間的數(shù)據(jù)傳輸速率，該核心邏輯芯片21包含有北橋芯片213與南橋芯片 214,而該電源管理控制信號是由該南橋芯片214所發(fā)出，而本發(fā)明最主要的 技術(shù)特征就是在于該核心邏輯芯片21還包含了信號檢測單元211以及頻率調(diào) 整單元212,其中該信號^r測單元211可檢測在第一時間區(qū)間與第二時間區(qū) 間中該電源管理控制信號的波形變化而計算得到變化值，而該頻率調(diào)整單元 212信號連接于該信號檢測單元211，其是因應(yīng)該變化值的大小來調(diào)整該中央 處理單元20與該核心邏輯芯片21間的數(shù)據(jù)傳輸速率，也就是控制該前置總 線22的數(shù)據(jù)傳輸速率。以下再就本實施例的技術(shù)特征做更進(jìn)一步的描述。承上述的技術(shù)說明，該南橋芯片214所發(fā)出的該電源管理控制信號為停 止時鐘信號(STPCLK)，該停止時鐘信號包含有效電壓電平與無效電壓電平， 而本發(fā)明的主要技術(shù)特征的該信號檢測單元211包含了取樣器2110、第一計 數(shù)器2111以及第二計數(shù)器2112，該頻率調(diào)整單元212則包含有比較器2120 以及頻率調(diào)整控制器2121,其中該取樣器2110信號連接于該南橋芯片214, 其可分別于該第一時間區(qū)間與該第二時間區(qū)間內(nèi)的不同時間點(diǎn)對該停止時鐘 信號進(jìn)行取樣，(例如我們可以將該第一時間區(qū)間與該第二時間區(qū)間設(shè)定為 IO秒鐘，而在這10秒鐘的區(qū)間內(nèi)以間隔10《效秒的時間點(diǎn)去對該停止時鐘信 號進(jìn)行取樣。)該第一計數(shù)器2111與該第二計數(shù)器2112是分別信號連接于該 取樣器2110,該第一計數(shù)器2111與該第二計^:器2112可分別計算該取樣器 2110分別在該第一時間區(qū)間與該第二時間區(qū)間內(nèi)對該停止時鐘信號處于有效 電壓電平(例如該有效電壓電平為低電平)進(jìn)行取樣的次數(shù)，而得到第 一取樣 統(tǒng)計值與第二取樣統(tǒng)計值。而該比較器2120信號連接于該第一計數(shù)器2111 與該第二計數(shù)器2112，其將該第 一取樣統(tǒng)計值與該第二取樣統(tǒng)計值進(jìn)行比較， 而得到該第 一取樣統(tǒng)計值與該第二取樣統(tǒng)計值間的該變化值，最后該頻率調(diào) 整控制器2121因應(yīng)該變化值大于一門檻值時，而發(fā)出頻率調(diào)整控制信號至該 中央處理單元20，進(jìn)而調(diào)低該中央處理單元"與該核心邏輯芯片21間的數(shù) 據(jù)傳輸速率，另外，該頻率調(diào)整控制器2121因應(yīng)該變化值小于一門檻值時， 則發(fā)出該頻率調(diào)整控制信號至該中央處理單元20，而調(diào)高該中央處理單元20 與該核心邏輯芯片21間的數(shù)據(jù)傳輸速率。
請參見圖2b,其為本發(fā)明所述的數(shù)據(jù)傳輸速率調(diào)整方法的第一較佳實施 例流程示意圖，該數(shù)據(jù)傳輸速率調(diào)整方法是應(yīng)用于計算機(jī)系統(tǒng)中所包含的中 央處理單元與核心邏輯芯片之間，且該計算機(jī)系統(tǒng)處于處理器狀態(tài) (Processor State)，在該處理器狀態(tài)下，該計算機(jī)系統(tǒng)可對其所包含的該中 央處理單元進(jìn)行效能的調(diào)整。從圖中我們可以清楚地看出，首先，計算機(jī)系 統(tǒng)進(jìn)入中央處理單元可調(diào)整狀態(tài)(步驟Sl);因應(yīng)計算機(jī)系統(tǒng)進(jìn)入該中央處理 單元可調(diào)整狀態(tài)，該核心邏輯芯片發(fā)出停止時鐘信號至該中央處理單元(步驟 S2);分別于第一時間區(qū)間與第二時間區(qū)間對該^f止時鐘信號進(jìn)行取樣而得到 第一取樣統(tǒng)計值與第二取樣統(tǒng)計值(步驟S3);將該第一取樣統(tǒng)計值與該第二 取樣統(tǒng)計值進(jìn)行比較而得^變化值(步驟S4);然后判斷該變化值是否大于門 檻值(步驟S5);倘若該變化值大于門檻值，則調(diào)低該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率(步驟S6);倘若該變化值小于門檻值，則調(diào)高該 中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率(步驟S7)。上述該停止時 鐘信號包含有有效電壓電平與無效電平，而該第一取樣統(tǒng)計值與該第二取樣 統(tǒng)計值代表于該第一時間區(qū)間與該第二時間區(qū)間內(nèi)的不同時間點(diǎn)對該停止時 鐘信號進(jìn)行取樣所得到該停止時鐘信號處于該有電壓電平的次數(shù)，而該變 化值代表在該第二時間區(qū)間內(nèi)該停止時鐘信號處于該有效電壓電平的次數(shù)與 在該第一時間區(qū)間內(nèi)該停止時鐘信號處于該有^:電壓電平的次數(shù)的差值。另 外，上述因應(yīng)該變化值的大小而改變該中央處理單元與該核心邏輯芯片間的 數(shù)據(jù)傳輸速率時，該中央處理器的鎖相回路(Phase Lock Loop ， PLL)電路需 要重新啟動，也就意味著該中央處理器的時脈信號需要停止一段時間，因此 該中央處理單元會先進(jìn)入一睡眠狀態(tài)(即前述的C3狀態(tài))，而當(dāng)該中央處理單 元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率改變完成后，則該中央處理單元便會 被喚醒而重新進(jìn)入工作狀態(tài)。
如同本發(fā)明先前技術(shù)所述，在已知計算機(jī)系統(tǒng)中，中央處理單元要進(jìn)入 到不同的省電狀態(tài)，必須完全仰賴運(yùn)作在計算才幾系統(tǒng)中的搡作系統(tǒng)來監(jiān)控計 算機(jī)系統(tǒng)的工作狀況并依據(jù)高等配置與能源接口 (ACPI)電源管理規(guī)范來判斷 中央處理單元要進(jìn)入到何種程度的省電狀態(tài)，而如此的技術(shù)手段卻造成無法 根據(jù)目前該中央處理單元最實際的系統(tǒng)應(yīng)用狀況實時的反應(yīng)在系統(tǒng)電源管理 上，因此，本發(fā)明所述的數(shù)據(jù)傳輸速率調(diào)整方法1更是針對在先前技術(shù)中所產(chǎn) 生的缺失進(jìn)行改善，經(jīng)由上述的技術(shù)說明，我們可以清楚地看出本發(fā)明便是 利用在核心邏輯芯片中以新增硬件的方式來檢測核心邏輯芯片發(fā)送至中央處 理單元的停止時鐘信號在不同時間區(qū)間內(nèi)的波形變化，并經(jīng)由新增硬件的計 算后得到變化值，因應(yīng)變化值的大小機(jī)能性的控制改變中央處理單元與核心 邏輯芯片間的數(shù)據(jù)傳輸速率，如此一來，通過先前技術(shù)利用軟件對中央處理 單元使用率監(jiān)控的方式，再配合上本發(fā)明所述在核心邏輯芯片中新增硬件的 輔助，確實改善了已知技術(shù)所產(chǎn)生的缺失，進(jìn)而提升計算機(jī)系統(tǒng)的省電效率。
請參見圖3，其為本發(fā)明所述的數(shù)據(jù)傳輸速率調(diào)整方法的第二較佳實施 例方塊示意圖。而在本實施例中所述的數(shù)據(jù)傳輸速率調(diào)整方法同樣是應(yīng)用在 處于處理狀態(tài)(Processor State)的計算機(jī)系統(tǒng)3中。從圖中我們可以清楚地 看出該計算機(jī)系統(tǒng)3主要包含有中央處理單元30、核心邏輯芯片31,其中該 中央處理單元30是以前置總線32來與該核心邏輯芯片31進(jìn)行數(shù)據(jù)傳輸，而該核心邏輯芯片31可發(fā)出電源管理控制信號至該中央處理單元30，用以控 制該中央處理單元30與該核心邏輯芯片31間的^t據(jù)傳輸速率，該核心邏輯 芯片31包含有北橋芯片313與南橋芯片314,而該電源管理控制信號為由該 南橋芯片314所發(fā)出的停止時鐘信號。在上述第一較佳實施例中，該信號檢 測單元是以兩個計數(shù)器的方式來計算出兩個不同時間區(qū)間的取樣統(tǒng)計值，進(jìn) 而得到兩個不同時間區(qū)間所得到取樣統(tǒng)計值的變化值，而在本實施例中，該 信號檢測單元311則主要是以計數(shù)器3111與暫存器3112的方式來取得兩個 不同時間區(qū)間的取樣統(tǒng)計值，也就是當(dāng)該計數(shù)器3111在計算一取樣器3110 在第一時間區(qū)間對停止時鐘信號處于有效電壓電平進(jìn)行取樣的次數(shù)后所得到 的第一取樣統(tǒng)計值后，將第一取樣統(tǒng)計值先行暫存至該暫存器3112中，然后 該計數(shù)器3111計算出該取樣器3110在第二時間區(qū)間對停止時鐘信號處于有 效電壓電平進(jìn)行取樣的次數(shù)后而得到的第二取樣統(tǒng)計值，最后頻率調(diào)整單元 312所包含的比較器3120根據(jù)該第二取樣統(tǒng)計值與該第一取樣統(tǒng)計值來進(jìn)行 比較來得到兩者間的變化值，使得頻率調(diào)整單元312所包含的頻率調(diào)整控制 器3121得以根據(jù)該比較器3120所測得的變化^f直來發(fā)出頻率調(diào)整控制信號至 該中央處理單元30,進(jìn)而調(diào)整該中央處理單元30與該核心邏輯芯片31間的 數(shù)據(jù)傳輸速率。而在本實施例中，其部分技術(shù)手^殳與方法步驟流程與第一較 佳實施例相同，故在此不予贅述。
請參見圖4a,其為本發(fā)明所述的數(shù)據(jù)傳輸速率調(diào)整方法的第三較佳實施 例方塊示意圖。而在本實施例中所述的數(shù)據(jù)傳輸速率調(diào)整方法是應(yīng)用在處于 處理器狀態(tài)(Processor State)的計算機(jī)系統(tǒng)4中。^v圖中我們可以清楚地看 出該計算機(jī)系統(tǒng)4主要包含有中央處理單元40、核心邏輯芯片41，其中該中 央處理單元40是以前置總線42來與該核心邏輯芯片41進(jìn)行數(shù)據(jù)傳輸，而該 核心邏輯芯片41可發(fā)出電源管理控制信號至該中央處理單元40,用以控制 該中央處理單元40與該核心邏輯芯片41間的數(shù)據(jù)傳輸速率，該核心邏輯芯 片41包含有北橋芯片413與南橋芯片414，而該電源管理控制信號為由該南 橋芯片414所發(fā)出的停止時鐘信號。本實施例與第一、第二較佳實施例最大 的不同在于信號檢測單元411是以第一積分器"11與第二積分器"12所完 成，該第一積分器4111信號連接于該南橋芯片414，其可在第一時間區(qū)間內(nèi) 對該停止時鐘信號進(jìn)行積分而得到第一積分統(tǒng)計〗直，該第二積分器4112信號 連接于該南橋芯片，其可在第二時間區(qū)間內(nèi)對該停止時鐘信號進(jìn)行積分而得到第二積分統(tǒng)計值，最后頻率調(diào)整單元412所包含的比較器4120根據(jù)該第二 積分統(tǒng)計值與該第一積分統(tǒng)計值來進(jìn)行比較來得到兩者間的變化值，使得頻 率調(diào)整單元412所包含的頻率調(diào)整控制器4121 4尋以根據(jù)該比較器4120所測 得的變化值來發(fā)出頻率調(diào)整控制信號至該中央處理單元40,進(jìn)而調(diào)整該中央 處理單元40與該核心邏輯芯片41間的數(shù)據(jù)傳輸速率。而在本實施例中，其 部分技術(shù)手段與第一、第二較佳實施例相同，故在此不予贅述。
請參見圖4b,其為本發(fā)明所述的數(shù)據(jù)傳輸速率調(diào)整方法的第三較佳實施 例流程示意圖。該數(shù)據(jù)傳輸速率調(diào)整方法是應(yīng)用于計算機(jī)系統(tǒng)中所包含的中 央處理單元與核心邏輯芯片之間，且該計算機(jī)系統(tǒng)處于處理器狀態(tài) (Processor State)，在該處理器狀態(tài)下，該計算才幾系統(tǒng)可對其所包含的該中 央處理單元進(jìn)行效能的調(diào)整。而在本實施例中是以對停止時鐘信號進(jìn)行積分 的方式來完成檢測停止時鐘信號的波形變化，乂人圖中我們可以清楚地看出， 首先，計算機(jī)系統(tǒng)進(jìn)入中央處理單元可調(diào)整狀態(tài)(步驟P1);因應(yīng)計算機(jī)系統(tǒng) 進(jìn)入該中央處理單元可調(diào)整狀態(tài)，該核心邏輯芯片發(fā)出停止時鐘信號至該中 央處理單元(步驟P2);分別于第 一時間區(qū)間與第二時間區(qū)間對該停止時鐘信 號進(jìn)行積分而得到第一積分統(tǒng)計值與第二積分統(tǒng)計值(步驟P3),請注意，這 里若有效電壓電平為低電平，則對低電平進(jìn)行積分需將停止時鐘信號先反相 后再積分，若有效電壓電平為高電平，則直接積分即可；將該第二積分統(tǒng)計 值與該第一積分統(tǒng)計值進(jìn)行比較而得到變化值(步驟S4);然后判斷該變化值 是否大于一門檻值(步驟P5);倘若該變化值大于門檻值，則調(diào)低該中央處理 單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率(步驟P6);倘若該變化值小于門檻 值，則調(diào)高該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率(步驟P7)。 因此，通過積分的方式也能夠完成本發(fā)明所要完成的技術(shù)手段。
請參見圖5,其為本發(fā)明所述的數(shù)據(jù)傳輸速率調(diào)整方法的第四較佳實施 例方塊示意圖。在本實施例中，主要是將在第三較佳實施例中的該信號檢測 單元411以該第一積分器4111與該第二積分器4112的技術(shù)手段加以改良， 從圖中我們可以清楚地看出在本實施例中的該信號檢測單元511主要是以積 分器5111與暫存器5112來的方式來取得兩個不同時間區(qū)間的積分統(tǒng)計值， 也就是當(dāng)該積分器5111在第一時間區(qū)間內(nèi)對該停止時鐘信號進(jìn)行積分所得 到的第一積分統(tǒng)計值后，將第一積分統(tǒng)計值先行暫存至該暫存器5112中，然 后該積分器4111在第二時間區(qū)間對停止時鐘信號進(jìn)行積分而得到的第二積分統(tǒng)計值，最后頻率調(diào)整單元512所包含的比較器5120根據(jù)該第一積分統(tǒng)計 值與該第二積分統(tǒng)計值來進(jìn)行比較來得到兩者間的變化值，使得頻率調(diào)整單 元512所包含的頻率調(diào)整控制器5121得以根據(jù)該比較器5120所測得的變化 值來發(fā)出頻率調(diào)整控制信號至中央處理單元50，進(jìn)而調(diào)整中央處理單元50 與核心邏輯芯片51間的數(shù)據(jù)傳輸速率。而在本實施例中，其部分技術(shù)手段與 方法步驟流程與第三較佳實施例相同，故在此不予贅述。
在本發(fā)明的其它實施例中，上述的門檻值也可改由具有一上下界的門檻 值區(qū)間來取代，只有當(dāng)變化值大于該門檻值區(qū)間的上界(第 一 門檻值)或是小 于該門搵值區(qū)間的下界(第二門檻值)時才會進(jìn)行數(shù)據(jù)傳輸速率的調(diào)整，如此 將可控制狀態(tài)切換的次數(shù)不致過于頻繁。
綜合以上的技術(shù)說明，我們可以清楚地發(fā)現(xiàn)本發(fā)明所述的數(shù)據(jù)傳輸速率 調(diào)整方法與裝置以及具有數(shù)據(jù)傳輸速率調(diào)整功能的計算機(jī)系統(tǒng)確實改善了在 先前技術(shù)中所產(chǎn)生的缺失，進(jìn)而完成發(fā)展本發(fā)明的最主要的目的，因此，本 發(fā)明得由本領(lǐng)域技術(shù)人員任施匠思而為諸般修飾，然皆不脫如附權(quán)利要求范 圍所欲保護(hù)者。
權(quán)利要求
1. 一種數(shù)據(jù)傳輸速率調(diào)整方法，應(yīng)用于中央處理單元與核心邏輯芯片之間，該數(shù)據(jù)傳輸速率調(diào)整方法包含下列步驟該核心邏輯芯片對該中央處理單元發(fā)出電源管理控制信號；因應(yīng)第一時間區(qū)間與第二時間區(qū)間中該電源管理控制信號的波形變化而計算得到變化值；以及因應(yīng)該變化值的大小來改變該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率。
2. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸速率調(diào)整方法，其中因應(yīng)該電源管理 控制信號的波形變化而計算得到的該變化值，該變化值的計算方法包含下列 步驟于該第一時間區(qū)間內(nèi)的不同時間點(diǎn)對該電源管理控制信號進(jìn)行取樣，進(jìn)而得到第一取樣統(tǒng)計值；于該第二時間區(qū)間內(nèi)的不同時間點(diǎn)對該電源管理控制信號進(jìn)行取樣，進(jìn)而得到第二取樣統(tǒng)計值；以及將該第二取樣統(tǒng)計值與該第 一取樣統(tǒng)計值進(jìn)行比較，進(jìn)而得到該第 一取樣統(tǒng)計值與該第二取樣統(tǒng)計值間的該變化值，其中，該電源管理控制信號包含有效電壓電平與無效電壓電平，該第一 取樣統(tǒng)計值與該第二取樣統(tǒng)計值是代表于該第一時間區(qū)間與該第二時間區(qū)間 內(nèi)的不同時間點(diǎn)對該電源管理控制信號進(jìn)行取樣所得到該電源管理控制信號 處于該有效電壓電平的次數(shù)。
3. 根據(jù)權(quán)利要求2所述的數(shù)據(jù)傳輸速率調(diào)整方法，其中因應(yīng)該變化值大 于第一門檻值時，則調(diào)低該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速 率；而因應(yīng)該變化值小于第二門檻值時，則調(diào)高該中央處理單元與該核心邏 輯芯片間的數(shù)據(jù)傳輸速率，其中該第一門檻值大于或等于該第二門檻值。
4. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸速率調(diào)整方法，其中因應(yīng)該電源管理 控制信號的波形變化而計算得到的該變化值，該變化值的計算方法包含下列 步驟于該第 一時間區(qū)間內(nèi)的不同時間點(diǎn)對該電源管理控制信號進(jìn)行積分，進(jìn) 而得到第一積分統(tǒng)計值；于該第二時間區(qū)間內(nèi)的不同時間點(diǎn)對該電源管理控制信號進(jìn)行積分，進(jìn)而得到第二積分統(tǒng)計值；以及將該第二積分統(tǒng)計值與該第一積分統(tǒng)計值進(jìn)行比較，進(jìn)而得到該第一積分統(tǒng)計值與該第二積分統(tǒng)計值間的該變化值，其中，該電源管理控制信號包含有效電壓電平與無效電壓電平，對該電 源管理控制信號進(jìn)行積分是針對該有效電壓電平積分。
5. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸速率調(diào)整方法，還包含下列步驟因應(yīng)該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率的改變而使該 中央處理單元進(jìn)入睡眠狀態(tài)；以及因應(yīng)該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率改變完成后而 使該中央處理單元重新進(jìn)入工作狀態(tài)。
6. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸速率調(diào)整方法，其中該核心邏輯芯片 包含有北橋芯片與南橋芯片，而該電源管理控制信號為由該南橋芯片所發(fā)出 的停止時鐘信號。
7. —種具有數(shù)據(jù)傳輸速率調(diào)整功能的計算機(jī)系統(tǒng)，包含有 中央處理單元；核心邏輯芯片，信號連接于該中央處理單元，該核心邏輯芯片發(fā)出電源 管理控制信號至該中央處理單元，該核心邏輯芯片并包含有信號檢測單元，其檢測在第 一時間區(qū)間與第二時間區(qū)間中該電源管理 控制信號的波形變化而得到變化值；以及頻率調(diào)整單元，信號連接于該信號檢測單元，該頻率調(diào)整單元因應(yīng)該 變化值的大小來調(diào)整該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率。
8. 根據(jù)權(quán)利要求7所述的計算機(jī)系統(tǒng)，其中該電源管理控制信號包含有 效電壓電平與無效電壓電平，該信號檢測單元包含有取樣器，信號連接于該核心邏輯芯片，該取樣器分別于該第一時間區(qū)間 與該第二時間區(qū)間內(nèi)的不同時間點(diǎn)對該電源管理控制信號進(jìn)行取樣；第一計數(shù)器，信號連接于該取樣器，該第一計數(shù)器計算該取樣器在該第 一時間區(qū)間內(nèi)對該電源管理控制信號處于該有效電壓電平進(jìn)行取樣的次數(shù)，而得到第一取樣統(tǒng)計值；以及第二計數(shù)器，信號連接于該取樣器，該第二計數(shù)器計算該取樣器在該第 二時間區(qū)間內(nèi)對該電源管理控制信號處于該有效電壓電平進(jìn)行取樣的次數(shù)，而得到第二取樣統(tǒng)計值。
9. 根據(jù)權(quán)利要求8所述的計算機(jī)系統(tǒng)，其中該頻率調(diào)整單元包含有 比較器，信號連接于該第一計數(shù)器與該第二計數(shù)器，該比較器將該第二取樣統(tǒng)計值與該第一取樣統(tǒng)計值進(jìn)行比較，進(jìn)而得到該第一取樣統(tǒng)計值與該 第二取樣統(tǒng)計值間的該變化值；以及頻率調(diào)整控制器，信號連接于該比較器，該頻率調(diào)整控制器因應(yīng)該變化 值大于第一門檻值時，發(fā)出頻率調(diào)整控制信號至該中央處理單元，進(jìn)而調(diào)低 該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率，而該頻率調(diào)整控制器 因應(yīng)該變化值小于第二門檻值時，發(fā)出該頻率調(diào)整控制信號至該中央處理單 元，進(jìn)而調(diào)高該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率，其中該第一門檻值大于或者等于該第二門檻值。
10. 根據(jù)權(quán)利要求7所述的計算機(jī)系統(tǒng)，其中該電源管理控制信號包含 有效電壓電平與無效電壓電平，該信號檢測單元包含有取樣器，信號連接于該核心邏輯芯片，該取樣器可分別于該第一時間區(qū) 間與該第二時間區(qū)間內(nèi)的不同時間點(diǎn)對該電源管理控制信號進(jìn)行取樣；計數(shù)器，信號連接于該取樣器，該計數(shù)器計算該取樣器分別在該第一時 間區(qū)間與該第二時間區(qū)間內(nèi)對該電源管理控制信號處于該有效電壓電平進(jìn)行 取樣的次數(shù)，而得到第一取樣統(tǒng)計值與第二取樣統(tǒng)計值；以及暫存器，信號連接于該計數(shù)器，該暫存器可暫存該計數(shù)器所分別于該第 一時間區(qū)間與該第二時間區(qū)間內(nèi)所得到的該第一取樣統(tǒng)計值與該第二取樣統(tǒng) 計值。
11. 根據(jù)權(quán)利要求IO所述的計算機(jī)系統(tǒng)，其中該頻率調(diào)整單元包含有 比較器，信號連接于該計數(shù)器與該暫存器，該比較器可將該第二取樣統(tǒng)計值與該第 一取樣統(tǒng)計值進(jìn)行比較，進(jìn)而得到該第 一取樣統(tǒng)計值與該第二取 樣統(tǒng)計值間的該變化值；以及頻率調(diào)整控制器，信號連接于該比較器，該頻率調(diào)整控制器因應(yīng)該變化 值大于第一門檻值時，發(fā)出頻率調(diào)整控制信號至該中央處理單元，進(jìn)而調(diào)低 該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率，而該頻率調(diào)整控制器 因應(yīng)該變化值小于第二門檻值時，發(fā)出該頻率調(diào)整控制信號至該中央處理單 元，進(jìn)而調(diào)高該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率，其中該第一門檻值大于或者等于該第二門檻值。
12. 根據(jù)權(quán)利要求7所述的計算機(jī)系統(tǒng)，其中該信號檢測單元包含有 第一積分器，信號連接于該核心邏輯芯片，該第一積分器在該第一時間區(qū)間內(nèi)對該電源管理控制信號進(jìn)行積分，而得到第一積分統(tǒng)計值；以及第二積分器，信號連接于該核心邏輯芯片，該第二積分器在該第二時間區(qū)間內(nèi)對該電源管理控制信號進(jìn)行積分，而得到第二積分統(tǒng)計值，其中，該電源管理控制信號包含有效電壓電平與無效電壓電平，對該電源管理控制信號進(jìn)行積分是針對該有效電壓電平積分。
13. 根據(jù)權(quán)利要求12所述的計算機(jī)系統(tǒng)，其中該頻率調(diào)整單元包含有 比較器，信號連接于該第一積務(wù)器與該第二積分器，該比較器將該第二積分統(tǒng)計值與該第一積分統(tǒng)計值進(jìn)行比較，進(jìn)而得到該第一積分統(tǒng)計值與該 第二積分統(tǒng)計值間的該變化值；以及頻率調(diào)整控制器，信號連接于該比較器，該頻率調(diào)整控制器因應(yīng)該變化 值大于第一門檻值時，發(fā)出頻率調(diào)整控制信號至該中央處理單元，進(jìn)而調(diào)低 該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率，而該頻率調(diào)整控制器 因應(yīng)該變化值小于第二門檻值時，發(fā)出該頻率調(diào)整控制信號至該中央處理單 元，進(jìn)而調(diào)高該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率，其中該第一門檻值大于或者等于該第二門檻值。
14. 根據(jù)權(quán)利要求7所述的計算機(jī)系統(tǒng)，其中該信號檢測單元包含有 積分器，信號連接于該核心邏輯芯片，該積分器分別于該第一時間區(qū)間與該第二時間區(qū)間內(nèi)對該電源管理控制信號進(jìn)行積分，而得到第一積分統(tǒng)計 值與第二積分統(tǒng)計值，其中，該電源管理控制信號包含有效電壓電平與無效 電壓電平，對該電源管理控制信號進(jìn)行積分是針對該有效電壓電平積分；以 及暫存器，信號連接于該積分器，該暫存器暫存該積分器所分別于該第一 時間區(qū)間與該第二時間區(qū)間內(nèi)所得到的該第一積分統(tǒng)計值與該第二積分統(tǒng)計 值。
15. 根據(jù)權(quán)利要求14所述的計算機(jī)系統(tǒng)，其中該頻率調(diào)整單元包含有 比較器，信號連接于該積分器和該暫存器，該比較器將該第二積分統(tǒng)計值與該第一積分統(tǒng)計值進(jìn)行比較，進(jìn)而得到該第一積分統(tǒng)計值與該第二積分 統(tǒng)計值間的該變化值；以及頻率調(diào)整控制器，信號連接于該比較器，該頻率調(diào)整控制器因應(yīng)該變化值大于第一門檻值時，發(fā)出頻率調(diào)整控制信號至該中央處理單元，進(jìn)而調(diào)低 該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率，而該頻率調(diào)整控制器 因應(yīng)該變化值小于第二門檻值時，發(fā)出該頻率調(diào)整控制信號至該中央處理單 元，進(jìn)而調(diào)高該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率， 其中該第一門檻值大于或者等于該第二門檻值。
16,根據(jù)權(quán)利要求7所述的計算機(jī)系統(tǒng)，其中該核心邏輯芯片還包含有 北橋芯片與南橋芯片，而該電源管理控制信號為由該南橋芯片所發(fā)出的停止 時鐘信號。
全文摘要
本發(fā)明為一種數(shù)據(jù)傳輸速率調(diào)整方法以及具有數(shù)據(jù)傳輸速率調(diào)整功能的計算機(jī)系統(tǒng)，該計算機(jī)系統(tǒng)中包含的數(shù)據(jù)傳輸速率調(diào)整裝置，其包含有信號檢測單元以及頻率調(diào)整單元，用以調(diào)整該計算機(jī)系統(tǒng)所包含的中央處理單元與核心邏輯芯片間的數(shù)據(jù)傳輸速率，而該數(shù)據(jù)傳輸速率調(diào)整方法包含下列步驟核心邏輯芯片對該中央處理單元發(fā)出電源管理控制信號；因應(yīng)第一時間區(qū)間與第二時間區(qū)間中該電源管理控制信號的波形變化而得到變化值；以及因應(yīng)該變化值的大小來改變該中央處理單元與該核心邏輯芯片間的數(shù)據(jù)傳輸速率。
文檔編號G06F13/38GK101419497SQ20081021097
公開日2009年4月29日 申請日期2008年8月15日 優(yōu)先權(quán)日2007年8月24日
發(fā)明者棋 張, 鐘健平, 黃正維 申請人:威盛電子股份有限公司