專利名稱：橫跨串行流交織和串行化/去串行化lcd、照相機(jī)、鍵區(qū)和gpio數(shù)據(jù)的方法和電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及橫跨串行接口，多路復(fù)用和串行化/去串行化來(lái)自多個(gè)裝置的數(shù)據(jù)。
背景技術(shù)：
在移動(dòng)手持裝置中通常見(jiàn)到諸如鍵區(qū)和鍵盤、照相機(jī)、IXD顯示器和混雜通用I/O(GPIO)裝置之類I/O裝置的存在。類似許多微處理器，這些I/O裝置一般提供并行接口。 不過(guò)在移動(dòng)裝置中，鉸鏈?zhǔn)挂恍㊣/O裝置與控制器微處理器分開(kāi)。在現(xiàn)有的移動(dòng)裝置中，互連移動(dòng)裝置中的微處理器和I/O裝置要求許多并行連接 穿過(guò)塞進(jìn)鉸鏈中的柔性纜線。由于可靠性降低和成本增高，大量的導(dǎo)線并不可取。有利的是減少穿過(guò)翻蓋式或滑蓋式移動(dòng)電話機(jī)的鉸鏈的物理導(dǎo)線的數(shù)目。串行化 提供一定程度的導(dǎo)線減少。

發(fā)明內(nèi)容
本發(fā)明提供穿過(guò)柔性纜線的導(dǎo)線的減少。本發(fā)明提供串行化和交織至少往來(lái)于 IXD顯示器、經(jīng)GPIO (通用輸入/輸出)連接而面接(interface)的裝置、照相機(jī)、I2C裝置 和鍵區(qū)或鍵盤的數(shù)據(jù)的接口。此外，通過(guò)橫跨相同的串行導(dǎo)線交織多組并行數(shù)據(jù)，并在無(wú)專 用控制引腳或?qū)Ь€的情況下控制模式，本發(fā)明可進(jìn)一步減少導(dǎo)線?？梢栽诳衫枚〞r(shí)間隔按照時(shí)間順序混合來(lái)自不同裝置的信號(hào)的共享導(dǎo)線上交 織串行化數(shù)據(jù)。例如，在視頻傳輸期間，通常存在其間在視頻數(shù)據(jù)線上不傳送任何數(shù)據(jù)的垂 直(VSYNC)和水平(HSYNC)同步脈沖。其它裝置可以使用這些時(shí)間來(lái)發(fā)送串行數(shù)據(jù)。例如， 在操作人員不會(huì)注意到任何延遲的這些時(shí)間內(nèi)，可以發(fā)送鍵盤數(shù)據(jù)。盡管表述成鍵盤數(shù)據(jù)， 不過(guò)實(shí)際上在照相機(jī)VSYNC或HSYNC期間可以發(fā)送任何串行數(shù)據(jù)。按照類似的方式，可通過(guò)公共連接(連接導(dǎo)線)多路復(fù)用IXD數(shù)據(jù)、GPIO數(shù)據(jù)和 I2C信號(hào)。對(duì)可發(fā)送這三種數(shù)據(jù)類型中的哪一種的控制的至少一部分可由改變的時(shí)鐘頻率 來(lái)控制。例如，如果IXD或I2C信號(hào)將被多路復(fù)用，那么可以使用時(shí)鐘頻率來(lái)區(qū)分正被發(fā)送 的數(shù)據(jù)種類。例如，特定的時(shí)鐘頻率可以指示正在發(fā)送LCD數(shù)據(jù)，頻率變化可以指令傳送 I2C信號(hào)的模式變化。在本例中，可以使用頻率檢測(cè)電路。當(dāng)LCD和I2C信號(hào)都不在被發(fā)送 時(shí)，可以加載并串行傳送GPIO數(shù)據(jù)。本領(lǐng)域的技術(shù)人員應(yīng)認(rèn)識(shí)到，盡管將參考例證實(shí)施例，附圖和使用方法，進(jìn)行下面 的詳細(xì)說(shuō)明，不過(guò)本發(fā)明并不局限于這些實(shí)施例和使用方法。相反，本發(fā)明具有寬廣的范 圍，只由附加的權(quán)利要求限定。


下面參考

本發(fā)明，其中圖1A、1B、1C、1D和IE是采用本發(fā)明的功能塊的示意方框圖IF是時(shí)序圖；圖2是內(nèi)部選通脈沖生成的示意圖；圖3、4、5、6和7是圖解說(shuō)明IXD/I2C多路復(fù)用的示意方框圖；和圖8是圖解說(shuō)明實(shí)現(xiàn)模式變化的頻率比較的時(shí)序圖。
具體實(shí)施例方式圖IA圖解說(shuō)明采用本發(fā)明的系統(tǒng)。這種情況下，微處理器4具有許多獨(dú)立的并行 I/O端口，每個(gè)端口具有數(shù)據(jù)、時(shí)鐘和控制信號(hào)。在圖IA的右側(cè)是對(duì)應(yīng)的I/O裝置5。注意 離開(kāi)微處理器4的I/O連接與到I/O裝置5的I/O連接類似。在一些應(yīng)用中，本領(lǐng)域的技 術(shù)人員知道，取決于裝置，可以采用其它控制連接(未示出)。在微處理器4和I/O裝置5之間，主裝置6和從屬裝置10通過(guò)設(shè)計(jì)成經(jīng)由鉸鏈中 擠過(guò)去的柔性纜線11而相互連接。主裝置和從屬裝置具有相對(duì)于微處理器4的許多并行 連接8，和相對(duì)于I/O裝置5的并行連接9，不過(guò)在主裝置和從屬裝置之間，在柔性纜線11 上只具有幾條連接，這改善了可靠性和彎折功能(在鉸鏈內(nèi)，更少的導(dǎo)線彎折和破裂)。在圖IA中，本發(fā)明為在IXD信號(hào)、GPIO信號(hào)和I2C信號(hào)之間共享串行連接作準(zhǔn)備。 另外，可以使并行照相機(jī)I/O數(shù)據(jù)與來(lái)自鍵區(qū)的信號(hào)串行化和交織。例證地，按照本發(fā)明構(gòu)成的一對(duì)裝置(從屬裝置6和主裝置10)不但串行化和去 串行化照相機(jī)和鍵區(qū)信號(hào)，而且串行化和去串行化LCD、GPI0和I2C信號(hào)。信號(hào)在信號(hào)源之 間被多路復(fù)用，并通過(guò)共享的串行接口傳送，可酌情按全雙工或半雙工方式發(fā)送。圖IA圖解說(shuō)明具體體現(xiàn)本發(fā)明的主要功能塊的例子內(nèi)的功能。通用微處理器4經(jīng) 一組并行連接8與主裝置6面接。主裝置6經(jīng)運(yùn)送四條串行連接的柔性纜線11與從屬裝置 10面接。前兩條連接12傳送時(shí)鐘(LCDCKS)和數(shù)據(jù)(LCDDS)。這兩條連接傳送往來(lái)于LCD 顯示器16、GPI0接口 18和I2C接口 20的信息。后兩條連接14傳送照相機(jī)時(shí)鐘(CAMCKS) 和數(shù)據(jù)(CAMDS)。這兩條連接傳送往來(lái)于照相機(jī)22和鍵區(qū)24的信息。圖IB關(guān)于IXD/GPI0和I2C功能，以方框圖的形式圖解說(shuō)明主串行化器4和微 處理器4之間的電子功能。16條IXD數(shù)據(jù)線32、6條GPIO數(shù)據(jù)線34和IXD芯片選擇線 40 (MAINCS-主IXD顯示器芯片選擇線，和SUBCS-輔助IXD顯示器芯片選擇線)被裝入多路 復(fù)用器(MUX)數(shù)據(jù)串行化器30，并在IXDDS上按時(shí)鐘輸出。IXD芯片選擇信號(hào)40、LCDWE (允 許顯示器寫(xiě)入)、和I2CSCK(時(shí)鐘)、I2CSDA(數(shù)據(jù))、！XD/I2C(控制信號(hào))和LCDCKREF(基 準(zhǔn)時(shí)鐘)被輸入IXD/I2C邏輯A 36和選通脈沖發(fā)生器44，IXD/I2C邏輯A 36和選通脈沖 發(fā)生器44控制IXD或GPIO數(shù)據(jù)被輸入數(shù)據(jù)串行化器30和從數(shù)據(jù)串行化器30選通輸出。圖IC表示與圖IB中的功能對(duì)應(yīng)的從屬裝置中的功能和電路。數(shù)據(jù)去串行化器50 按照IXD/I2C邏輯B電路52的指導(dǎo)，接收IXD和GPIO或者I2C信號(hào)。IXD/I2C邏輯塊A和 B在下面更詳細(xì)地討論。圖ID和IE圖解說(shuō)明傳遞照相機(jī)、鍵區(qū)數(shù)據(jù)和控制信號(hào)的主/從屬裝置6和10內(nèi)的功能。12比特去串行化器60接收CAMCKS (照相機(jī)時(shí)鐘)和CAMDS (照相機(jī)/鍵區(qū)數(shù)據(jù))。 多路分解器62把來(lái)自去串行化器60的12個(gè)并行數(shù)據(jù)分成照相機(jī)數(shù)據(jù)和控制信號(hào)，并感測(cè) 和掃描重新創(chuàng)建鍵區(qū)信號(hào)的信號(hào)。這些信號(hào)被輸入微處理器4。存在掃描鍵區(qū)24，并借助于振蕩器152檢測(cè)哪個(gè)按鍵被按下的鍵區(qū)檢測(cè)電路150。本領(lǐng)域的技術(shù)人員知道，可以使用其它技術(shù)來(lái)檢測(cè)某一按鍵何時(shí)被按下?？刂坪蛿?shù)據(jù)多路 復(fù)用器154在時(shí)間方向交替地交織來(lái)自鍵區(qū)和照相機(jī)的發(fā)送/接收信號(hào)。注意在不錯(cuò)過(guò)任何鍵區(qū)按壓的同時(shí)，滿足關(guān)于照相機(jī)I/O的時(shí)間約束。當(dāng)控制和數(shù)據(jù)多路復(fù)用器154根據(jù)來(lái)自按鍵檢測(cè)電路150和振蕩器152的信號(hào)感 測(cè)到鍵區(qū)24的按鍵被按下時(shí)，按鍵數(shù)據(jù)被發(fā)送給12比特串行化器156。鍵區(qū)數(shù)據(jù)可被串行 化，并連同時(shí)鐘信號(hào)CAMCKS —起通過(guò)CAMDS被發(fā)送，時(shí)鐘信號(hào)CAMCKS為主去串行化器60 提供定時(shí)，以便正確地接收鍵區(qū)信號(hào)?？梢园凑赵O(shè)計(jì)人員確定的二進(jìn)制、十六進(jìn)制等對(duì)鍵區(qū) 數(shù)據(jù)進(jìn)行格式化或編碼。當(dāng)照相機(jī)需要服務(wù)時(shí)，鎖相環(huán)PLL 158向照相機(jī)22提供時(shí)鐘CAMCKREF。CAMDATA 線、HSYNC、VSYNC和選通脈沖被直接發(fā)送給控制器和數(shù)據(jù)多路復(fù)用器154。例證地，控制器 和數(shù)據(jù)多路復(fù)用器154借助12條并行數(shù)據(jù)線160、選通脈沖162和SERCK(串行時(shí)鐘)164 與串行化器156面接。注意可以在LCD路徑中實(shí)現(xiàn)PLL(未示出)，以便為串行化提供基準(zhǔn) 時(shí)鐘。在一個(gè)例證操作中，當(dāng)照相機(jī)撤消HSYNC或VSYNC (水平或垂直同步)時(shí)，照相機(jī) 數(shù)據(jù)無(wú)效。在這些時(shí)間內(nèi)，可傳送鍵區(qū)數(shù)據(jù)，而不破壞鍵區(qū)或照相機(jī)操作。例證地，本發(fā)明 使用HSYNC時(shí)間周期來(lái)交織或多路復(fù)用鍵區(qū)數(shù)據(jù)和照相機(jī)數(shù)據(jù)。組合的數(shù)據(jù)被串行化，并 在柔性纜線中與CKS信號(hào)一起通過(guò)DS線路發(fā)送。主去串行化器60接收多路復(fù)用的鍵區(qū)和照相機(jī)數(shù)據(jù)，將其去串行化成并行數(shù)據(jù)， 并用多路分解器62分離鍵區(qū)數(shù)據(jù)和照相機(jī)數(shù)據(jù)。鍵區(qū)數(shù)據(jù)被重新生成為微處理器識(shí)別的 并行形式74。照相機(jī)并行數(shù)據(jù)也被重新生成為微處理器4識(shí)別的并行形式，如圖ID中所
7J\ ο在一個(gè)實(shí)施例中，在DS組中可以包括另一條連接，當(dāng)正在傳遞鍵區(qū)或照相機(jī)數(shù)據(jù) 時(shí)，所述另一條連接發(fā)送信號(hào)。本領(lǐng)域的技術(shù)人員知道，可以使用其它方法，例如在DS線路 上通過(guò)的第一個(gè)字節(jié)可以總是指示接下來(lái)是指定數(shù)量的照相機(jī)(或鍵區(qū))數(shù)據(jù)的模式指示 符。本領(lǐng)域中已知其它技術(shù)。圖IF圖解說(shuō)明例證本發(fā)明的一組典型的照相機(jī)和鍵區(qū)波形。最上面的是對(duì)典型 的照相機(jī)-CMOS或CCD成像器來(lái)說(shuō)可見(jiàn)到的時(shí)間序列。第一行80的每個(gè)都具有用十六進(jìn) 制格式表示的一個(gè)字節(jié)的數(shù)據(jù)信號(hào)80是來(lái)自照相機(jī)的例證數(shù)據(jù)信號(hào)。這些信號(hào)的分組81 指示HSYNC被撤消、水平同步、時(shí)間周期。在HSYNC 82為低電平時(shí)，照相機(jī)數(shù)據(jù)信號(hào)由字節(jié) 0、？1、？2、？3、？4和？5指示。對(duì)照相機(jī)來(lái)說(shuō)，這些線路上的數(shù)據(jù)無(wú)意義。不過(guò)，在本發(fā)明 中，HSYNC時(shí)間被用于經(jīng)主串行化器/去串行化器向微處理器發(fā)送鍵區(qū)數(shù)據(jù)。注意Data (數(shù) 據(jù))84和HSYNC 86晚于在80和82的跡線，時(shí)間相偏地(offset in time)出現(xiàn)。該時(shí)差 舉例說(shuō)明通過(guò)主串行化器電子器件的延時(shí)。另外，注意在HSYNC 86期間，來(lái)自照相機(jī)的F2 和F3數(shù)據(jù)字節(jié)已被表示成項(xiàng)目92的兩字節(jié)組00和04替換。下一行88表示在12比特或 十六進(jìn)制004上的鍵區(qū)數(shù)據(jù)。鍵區(qū)只使用1. 5字節(jié)，從而使開(kāi)始的4比特等于0，以致字節(jié) 0004被發(fā)送給去串行化器。在本實(shí)施例中，通過(guò)替換HSYNC期間的照相機(jī)數(shù)據(jù)的F2和F3 字節(jié)，發(fā)送鍵區(qū)數(shù)據(jù)，不過(guò)可以使用HSYNC期間的任意數(shù)據(jù)字節(jié)，只要它們是一致的。本領(lǐng) 域的技術(shù)人員知道，在VSYNC期間也可傳送鍵區(qū)數(shù)據(jù)。在優(yōu)選實(shí)施例中，可按照幾種模式來(lái)操作系統(tǒng)。在第一種模式下(低速鍵區(qū))下，PLL 58被禁用，當(dāng)某一按鍵在串行線路上是低電平時(shí)，按鍵振蕩器52穿過(guò)鍵區(qū)矩陣。鍵區(qū)數(shù)據(jù)是利用LVCMOS (低電壓CMOS)傳送的。第二種模式(高速照相機(jī)/鍵區(qū))啟用PLL 158 (它變成被鎖定)。當(dāng)HSYNC信號(hào) 86為低電平時(shí)，捕捉和傳送鍵區(qū)數(shù)據(jù)。當(dāng)HYSYNC 86為高電平時(shí)，傳送照相機(jī)數(shù)據(jù)。第三種模式(高速照相機(jī))不傳送任何照相機(jī)數(shù)據(jù)。不過(guò)控制器傳送鍵區(qū)數(shù)據(jù)， 鍵區(qū)數(shù)據(jù)多路復(fù)用器提供低電平的偽HYSYNC信號(hào)。本領(lǐng)域的技術(shù)人員知道，就本發(fā)明來(lái)說(shuō)，可以使用其它計(jì)時(shí)安排以及其它多路復(fù) 用安排。例如，本公開(kāi)使用振蕩器來(lái)檢測(cè)和解碼按鍵按壓，不過(guò)可以使用邏輯信號(hào)，包括電 壓信號(hào)和/或電流信號(hào)。另外，可以使用的微處理器很多。另外，可以使用具有專用功能的 極大的硅集成電路，以及單片計(jì)算機(jī)。本例證說(shuō)明的例子中公開(kāi)了 PLL，不過(guò)本領(lǐng)域的技術(shù)人員知道，可以使用無(wú)PLL的 操作。例如，取決于照相機(jī)定時(shí)要求，可以使用晶體時(shí)鐘或等同物，可有利地使用其它各種 定時(shí)電路。返回參見(jiàn)圖IB和1E，圖2圖解說(shuō)明選通脈沖發(fā)生器44的一個(gè)實(shí)施例。當(dāng)IXD/ I2C為真時(shí)，那么LCDWE將產(chǎn)生內(nèi)部選通脈沖(intStrobe)，以便將數(shù)據(jù)加載到MUX數(shù)據(jù)串 行化器30。當(dāng)LCDffE脈動(dòng)時(shí)，總是發(fā)送數(shù)據(jù)串行化器30中的數(shù)據(jù)。如果沒(méi)有數(shù)據(jù)被發(fā)送給 主顯示器或輔助顯示器，那么通過(guò)選擇、加載和發(fā)送GPIO數(shù)據(jù)，生成GPIO選通脈沖。如果 MAINCS或SUBCS為真，那么禁止GP10選通脈沖生成。設(shè)計(jì)定時(shí)，以致每16個(gè)CKREF周期發(fā)送一次GPIO數(shù)據(jù)。另一方面，可以只有當(dāng) GPIO數(shù)據(jù)變化時(shí)，才發(fā)送GPIO數(shù)據(jù)。圖3-7中圖解說(shuō)明圖IB和IC的IXD/I2C邏輯A和B的操作。機(jī)制是當(dāng)不在發(fā) 送IXD數(shù)據(jù)時(shí)，改變IXD數(shù)據(jù)的時(shí)鐘信號(hào)以便兩用。這種情況下，可以傳送I2C信號(hào)和I2C CLK，而不是IXD數(shù)據(jù)。圖3表示具有互連柔性纜線11的普通SENDER(發(fā)送器)(在主裝置6中)和 RECEIVER (接收器)(在從屬裝置10中)?？刂菩盘?hào)由生成CONTROL (控制)1信號(hào)的計(jì)算 機(jī)系統(tǒng)(未示出)生成。在一種條件下，CONTROL 1可被用于使IXD數(shù)據(jù)104通過(guò)差分驅(qū) 動(dòng)器106，或者在另一條件下，用于使I2C信號(hào)和I2C時(shí)鐘經(jīng)通過(guò)門A到達(dá)柔性纜線11。高 速時(shí)鐘108或低速時(shí)鐘109IXD被輸入多路復(fù)用器(MUX) 110，MUX 110驅(qū)動(dòng)緩沖器122，緩 沖器122再驅(qū)動(dòng)柔性纜線11。CONTROL 1信號(hào)控制MUX 110把IXD HS CLK (高速時(shí)鐘)或 LCD LS CLK(低速時(shí)鐘)輸入傳送到柔性纜線上。該電路使用時(shí)鐘信號(hào)的速度來(lái)確定數(shù)據(jù) 是IXD信號(hào)還是I2C信號(hào)。LCD DATA'或I2C信號(hào)'和CLK'(時(shí)鐘)被由CONTROL'信號(hào)確定的緩沖器111 或PASSGATE(通過(guò)門)B接收。IXD CLK'被緩沖器144接收，緩沖器144輸出CKSIN信號(hào)。在頻率比較器116比 較CKSIN與基準(zhǔn)振蕩器114。比較器116輸出CONTROL' , CONTROL'確定接收哪些信號(hào)。 CONTROL‘與后面說(shuō)明的I2C_EN信號(hào)相同。注意在圖3中，邏輯結(jié)構(gòu)是例證性的以便理解，而在其它附圖中討論了更詳細(xì)的 代表性實(shí)現(xiàn)。另外，注意I2C通過(guò)門A和B是雙向的，從而可沿兩個(gè)方向通過(guò)I2C信號(hào)和 CLK。
圖4圖解說(shuō)明位于圖3的發(fā)送器36的驅(qū)動(dòng)連接柔性纜線102的輸出引腳120的 電子器件的實(shí)施例。這些輸出引腳被表示成與柔性纜線11連接，不過(guò)它們可以直接連接到 其它集成電路。差分時(shí)鐘信號(hào)IXD LCK由發(fā)射器122驅(qū)動(dòng)到輸出引腳120上。如關(guān)于發(fā)射 器122的輸出引腳所示，每個(gè)引腳與提供靜電放電保護(hù)(ESD)的PAD連接。本實(shí)施例中的 所有引腳、觸點(diǎn)和導(dǎo)線都可這樣得到保護(hù)，不過(guò)圖中未示出?！癐XD”代表液晶顯示器或者任何其它種類的顯示器，“CLK”代表時(shí)鐘。虛擬負(fù)載 124是可選的，取決于應(yīng)用，并且僅僅代表與柔性纜線連接的輸出引腳120上的已知負(fù)載電
纜端接。
差分IXD DATA (數(shù)據(jù))104由發(fā)射器126驅(qū)動(dòng)到連接柔性纜線102的差分DSOP和 DSOM引腳128上。當(dāng)發(fā)送LCD DATA 104時(shí)，DSOP和DSOM分別表示差分LCD DATA的正信
號(hào)和負(fù)信號(hào)。不過(guò)，當(dāng)啟用PASS GATE (通過(guò)門)A時(shí)，借助CONTROL 1，I2C CLK被提供給DSOP， I2C信號(hào)被提供給DS0M。當(dāng)借助CONTROL 1在DSOP和DSOM線上啟用I2C信號(hào)時(shí)，例如地， 通過(guò)借助CONTROL 1-(CONTROL 1的邏輯反)禁用，發(fā)射器126阻止IXD DATA 104。這里， CONTROL 1是可由與SENDER面接的計(jì)算機(jī)系統(tǒng)(未示出)設(shè)置的模式確定信號(hào)。由于LCD DATA或I2C信號(hào)被放在DSOP和DSOM線上，因此當(dāng)未被啟用時(shí)，緩沖器126的輸出必定不會(huì) 加載PASS GATE A，當(dāng)未被啟用時(shí)，PASS GATE A必定不會(huì)加載緩沖器126。圖5圖解說(shuō)明圖3的RECEIVER。IXD CLK被可選的電纜端接負(fù)載140和緩沖器 142接收。緩存的IXD CLK'信號(hào)被提供給RECEIVER中的其它電路(未示出)。差分IXD CLK信號(hào)之一 CKSIN被提供給下面的圖6的頻率比較器。同時(shí)，緩沖器144從柔性纜線接收LCD DATA(或者I2C CLK和I2C信號(hào))。如果 I2C_EN為真，那么I2C信號(hào)被接收并通過(guò)PASSGATE B到達(dá)其它電路(未示出)。如果收到 IXD DATA，那么IXDDATA被緩存144，單端的IXD DATA'被提供給之后的電路(未示出)。 如果需要的話，可以生成(使能)ENABLE信號(hào)，以防止IXD DATA'信號(hào)經(jīng)過(guò)緩沖器144。圖6圖解說(shuō)明起圖3的頻率比較器116作用的電路。頻率檢測(cè)器(以并行的錯(cuò)失 脈沖檢測(cè)器的形式形成)161和163比較接收的時(shí)鐘信號(hào)CKSIN與基準(zhǔn)振蕩器信號(hào)0SCIN。 輸出是引導(dǎo)穿過(guò)柔性纜線的I2C信號(hào)或者LCD信號(hào)到達(dá)恰當(dāng)?shù)慕邮针娐?未示出)的I2C_ EN信號(hào)。在一些應(yīng)用中，照相機(jī)時(shí)鐘17輸出可提供圖IA的CAMCKREF。圖7圖解說(shuō)明圖6的檢測(cè)器161的優(yōu)選實(shí)施例。檢測(cè)器163與之相同，除了 OSCIN 和CKSIN的順序被顛倒之外。CKSIN被輸入圖7的檢測(cè)器161的DATAIN 171，0SCIN被輸入 CLKIN 173。這些輸入用于提供輸出WBG_C0MPLETE 175。輸出175輸出指示相對(duì)于輸入信 號(hào)171和175的錯(cuò)失脈沖的信號(hào)。反相器鏈717提供可在反相器179之前增加的，以便按 應(yīng)用要求調(diào)整延遲的可編程延遲。當(dāng)邏輯上結(jié)合這兩個(gè)錯(cuò)失脈沖檢測(cè)器時(shí)，比較IXD CLK' 的頻率與基準(zhǔn)振蕩器。圖8圖解說(shuō)明串行時(shí)鐘輸入頻率的模擬。比較CKSIN 81與例證地設(shè)定在75MHz 的基準(zhǔn)振蕩器信號(hào)OSCIN 183。頻率檢測(cè)信號(hào)185圖解說(shuō)明與OSCIN 183相比，CKSIN何時(shí) 較高187，何時(shí)較低189。在一個(gè)優(yōu)選實(shí)施例中，本發(fā)明提供使用頻率檢測(cè)來(lái)設(shè)置不同模式的優(yōu)點(diǎn)。例證地，模式變化介于IXD和I2C模式之間，或者說(shuō)從傳送IXD信號(hào)到橫跨柔性纜線傳送I2C信號(hào)， 同時(shí)保持頻率的初始目的的有效性。在集成電路上所需的引腳至少減少一個(gè)，和/或在柔 性纜線上所需的導(dǎo)線至少減少一條。頻率檢測(cè)方法向?qū)崟r(shí)監(jiān)視和多路復(fù)用在公共串行總線上共享的雙向I2C控制信 號(hào)和LCD數(shù)據(jù)提供防電磁干擾(EMI)保護(hù)。
盡管以電子電路的形式表示了本發(fā)明的實(shí)現(xiàn)，不過(guò)本領(lǐng)域的技術(shù)人員會(huì)明白其它 電子電路可以實(shí)現(xiàn)相同的功能，并且采用軟件、固件和/或硬件以及它們的組合的系統(tǒng)可 被用于有利地實(shí)現(xiàn)等同的功能。
權(quán)利要求
一種傳送信息的系統(tǒng)，所述信息包含高速數(shù)據(jù)和控制信號(hào)、及低速數(shù)據(jù)和控制信號(hào)，所述系統(tǒng)包括從微處理器或控制器接收并發(fā)送高速和低速并行數(shù)據(jù)、串行數(shù)據(jù)以及控制信號(hào)的第一串行化器；向微處理器或控制器發(fā)送和接收高速和低速并行數(shù)據(jù)、串行數(shù)據(jù)以及控制信號(hào)的第一去串行化器；從一組I/O裝置接收并發(fā)送高速和低速并行數(shù)據(jù)、串行數(shù)據(jù)以及控制信號(hào)的第二串行化器；向一組I/O裝置發(fā)送和接收高速和低速并行數(shù)據(jù)、串行數(shù)據(jù)以及控制信號(hào)的第二去串行化器；第一串行化器和第一或第二去串行化器之間的第一連接、和第二串行化器和第一或第二去串行化器之間的第二連接，其中在第一串行化器和第一或第二去串行化器之間、和在第二串行化器和第一或第二去串行化器之間傳送串行信息；和經(jīng)第二串行連接，傳送給第二串行化器/去串行化器的具有兩個(gè)頻率的時(shí)鐘。
2.按照權(quán)利要求1所述的系統(tǒng)，還包括接受高速并行和低速并行或串行信息，把所述 高速和低速信息交織成串行時(shí)間序列，輸出該串行時(shí)間序列，并把該串行時(shí)間序列傳送給 第一串行化器的第一多路復(fù)用器，還包括接受高速并行和低速并行或串行信息，把所述高 速和低速信息交織成串行時(shí)間序列，輸出該串行時(shí)間序列，并把該串行時(shí)間序列傳送給第 二串行化器的第二多路復(fù)用器。
3.按照權(quán)利要求2所述的系統(tǒng)，其中所述數(shù)據(jù)傳送是全雙工傳送。
4.按照權(quán)利要求2所述的系統(tǒng)，其中通過(guò)檢測(cè)不同的時(shí)鐘頻率，區(qū)分高速和低速信息。
5.按照權(quán)利要求1所述的系統(tǒng)，其中所述高速串行數(shù)據(jù)包括來(lái)自照相機(jī)的同步信號(hào)。
6.按照權(quán)利要求5所述的系統(tǒng)，其中在水平和垂直同步信號(hào)期間傳送低速數(shù)據(jù)。
7.按照權(quán)利要求1所述的系統(tǒng)，其中所述一組I/O裝置包括IXD顯示器、GPIO裝置、 I2C裝置、照相機(jī)和鍵區(qū)中的一個(gè)或多個(gè)。
8.按照權(quán)利要求7所述的系統(tǒng)，其中當(dāng)所述I/O裝置是發(fā)送并行數(shù)據(jù)的鍵區(qū)矩陣時(shí)，該 數(shù)據(jù)被串行化和去串行化，在所述去串行化中，重新生成鍵區(qū)矩陣并行數(shù)據(jù)。
9.按照權(quán)利要求1所述的系統(tǒng)，其中所述I/O裝置之一是GPIO裝置，其中當(dāng)生成內(nèi)部 選通脈沖的微處理器或控制器改變信息內(nèi)容時(shí)，傳送GPIO信息。
10.按照權(quán)利要求1所述的系統(tǒng)，其中所述I/O裝置之一是GPIO裝置，其中GPIO信息 被串行化成串行數(shù)據(jù)比特，其中所述串行數(shù)據(jù)比特和選通脈沖信號(hào)一起被發(fā)送。
11.一種傳送信息的方法，所述信息包含高速數(shù)據(jù)和控制信號(hào)、及低速數(shù)據(jù)和控制信 號(hào)，所述方法包括下述步驟來(lái)自微處理器或控制器的高速和低速并行數(shù)據(jù)、串行數(shù)據(jù)以及控制信號(hào)的第一串行 化、接收和發(fā)送步驟；來(lái)自微處理器或控制器的高速和低速并行數(shù)據(jù)、串行數(shù)據(jù)以及控制信號(hào)的第一去串行 化、發(fā)送和接收步驟；來(lái)自一組I/O裝置的高速和低速并行數(shù)據(jù)、串行數(shù)據(jù)以及控制信號(hào)的第二串行化、接 收和發(fā)送步驟；來(lái)自一組I/O裝置的高速和低速并行數(shù)據(jù)、串行數(shù)據(jù)和控制信號(hào)的第二去串行化、發(fā) 送和接收步驟；在第一串行化器和第一或第二去串行化器之間傳送串行信息的第一傳送步驟；在第二串行化器和第一或第二去串行化器之間傳送串行信息的第二傳送步驟；和把具有兩個(gè)頻率的時(shí)鐘信號(hào)經(jīng)第二串行連接傳送給第二去串行化器。
12.按照權(quán)利要求11所述的方法，還包括下述步驟接受高速并行和低速并行或串行信息，把所述高速和低速信息交織成串行時(shí)間序列， 輸出該串行時(shí)間序列，并把該串行時(shí)間序列傳送給第一串行化器的第一多路復(fù)用步驟，和接受高速并行和低速并行或串行信息，把所述高速和低速信息交織成串行時(shí)間序列， 輸出該串行時(shí)間序列，并把該串行時(shí)間序列傳送給第二串行化器的第二多路復(fù)用步驟。
13.按照權(quán)利要求12所述的方法，還包括按全雙工方式傳送數(shù)據(jù)的步驟。
14.按照權(quán)利要求12所述的方法，還包括通過(guò)檢測(cè)不同的時(shí)鐘頻率，區(qū)分高速和低速 數(shù)據(jù)的步驟。
15.按照權(quán)利要求11所述的方法，其中高速串行數(shù)據(jù)同步信號(hào)來(lái)自照相機(jī)。
16.按照權(quán)利要求15所述的方法，其中低速信息在同步信號(hào)期間傳送。
17.按照權(quán)利要求16所述的方法，其中當(dāng)I/O裝置是具有被串行化并發(fā)送給去串行化 器的并行數(shù)據(jù)的鍵區(qū)矩陣時(shí)，還包括在去串行化之后，重新生成鍵區(qū)矩陣并行數(shù)據(jù)的步驟。
18.按照權(quán)利要求11所述的方法，其中當(dāng)I/O裝置之一是GPIO裝置時(shí)，還包括通過(guò)生 成選通脈沖來(lái)傳送信息的步驟。
全文摘要
討論一種串行化/去串行化接口，用于減少通過(guò)手持移動(dòng)設(shè)備中的柔性纜線來(lái)運(yùn)送的連接和信號(hào)的數(shù)目。特別地，所述接口為多個(gè)I/O裝置交織數(shù)據(jù)，多路復(fù)用數(shù)據(jù)和多路復(fù)用控制信號(hào)。例如，這些I/O裝置包括LCD顯示器、照相機(jī)、鍵區(qū)和GPIO(通用I/O)裝置。
文檔編號(hào)G06F13/40GK101809556SQ200880108506
公開(kāi)日2010年8月18日 申請(qǐng)日期2008年7月28日 優(yōu)先權(quán)日2007年8月2日
發(fā)明者史蒂文·M·馬卡盧索, 奧斯卡·W·弗雷塔斯, 詹姆斯·B·布默 申請(qǐng)人:詹姆斯·B·布默;奧斯卡·W·弗雷塔斯;史蒂文·M·馬卡盧索