專利名稱：：一種雙總線的視覺(jué)處理芯片架構(gòu)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及集成電路中視覺(jué)信息處理芯片的結(jié)構(gòu)設(shè)計(jì)領(lǐng)域，特別涉及一種雙總線的視覺(jué)處理芯片架構(gòu)。
背景技術(shù)：
：隨著大規(guī)模集成電路設(shè)計(jì)的發(fā)展，片上系統(tǒng)(SystemonaChip,SoC)技術(shù)應(yīng)運(yùn)而生。IP核(IntellectualProperty,IP)復(fù)用是實(shí)現(xiàn)SoC的重要方式。其中，片上總線是IP核互連的關(guān)鍵技術(shù)。它的提出有效解決了IP核移植復(fù)用和系統(tǒng)設(shè)計(jì)驗(yàn)證等問(wèn)題。對(duì)于視覺(jué)處理芯片，如何將機(jī)器視覺(jué)和小體積、低功耗的硬件系統(tǒng)結(jié)合，設(shè)計(jì)具有視覺(jué)感知和圖像處理功能的視覺(jué)芯片，是當(dāng)前視覺(jué)與智能信息處理領(lǐng)域的研究熱點(diǎn)。根據(jù)視覺(jué)處理的特點(diǎn)，研究通用的視覺(jué)芯片有著重要的意義?，F(xiàn)有視覺(jué)處理芯片主要采用單總線結(jié)構(gòu)(JasonSchlessman，"HeterogeneousMpsocArchitecturesforEmbeddedComputerVision,，，)或者流7jC線式處理方式(Chih-ChiCheng,"iVisual:AnIntelligentVisualSensorSoCWith2790fpsCMOSImageSensorand205G0PS/WVisionProcessor,，，)。參照?qǐng)D1，為目前廣泛使用的單總線SoC結(jié)構(gòu)，使用一條系統(tǒng)總線連接各種IP核。參照?qǐng)D2，是一種典型的為實(shí)現(xiàn)視覺(jué)處理算法而設(shè)計(jì)的芯片結(jié)構(gòu)。它的特點(diǎn)是由同步邏輯(SynchronizationLogic)部分控制光流(OpticalFlow)和背景減除(BackgroundSubtraction)這兩個(gè)視覺(jué)處理專用IP核；處理器局部總線(ProcessorLocalBus,PLB)連接PPC405、同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(SynchronousDynamicRandomAccessMemory,SDRAM)和同步邏輯部分負(fù)責(zé)整體系統(tǒng)的通信。這種結(jié)構(gòu)的最大問(wèn)題是存儲(chǔ)器的帶寬影響了整個(gè)系統(tǒng)的性能和處理效率。參照?qǐng)D3，為一種智能視覺(jué)感受器SoC結(jié)構(gòu)。它的特點(diǎn)是使用流水線結(jié)構(gòu)和片3內(nèi)存儲(chǔ)器進(jìn)行視頻分析處理。在片內(nèi)存儲(chǔ)空間不能滿足需求時(shí)，可以通過(guò)外部總線連接外部存儲(chǔ)器。這種結(jié)構(gòu)各IP核間的數(shù)據(jù)相關(guān)性比較強(qiáng)，芯片的性能會(huì)受較大影響；并且在視覺(jué)處理方面的通用性不強(qiáng)。綜上所述，目前的視覺(jué)處理芯片結(jié)構(gòu)主要存在以下問(wèn)題存儲(chǔ)器帶寬不足、可擴(kuò)展性差、平均通信效率低、單一時(shí)鐘等，不能很好地滿足實(shí)際視覺(jué)處理的要求。
發(fā)明內(nèi)容針對(duì)上述技術(shù)問(wèn)題，發(fā)明人在對(duì)視覺(jué)計(jì)算任務(wù)和圖像處理進(jìn)行分析后發(fā)現(xiàn)，影響視覺(jué)處理芯片性能的主要原因在于視覺(jué)處理中各模塊功能的差異大，計(jì)算復(fù)雜度的差距大，以及各模塊對(duì)實(shí)時(shí)性要求不同，因此將這些差別較大的模塊連接在同一總線上，必然會(huì)產(chǎn)生各種難以解決的問(wèn)題。本發(fā)明的目的在于提供一種雙總線的視覺(jué)處理芯片架構(gòu)，將功能差別較大的模塊連接在不同總線上，使視覺(jué)處理中不同層次的計(jì)算分離，任務(wù)級(jí)并行，以增強(qiáng)芯片系統(tǒng)的靈活性和數(shù)據(jù)處理能力。為了達(dá)到上述目的，本發(fā)明采用以下技術(shù)方案予以實(shí)現(xiàn)。一種雙總線的視覺(jué)處理芯片架構(gòu)，其特征在于，包括第一總線、第二總線、連接在第一總線上的視覺(jué)計(jì)算和決策模塊、連接在第一總線上的第一存儲(chǔ)器、連接在第二總線上的特征組合和模式生成模塊、連接在第二總線上的圖像特征提取模塊、連接在第二總線上的第二存儲(chǔ)器、以及連接第一總線和第二總線的橋接電路；所述圖像特征提取模塊，對(duì)視頻信號(hào)進(jìn)行校正和濾波、特征圖提取、下采樣和非均勻采樣，完成視覺(jué)處理中的底層處理；所述特征組合和模式生成模塊，對(duì)各特征圖進(jìn)行計(jì)算和重新組合，生成視覺(jué)計(jì)算所需模式，完成視覺(jué)處理中的中層處理；所述視覺(jué)計(jì)算和決策模塊，根據(jù)視覺(jué)計(jì)算模式進(jìn)行識(shí)別和決策，執(zhí)行視覺(jué)計(jì)算的決策，完成視覺(jué)處理中的高層處理。本發(fā)明的進(jìn)一步改進(jìn)和特點(diǎn)在于所述圖像特征提取模塊、特征組合和模式生成模塊、視覺(jué)計(jì)算和決策模塊共同連接有一個(gè)寄存器組，所述寄存器組存放上述三個(gè)模塊的系統(tǒng)信息和交互信息。本發(fā)明的更進(jìn)一步改進(jìn)在于所述視覺(jué)計(jì)算和決策模塊與所述寄存器組之間設(shè)置有中斷產(chǎn)生器，所述圖像特征提取模塊與所述特征組合和模式生成模塊的中斷請(qǐng)求通過(guò)所述寄存器組和中斷產(chǎn)生器輸入所述視覺(jué)計(jì)算和決策模塊，與所述視覺(jué)計(jì)算和決策模塊保持同步。本發(fā)明利用雙總線實(shí)現(xiàn)了一種多核、任務(wù)級(jí)并行的視覺(jué)處理芯片架構(gòu)及其工作機(jī)制；圖像特征提取模塊，完成視覺(jué)處理中的底層處理，對(duì)視頻信號(hào)進(jìn)行校正和濾波(如伽瑪校正、高斯濾波)，特征圖提取(如邊緣、角點(diǎn)、膚色提取)，下采樣和非均勻采樣；特征組合與模式生成模塊，完成視覺(jué)處理中的中層處理，對(duì)各特征圖進(jìn)行計(jì)算和重新組合(如幀差，直方圖統(tǒng)計(jì))，生成視覺(jué)計(jì)算所需模式(如人臉模板)；視覺(jué)計(jì)算與決策模塊，完成視覺(jué)處理中的高層處理，根據(jù)視覺(jué)計(jì)算模式進(jìn)行識(shí)別和決策(如人臉識(shí)別)，執(zhí)行視覺(jué)計(jì)算的決策(如控制攝像頭轉(zhuǎn)動(dòng))。這種結(jié)構(gòu)分離了視覺(jué)處理的三個(gè)過(guò)程，并利用兩個(gè)存儲(chǔ)器分別掛接在不同總線上，同時(shí)解決存儲(chǔ)器帶寬不足、可擴(kuò)展性差、平均通信效率低等問(wèn)題。同時(shí)，本發(fā)明中，利用圖像特征提取模塊、特征組合和模式生成模塊、視覺(jué)計(jì)算和決策模塊共同連接一個(gè)寄存器組，寄存器組存放上述三個(gè)模塊的系統(tǒng)信息和交互信息，可以實(shí)現(xiàn)相互間的通信與同步；在視覺(jué)計(jì)算和決策模塊與寄存器組之間設(shè)置有中斷產(chǎn)生器，圖像特征提取模塊與所述特征組合和模式生成模塊的中斷請(qǐng)求通過(guò)寄存器組和中斷產(chǎn)生器輸入視覺(jué)計(jì)算和決策模塊，使相互間同步功能更完善。圖1為典型SoC結(jié)構(gòu)示意圖2為典型的單總線視覺(jué)處理芯片結(jié)構(gòu)示意圖；圖3為流水方式視覺(jué)處理芯片結(jié)構(gòu)示意圖；圖4為本發(fā)明雙總線的視覺(jué)處理芯片架構(gòu)的示意圖；圖5為圖4的優(yōu)化架構(gòu)示意圖；圖6為一種基于圖4的優(yōu)化架構(gòu)的實(shí)例示意圖；圖7為圖6實(shí)例的幀結(jié)構(gòu)的存儲(chǔ)示意圖。具體實(shí)施例方式下面結(jié)合和具體實(shí)施方式對(duì)本發(fā)明做詳細(xì)說(shuō)明。參照?qǐng)D4，本發(fā)明雙總線的視覺(jué)處理芯片架構(gòu)，主要包括第一總線、第二總線、連接在第一總線上的視覺(jué)計(jì)算和決策模塊、連接在第一總線上的第一存儲(chǔ)器、連接在第二總線上的特征組合和模式生成模塊、連接在第二總線上的圖像特征提取模塊、連接在第二總線上的第二存儲(chǔ)器、以及連接第一總線和第二總線的橋接電路。圖像特征提取模塊，對(duì)視頻信號(hào)進(jìn)行校正和濾波、特征圖提取、下采樣和非均勻采樣，完成視覺(jué)處理中的底層處理。特征組合和模式生成模塊，對(duì)各特征圖進(jìn)行計(jì)算和重新組合，生成視覺(jué)計(jì)算所需模式，完成視覺(jué)處理中的中層處理。視覺(jué)計(jì)算和決策模塊，根據(jù)視覺(jué)計(jì)算模式進(jìn)行識(shí)別和決策，執(zhí)行視覺(jué)計(jì)算的決策，完成視覺(jué)處理中的高層處理。橋接電路在視覺(jué)計(jì)算和決策模塊需要下層數(shù)據(jù)時(shí)，作為第二總線的主設(shè)備從第二存儲(chǔ)器中讀取數(shù)據(jù)，經(jīng)控制通過(guò)第一總線的從設(shè)備接口電路寫入第一存儲(chǔ)器中。橋接電路的數(shù)據(jù)傳送是單向的，只能從第二存儲(chǔ)器中讀取寫入第一存儲(chǔ)器。參照?qǐng)D5，為本發(fā)明的優(yōu)化架構(gòu)。相對(duì)與圖4的芯片架構(gòu)，該優(yōu)化架構(gòu)中，圖像特征提取模塊、特征組合和模式生成模塊、視覺(jué)計(jì)算和決策模塊共同連接有一個(gè)寄存器組，寄存器組存放上述三個(gè)模塊的系統(tǒng)信息和交互信息。比如圖像傳輸使能寄存器由視覺(jué)計(jì)算和決策模塊設(shè)置特征圖模式和使能信號(hào)，確定所需存儲(chǔ)的特征圖；圖像存儲(chǔ)結(jié)束標(biāo)志寄存器在圖像特征提取模塊與特征組合和模式生成模塊每存完一種特征圖后，改寫寄存器值，供視覺(jué)計(jì)算和決策模塊査詢；特征組合和模式生成結(jié)果寄存器保存特征組合和模式生成模塊運(yùn)算的某些結(jié)果，供圖像特征提取模塊與視覺(jué)計(jì)算和決策模塊使用。其他模塊的具體結(jié)構(gòu)為視覺(jué)計(jì)算和決策模塊包括視覺(jué)計(jì)算和決策模塊主電路、與第一總線連接的本模塊的主設(shè)備總線接口電路；特征組合和模式生成模塊包括特征組合和模式生成模塊主電路、特征圖像和處理后數(shù)據(jù)緩存、與第二總線連接的本模塊的主設(shè)備總線接口電路；圖像特征提取模塊包括圖像數(shù)據(jù)緩存、圖像特征提取模塊主電路、與第二總線連接的本模塊的主設(shè)備總線接口電路；第一存儲(chǔ)器、第二存儲(chǔ)器分別通過(guò)各自的從設(shè)備總線接口與相應(yīng)的總線連接；橋接電路包括橋接主電路、與第一總線連接的從設(shè)備總線接口電路、與第二總線連接的主設(shè)備總線接口電路。視覺(jué)計(jì)算和決策模塊將選擇所需圖像特征、需要怎樣的特征組合以及生成哪些模式，確定后將相應(yīng)參數(shù)寫入寄存器組。在圖像特征提取模塊中，視頻圖像經(jīng)過(guò)圖像數(shù)據(jù)緩存輸入圖像特征提取模塊主電路，經(jīng)過(guò)處理后，通過(guò)特征圖像緩存，在其主設(shè)備總線接口電路控制下，將結(jié)果按固定存儲(chǔ)格式寫入第二存儲(chǔ)器的固定地址。特征組合與模式生成模塊，讀取寄存器組中的控制信息，由其主設(shè)備總線接口控制電路從第二存儲(chǔ)器中讀出所需特征圖，由特征組合與模式生成模塊主電路對(duì)各特征圖進(jìn)行計(jì)算和重新組合，生成視覺(jué)計(jì)算所需模式，處理結(jié)束后再寫入第二存儲(chǔ)器的另一固定地址。視覺(jué)計(jì)算和決策模塊主電路通過(guò)主設(shè)備總線接口電路控制橋接電路從第二存儲(chǔ)器中讀取數(shù)據(jù)，并將數(shù)據(jù)寫入第一存儲(chǔ)器。最后，視覺(jué)計(jì)算與決策模塊主電路控制其主設(shè)備總線接口電路通過(guò)第一總線讀取第一存儲(chǔ)器中的數(shù)據(jù)，進(jìn)行視覺(jué)計(jì)算；執(zhí)行視覺(jué)計(jì)算的決策。參照?qǐng)D6，為一種基于圖4的優(yōu)化架構(gòu)的設(shè)計(jì)實(shí)例，其中包括視頻前處理器(圖像特征提取模塊主電路)、協(xié)處理器(特征組合與模式生成模塊主電路)、RISC核(視覺(jué)計(jì)算與決策模塊主電路)、SDR旭1(第一存儲(chǔ)器)、SDRAM2(第二存儲(chǔ)器)、橋接電路、寄存器組、BUS1(第一總線)、BUS2(第二總線)。本示例中，增加了中斷產(chǎn)生器、掛接在BUS2上的顯示控制器、掛接在BUS1上的其他外設(shè)(閃存Flash、調(diào)試接口控制器、串口控制器、鍵盤控制器)。中斷產(chǎn)生器設(shè)置在視覺(jué)計(jì)算和決策模塊與寄存器組之間，圖像特征提取模塊與特征組合和模式生成模塊的中斷請(qǐng)求通過(guò)寄存器組和中斷產(chǎn)生器輸入視覺(jué)計(jì)算和決策模塊，實(shí)現(xiàn)與視覺(jué)計(jì)算和決策模塊保持同步。本實(shí)例中，采用高級(jí)微控制器總線架構(gòu)(AdvancedMicrocontrollerBusArchitecture,雄BA)2.0協(xié)議定義的高級(jí)高性能總線(AdvancedHighperformanceBus,AHB)作為BUSl和BUS2的總線標(biāo)準(zhǔn)。RISC核主要包括處理器核(主要是一個(gè)整數(shù)單元)、分離的指令和數(shù)據(jù)緩存、中斷控制器、調(diào)試單元(DSU)、定時(shí)器、通用異步串口(UART)、存儲(chǔ)控制器，在LE0N2基礎(chǔ)上裁剪得到。協(xié)處理器包括幀差運(yùn)算和注視點(diǎn)計(jì)算電路兩部分。視頻前處理主電路由伽瑪校正、高斯濾波、邊緣檢測(cè)、膚色檢測(cè)和圖像二值化、下采樣采樣、非均勻采樣電路組成。雙總線的視覺(jué)處理芯片系統(tǒng)運(yùn)行過(guò)程如下1)系統(tǒng)上電后，RISC處理器復(fù)位，從Flash中讀取運(yùn)行boot指令，完成處理器的初始化。在寄存器組設(shè)置相應(yīng)的參數(shù)，對(duì)其它功能模塊進(jìn)行配置。最后，從SDRAM1中加載操作系統(tǒng)，執(zhí)行應(yīng)用程序。2)視頻前處理模塊接收攝像機(jī)輸入的視頻圖像，完成伽瑪校正、高斯濾波。然后并行提取特征圖像，得到邊緣、膚色、二值化、下采樣與非均勻采樣圖。得到的結(jié)果暫存緩沖存儲(chǔ)器組(由IO個(gè)先進(jìn)先出隊(duì)列(firstinfirstout,FIFO))中，然后通過(guò)其主設(shè)備總線控制電路寫入SDRAM2。3)協(xié)處理器根據(jù)寄存器組中的信息完成初始化配置，與RISC處理器(RISC核)、視頻前處理器并行運(yùn)算。幀差運(yùn)算得到的幀差圖經(jīng)過(guò)BUS2總線寫入SDRAM2。注視點(diǎn)計(jì)算得到的注視點(diǎn)寫入寄存器組，提供給中斷產(chǎn)生器和視頻前處理器。4)RISC處理器通過(guò)橋接電路，從SDRAM2中讀取計(jì)算所需數(shù)據(jù)，寫入SDRAM1或直接提供給應(yīng)用程序，完成相應(yīng)算法功能；計(jì)算過(guò)程中的數(shù)據(jù)在SDRAM1中讀寫。5)SDRAM2中的所有特征圖均可以通過(guò)顯示控制器輸出到顯示設(shè)備；鍵盤作為系統(tǒng)的輸入設(shè)備，實(shí)現(xiàn)人機(jī)交互；PC機(jī)可以通過(guò)通用異步接收/發(fā)送裝置(UniversalAsynchronousReceiver/Transmitter,UART)訪問(wèn)調(diào)試接口控制器(DSU)，實(shí)現(xiàn)對(duì)系統(tǒng)的在線調(diào)試；還可以由UART向攝像機(jī)發(fā)送指令，控制攝像機(jī)運(yùn)動(dòng)。SDRAM1、SDRAM2由兩個(gè)容量為64M字節(jié)(16M字，一字為4字節(jié))的SDRAM組成。其中，SDRAM1為RISC處理器的主存，為第一存儲(chǔ)器；SDRAM2用于視頻圖像處理存儲(chǔ)器，為第二存儲(chǔ)器。參照?qǐng)D7，為SDRAM2(第二存儲(chǔ)器)中幀結(jié)構(gòu)的存儲(chǔ)格式。本實(shí)例中，使用了5種二值圖和6種視頻圖像，如下表所示:<table>tableseeoriginaldocumentpage9</column></row><table>本實(shí)例中，將所有特征圖存儲(chǔ)于SDRAM2中。將每幀圖像產(chǎn)生的ll個(gè)特征圖打包。幀結(jié)構(gòu)如下表所示(起始地址和結(jié)束地址均為相對(duì)于幀結(jié)構(gòu)首地址的偏移地址)<table>tableseeoriginaldocumentpage10</column></row><table>其中，打包后的幀結(jié)構(gòu)大小為655360個(gè)字，SDRAM2的容量為16777216個(gè)字，能夠存儲(chǔ)25個(gè)幀結(jié)構(gòu)。每個(gè)幀結(jié)構(gòu)根據(jù)時(shí)間次序存入SDRAM2中。存滿后新數(shù)據(jù)覆蓋最舊數(shù)據(jù)。實(shí)際中，選擇所需視覺(jué)處理特征圖為兩種二值圖(如邊緣檢測(cè)圖，膚色檢測(cè)圖)和處理后圖像(如下采樣圖、非均勻采樣圖、幀差圖)。每一幀圖像的全部特征圖打包成一個(gè)幀結(jié)構(gòu)。各特征圖大小確定，在幀結(jié)構(gòu)中按固定位置存放。幀結(jié)構(gòu)的最后，保留固定存儲(chǔ)空間用于記錄當(dāng)前幀的相關(guān)信息。對(duì)各幀結(jié)構(gòu)存儲(chǔ)地址的管理采用靜態(tài)地址分配，各幀按先后順序存入固定地址。在計(jì)算得到的存儲(chǔ)地址，調(diào)整為合適的整數(shù)。具體為圖像大小為mXn，則二值圖(每一像素為1比特(bit))和處理后圖像(每一像素為8個(gè)比特)所需存儲(chǔ)空間分別為^和^個(gè)字324(word)。為實(shí)現(xiàn)方便，各特征圖的起始地址選擇整數(shù)。例如需要存儲(chǔ)5水二值特征圖，圖像大小為800x480，特征圖存儲(chǔ)空間為=12000=0x2M032字。選擇二值特征圖的起始地址為mxO;c3000，其中(0SmS4)。其中，幀結(jié)構(gòu)的結(jié)構(gòu)體定義為structureframe[N]二{intedge[A/32];〃1，邊緣intbinary[丄5/32];〃5，二值intoriginal[Z6/4];〃6，原始灰度intsample[i^/4];〃！1，非均勻采樣intinfo〃12，幀結(jié)構(gòu)信息N為幀結(jié)構(gòu)的編號(hào)，4為第m個(gè)特征圖的大小。為了使圖像特征提取模塊、特征組合和模式生成模塊、視覺(jué)計(jì)算和決策模塊在視覺(jué)計(jì)算中更好地同步工作，本實(shí)施例中提出了三個(gè)特殊中斷場(chǎng)同步中斷，幀存結(jié)束中斷，幀差和注視點(diǎn)中斷。這三個(gè)中斷都是由中斷產(chǎn)生器讀取寄存器組中相應(yīng)寄存器的值，通過(guò)邏輯運(yùn)算得到的，具體為1)場(chǎng)同步中斷(INT14)。當(dāng)視頻同步信號(hào)的上升沿到來(lái)時(shí)，產(chǎn)生此中斷信號(hào)。在視頻幀開(kāi)始存儲(chǔ)之前，軟件可以更改幀結(jié)構(gòu)的組成，各特征圖的大小以及存儲(chǔ)的相對(duì)地址，例如，修改圖像傳輸使能寄存器，可以設(shè)置特征圖模式，使能或者禁止相應(yīng)特征圖存儲(chǔ)。2)幀存結(jié)束中斷(工NT13)。當(dāng)幀結(jié)構(gòu)完成在SDRAM2的存儲(chǔ)時(shí)，產(chǎn)生此中斷信號(hào)。視頻前處理器將寄存器組中相應(yīng)位置位，供軟件查詢，獲得當(dāng)前幀結(jié)構(gòu)存儲(chǔ)的實(shí)時(shí)信息。3)幀差和注視點(diǎn)中斷(INT7)。協(xié)處理器的幀差模塊完成運(yùn)算后，將幀差圖存儲(chǔ)到SDRAM2中，并產(chǎn)生此中斷信號(hào)。軟件可査詢注視點(diǎn)模塊求得的注視點(diǎn)坐標(biāo)。本實(shí)例中，視覺(jué)前處理模塊工作在74.25MHz(720P視頻格式的點(diǎn)時(shí)鐘頻率)，RISC處理器、協(xié)處理器的工作頻率為70MHz。本實(shí)例在現(xiàn)場(chǎng)可編程門陣列(FieldProgrammableGateArray,FPGA)平臺(tái)上經(jīng)過(guò)驗(yàn)證，能夠快速準(zhǔn)確的跟蹤人臉和運(yùn)動(dòng)物體。權(quán)利要求1、一種雙總線的視覺(jué)處理芯片架構(gòu)，其特征在于，包括第一總線、第二總線、連接在第一總線上的視覺(jué)計(jì)算和決策模塊、連接在第一總線上的第一存儲(chǔ)器、連接在第二總線上的特征組合和模式生成模塊、連接在第二總線上的圖像特征提取模塊、連接在第二總線上的第二存儲(chǔ)器、以及連接第一總線和第二總線的橋接電路；所述圖像特征提取模塊，對(duì)視頻信號(hào)進(jìn)行校正和濾波、特征圖提取、下采樣和非均勻采樣，完成視覺(jué)處理中的底層處理；所述特征組合和模式生成模塊，對(duì)各特征圖進(jìn)行計(jì)算和重新組合，生成視覺(jué)計(jì)算所需模式，完成視覺(jué)處理中的中層處理；所述視覺(jué)計(jì)算和決策模塊，根據(jù)視覺(jué)計(jì)算模式進(jìn)行識(shí)別和決策，執(zhí)行視覺(jué)計(jì)算的決策，完成視覺(jué)處理中的高層處理。2、根據(jù)權(quán)利要求1所述的一種雙總線的視覺(jué)處理芯片架構(gòu)，其特征在于，所述圖像特征提取模塊、特征組合和模式生成模塊、視覺(jué)計(jì)算和決策模塊共同連接有一個(gè)寄存器組，所述寄存器組存放上述三個(gè)模塊的系統(tǒng)信息和交互信息。3、根據(jù)權(quán)利要求2所述的一種雙總線的視覺(jué)處理芯片架構(gòu)，其特征在于，所述視覺(jué)計(jì)算和決策模塊與所述寄存器組之間設(shè)置有中斷產(chǎn)生器，所述圖像特征提取模塊與所述特征組合和模式生成模塊的中斷請(qǐng)求通過(guò)所述寄存器組和中斷產(chǎn)生器輸入所述視覺(jué)計(jì)算和決策模塊，與所述視覺(jué)計(jì)算和決策模塊保持同步。全文摘要本發(fā)明涉及集成電路中視覺(jué)信息處理芯片的結(jié)構(gòu)設(shè)計(jì)領(lǐng)域，公開(kāi)了一種雙總線的視覺(jué)處理芯片架構(gòu)。它包括第一總線、第二總線、連接在第一總線上的視覺(jué)計(jì)算和決策模塊、連接在第一總線上的第一存儲(chǔ)器、連接在第二總線上的特征組合和模式生成模塊、連接在第二總線上的圖像特征提取模塊、連接在第二總線上的第二存儲(chǔ)器、以及連接第一總線和第二總線的橋接電路。文檔編號(hào)G06T1/00GK101567078SQ20091002172公開(kāi)日2009年10月28日申請(qǐng)日期2009年3月27日優(yōu)先權(quán)日2009年3月27日發(fā)明者劉傳銀,斌張,李宇海,梅魁志,晨趙,青郭,浩雷申請(qǐng)人:西安交通大學(xué)