專利名稱：高速串行總線中消除抖動(dòng)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字通信領(lǐng)域，特別是一種高速串行總線中消除抖動(dòng)的方法，
可在如IIC/I2C (Inter Integrated Circuit)總線、SPI (Serial Peripheral
Interface)總線等高速串行總線中應(yīng)用。
背景技術(shù)：
在數(shù)字通信領(lǐng)域，串行總線由于數(shù)據(jù)線較少，應(yīng)用廣泛。隨著串行總線 傳輸速率和傳輸距離的增加，數(shù)據(jù)鏈路的干擾增大，導(dǎo)致傳輸過程中抖動(dòng)信 號(hào)的增多，降低了傳輸?shù)挠行浴?br> 以IIC總線為例，IIC總線是一種由PHILIPS公司開發(fā)的兩線式串行總線，
用于連接微控制器及其外圍設(shè)備。nc總線產(chǎn)生于在80年代，最初為音頻和 視頻設(shè)備開發(fā)，如今主要在服務(wù)器管理中使用，其中包括單個(gè)組件狀態(tài)的通信。
nc總線是由數(shù)據(jù)線SDA和時(shí)鐘SCL構(gòu)成的串行總線，可發(fā)送和接收數(shù)據(jù)。 在CPU與被控IC之間、IC與IC之間進(jìn)行雙向傳送，最高傳送速率lOOkbps。
其最主要優(yōu)點(diǎn)是其簡(jiǎn)單性和有效性。由于接口直接在組件之上，因此nc總 線占用的空間非常小，減少了電路板的空間和芯片管腳的數(shù)量，p爭(zhēng)低了互聯(lián) 成本。目前有很多半導(dǎo)體集成電路上都集成了 nc接口。帶有nc接口的單
片機(jī)有:CYGNAL的C8051F0XX系列，PHILIPSP87LPC7XX系列，MICROCHIP 的PIC16C6XX系列等。很多外圍器件如存儲(chǔ)器、監(jiān)控芯片等也提供I IC接口 。 正是由于其結(jié)構(gòu)簡(jiǎn)單，只有SDA，SCL兩根數(shù)據(jù)線完成所有控制讀寫的數(shù) 據(jù)傳輸，SDA,SCL凄t據(jù)線的正確性和穩(wěn)定性就要求相當(dāng)?shù)母?。而傳統(tǒng)的IIC 總線中缺少類似的抖動(dòng)消除功能，而采用超時(shí)不響應(yīng)重發(fā)的機(jī)制，影響了數(shù)
據(jù)傳輸?shù)乃俾始坝行?，這無疑成了 nc總線廣泛應(yīng)用的瓶頸。
同樣在其他高速串行總線傳輸中，由于傳輸距離的增加，干擾增多，數(shù) 據(jù)傳輸過程中抖動(dòng)得不到很好的消除，導(dǎo)致傳輸正確率大大降低。

發(fā)明內(nèi)容
本發(fā)明提出 一種高速串行總線中消除抖動(dòng)的方法，該方法通過在高速串 行總線中增加一個(gè)抖動(dòng)消除電路，降低了數(shù)據(jù)傳輸誤碼率，提高傳輸正確率。
本發(fā)明方法是這樣實(shí)現(xiàn)的高速串行總線中消除抖動(dòng)的方法，其特征是 在傳統(tǒng)的高速串行總線中增加一個(gè)抖動(dòng)消除電路，該電路包括一個(gè)采樣時(shí)鐘信號(hào)、4個(gè)D型觸發(fā)器、2個(gè)與門(1個(gè)三輸入與門及1個(gè)二輸入與門)和2 個(gè)或門(1個(gè)三輸入或門及1個(gè)二輸入或門)構(gòu)成的組合邏輯電路；串行總 線數(shù)據(jù)輸入到抖動(dòng)消除電路后，第一、第二、第三3個(gè)級(jí)聯(lián)的D型觸發(fā)器通 過采樣時(shí)鐘信號(hào)，對(duì)輸入的總線信號(hào)進(jìn)行3次采樣，采樣結(jié)果分別為D1、 D2 和D3，然后通過后續(xù)組合邏輯電路進(jìn)行判斷，如果D1、 D2和D3相同，說明 總線數(shù)據(jù)穩(wěn)定，為有效信號(hào)，則總線數(shù)據(jù)通過第四D型觸發(fā)器傳輸?shù)较乱患?jí) 電路；如果D1、 D2和D3三者出現(xiàn)不一致，說明傳輸出現(xiàn)不穩(wěn)定，判定數(shù)據(jù) 為抖動(dòng)，不予傳輸?shù)较乱患?jí)電路，輸出保持原值，總線上的抖動(dòng)信號(hào)不傳輸 到下一級(jí)電路，以提高數(shù)據(jù)傳輸正確率。 上述抖動(dòng)消除電路的具體連接關(guān)系是
第一、第二、第三D型觸發(fā)器級(jí)聯(lián)，即第一D型觸發(fā)器的輸出作為第二 D型觸發(fā)器的輸入，第二D型觸發(fā)器的輸出作為第三D型觸發(fā)器的輸入；串 行總線信號(hào)輸入至第一 D型觸發(fā)器的輸入端，三個(gè)時(shí)鐘采樣周期后(3次采 樣后)得到第一至第三3個(gè)D型觸發(fā)器的輸出Dl、 D2和D3;第一與門和第 一或門的輸入均分別是第一至第三3個(gè)D型觸發(fā)器的輸出Dl、 D2和D3;第 二與門的輸入為第一或門和第四D型觸發(fā)器的輸出；第二或門的輸入分別為 第一與門和第二與門的輸出；第四D型觸發(fā)器的輸入為第二或門的輸出；整 個(gè)抖動(dòng)消除電路的輸出為第四D型觸發(fā)器的輸出。
本發(fā)明的優(yōu)點(diǎn)及顯著效果(1)在不改變?cè)写锌偩€結(jié)構(gòu)的J^出上， 增加抖動(dòng)消除電路，其移植性好；(2)由于增加了抖動(dòng)消除電路，有效去除 總線傳輸過程中的抖動(dòng)影響，提高數(shù)據(jù)傳輸正確率；U)本抖動(dòng)消除電路結(jié) 構(gòu)簡(jiǎn)單，元件通用，僅僅增加4個(gè)D型觸發(fā)器和1對(duì)與門、l對(duì)或門即可完 成全部功能，硬件成本增加極少。


圖1是IIC總線典型的信號(hào)連接示意圖； 圖2是抖動(dòng)消除電路原理圖； 圖3是抖動(dòng)消除電路功能列表圖。
具體實(shí)施例方式
首先以IIC總線應(yīng)用為例闡述本發(fā)明方法的原理
IIC總線由數(shù)據(jù)線SDA和時(shí)鐘SCL構(gòu)成的串行總線，可發(fā)送和接收數(shù)據(jù)。 在CPU與被控IC之間、IC與IC之間進(jìn)行雙向傳送，最高傳送速率100kbps。 IIC總線典型的信號(hào)連接示意圖如圖1。具有IIC總線的器件其SDA和SCL 信號(hào)線都必須要加上拉電阻Rp (Pill-Up Resistor)。上拉電阻一般取值
43 10KD。
nc總線運(yùn)用主/從雙向通訊。器件發(fā)送數(shù)據(jù)到總線上，則定義為發(fā)送器， 器件接收數(shù)據(jù)則定義為接收器。主器件和從器件都可以工作于接收和發(fā)送狀
態(tài)?？偩€必須由主器件(通常為微控制器)控制，主器件產(chǎn)生串行時(shí)鐘(SCL) 控制總線的傳輸方向，并產(chǎn)生起始和停止條件。SDA線上的數(shù)據(jù)狀態(tài)僅在SCL 為低電平的期間才能改變，SCL為高電平的期間，SDA狀態(tài)的改變被用來表 示起始和停止條件。
本發(fā)明方法的抖動(dòng)消除電路框圖如圖2所示。
該抖動(dòng)消除電路一共包括了 4個(gè)D型觸發(fā)器，1個(gè)三輸入與門1, 1個(gè)三 輸入或門2、 1個(gè)兩輸入與門3和1個(gè)兩輸入或門4。通過采樣判斷，消除抖 動(dòng)。
該抖動(dòng)消除電路的工作原理是，數(shù)據(jù)總線(如IIC的SDA線、SCL線) 輸入到抖動(dòng)消除電路，時(shí)鐘采樣信號(hào)通過3個(gè)D型觸發(fā)器進(jìn)行3次采樣，釆 樣結(jié)果為Dl、 D2和D3,通過后續(xù)組合邏輯電路進(jìn)行判斷，如果Dl、 D2和 D3相同，那么說明SDA數(shù)據(jù)穩(wěn)定，為有效信號(hào)，數(shù)據(jù)通過第4個(gè)D型觸發(fā)器， 傳輸?shù)较乱患?jí)電路D4;如果D1、 D2和D3三者出現(xiàn)不一致，說明傳輸出現(xiàn)不 穩(wěn)定現(xiàn)象，判定數(shù)據(jù)為抖動(dòng)，不予傳輸?shù)较乱患?jí)電路，輸出D4保持原值， 保證SDA抖動(dòng)信號(hào)不傳輸?shù)较乱患?jí)電路，影響數(shù)據(jù)傳輸正確率。寫出電路的 邏輯表達(dá)式，D1D2D3+(D1+D2+D3)D4=D4,電路的功能列表如圖3所示。
數(shù)據(jù)總線上的SDA線和SCL線采用一致的抖動(dòng)消除電路，這樣不但可保 證SDA線和SCL線傳輸正確率的提高，而且同時(shí)保證了 SDA、 SCL兩者時(shí)序 上不會(huì)出現(xiàn)偏差。
因此，本發(fā)明提出的方法能有效地提高IIC總線數(shù)據(jù)傳輸?shù)恼_率，并 且由于電路結(jié)構(gòu)筒單，使得硬件消耗增加極少。
本發(fā)明不僅可應(yīng)用至IIC總線中，而且在其他高速串行總線如SPI總線 等，均可在不改變其原有總線結(jié)構(gòu)的條件下，加以應(yīng)用，通用性強(qiáng)。
權(quán)利要求
1、高速串行總線中消除抖動(dòng)的方法，其特征是在傳統(tǒng)的高速串行總線中增加一個(gè)抖動(dòng)消除電路，該電路包括一個(gè)采樣時(shí)鐘信號(hào)、4個(gè)D型觸發(fā)器以及2個(gè)與門和2個(gè)或門構(gòu)成的組合邏輯電路；串行總線數(shù)據(jù)輸入到抖動(dòng)消除電路后，第一、第二、第三3個(gè)級(jí)聯(lián)的D型觸發(fā)器通過采樣時(shí)鐘信號(hào)對(duì)輸入的總線信號(hào)進(jìn)行3次采樣，采樣結(jié)果分別為D1、D2和D3，然后通過后續(xù)組合邏輯電路進(jìn)行判斷，如果D1、D2和D3相同，說明總線數(shù)據(jù)穩(wěn)定，為有效信號(hào)，則總線數(shù)據(jù)通過第四D型觸發(fā)器傳輸?shù)较乱患?jí)電路；如果D1、D2和D3三者出現(xiàn)不一致，說明傳輸出現(xiàn)不穩(wěn)定，判定數(shù)據(jù)為抖動(dòng)，不予傳輸?shù)较乱患?jí)電路，輸出保持原值，總線上的抖動(dòng)信號(hào)不傳輸?shù)较乱患?jí)電路，以提高數(shù)據(jù)傳輸正確率。
2、 根據(jù)權(quán)利要求1所述的高速串行總線中消除抖動(dòng)的方法，其特征是 第一、第二、第三D型觸發(fā)器級(jí)聯(lián)，即第一D型觸發(fā)器的輸出作為第二D型 觸發(fā)器的輸入，第二D型觸發(fā)器的輸出作為第三D型觸發(fā)器的輸入；串行總 線信號(hào)輸入至第一 D型觸發(fā)器的輸入端，3次采樣后得到第一至第三3個(gè)D 型觸發(fā)器的輸出D1、 D2和D3;第一與門和第一或門的三個(gè)輸入均分別是第 一至第三3個(gè)D型觸發(fā)器的輸出Dl、 D2和D3;第二與門的兩個(gè)輸入為第一 或門和第四D型觸發(fā)器的輸出；第二或門的兩個(gè)輸入分別為第 一與門和第二 與門的輸出；第四D型觸發(fā)器的輸入為第二或門的輸出；整個(gè)抖動(dòng)消除電路 的輸出為第四D型觸發(fā)器的輸出。
全文摘要
本發(fā)明提出高速串行總線中消除抖動(dòng)的方法，該方法通過在標(biāo)準(zhǔn)高速串行總線電路中增加一個(gè)抖動(dòng)消除電路，改善傳輸過程中的由抖動(dòng)所引起的噪聲影響，提高了高速串行總線傳輸正確率。這里的抖動(dòng)消除電路是由一組D型觸發(fā)器和組合邏輯電路有機(jī)構(gòu)成的，該抖動(dòng)消除電路可以有效消除數(shù)字電路抖動(dòng)對(duì)數(shù)據(jù)傳輸過程的影響，使得總線數(shù)據(jù)的傳輸正確率得到有效提高。
文檔編號(hào)G06F13/38GK101650699SQ20091003495
公開日2010年2月17日 申請(qǐng)日期2009年9月8日 優(yōu)先權(quán)日2009年9月8日
發(fā)明者吳建輝, 萌 張, 戴志生, 湯佳健, 王聲揚(yáng), 淵 袁, 超 陳, 鑫 陳, 顧俊輝, 龑 黃 申請(qǐng)人:東南大學(xué)