專利名稱：顯示測試圖形在線時(shí)鐘更新方法
技術(shù)領(lǐng)域：
本發(fā)明是一種用于顯示測試圖形的在線時(shí)鐘更新方法，屬顯示測試技術(shù)領(lǐng)域。
背景技術(shù)：
不同分辨率的顯示器顯示測試圖形時(shí)需要更新時(shí)鐘信號(hào)。目前時(shí)鐘更新的控制 方法主要是離線更新方法。它的主要缺點(diǎn)如下
1. 更新時(shí)鐘之前先調(diào)用專門的時(shí)鐘編成軟件計(jì)算時(shí)鐘頻率，根據(jù)計(jì)算結(jié)果將 時(shí)鐘文件保存在計(jì)算機(jī)PC的預(yù)設(shè)目錄下，因而獲得時(shí)鐘數(shù)據(jù)非常繁瑣。
2. 傳輸時(shí)鐘數(shù)據(jù)時(shí)必須應(yīng)用分立于測量主控界面的時(shí)鐘數(shù)據(jù)傳輸界面，這導(dǎo) 致低效率數(shù)據(jù)傳輸狀態(tài)下的非連續(xù)時(shí)鐘更新。
3. 時(shí)鐘數(shù)據(jù)傳輸時(shí)必須采用PC并口 LPT到集成電路兩線通訊總線I2C的轉(zhuǎn) 換接口板，這使得不配備LPT的筆記本電腦無法控制時(shí)鐘更新。

發(fā)明內(nèi)容
技術(shù)問題本發(fā)明的目的是提供一種基于計(jì)算機(jī)通用串口總線(USB)通訊的顯 示測試圖形在線時(shí)鐘更新方法。它以上位機(jī)(PC)和下位機(jī)(USB模塊、現(xiàn)場可編程 門陣列FPGA主控、時(shí)鐘模塊)之間的數(shù)據(jù)傳送，完成時(shí)鐘更新過程中的通道選擇、 時(shí)鐘設(shè)定、時(shí)鐘計(jì)算、方案選擇、數(shù)據(jù)傳輸、數(shù)據(jù)讀寫等控制功能。
技術(shù)方案:本發(fā)明的顯示測試圖形在線時(shí)鐘更新方法分為上位機(jī)(PC)控制流程 和下位機(jī)(USB模塊、FPGA主控、時(shí)鐘模塊)運(yùn)行流程。該更新方法由上位機(jī)的控 制流程和下位機(jī)的運(yùn)行流程相連組成。上位機(jī)控制輸出通道選擇、時(shí)鐘頻率設(shè)定、 時(shí)鐘頻率計(jì)算、時(shí)鐘方案選擇、時(shí)鐘數(shù)據(jù)發(fā)送、時(shí)鐘數(shù)據(jù)接收；下位機(jī)運(yùn)行接收時(shí) 鐘數(shù)據(jù)、以fC總線時(shí)序向時(shí)鐘芯片寫入或從時(shí)鐘芯片讀出時(shí)鐘數(shù)據(jù)、發(fā)送時(shí)鐘數(shù) 據(jù)以供校驗(yàn)。
上位機(jī)的控制流程包括頻率計(jì)算、方案選擇、數(shù)據(jù)發(fā)送和數(shù)據(jù)接收，其步驟執(zhí) 行如下
100).參考頻率與輸出頻率a.在參考頻率編輯框中輸入?yún)⒖碱l率；b.在頻率通 道編輯框CLK A、 CLK B、 CLK C中輸入設(shè)定輸出頻率。
V<formula>formula see original document page 5</formula>、w〃
101).由式/eM-y^f ^ -二計(jì)算輸出頻率，其中/a^為計(jì)算輸出頻率，
//^/r為參考頻率、A^為反饋分頻系數(shù)、iVw為參考分頻系數(shù)、A^為二次分頻系數(shù)。
102).A^取值范圍是1~2047，其中不能取值IO、 11、 12、 13、 14、 15、 19、 20、 21、 22、 23、 28、 29、 30、 31、 37、 38、 39、 46、 47、 55， A^取值范圍是1~255，iVp取值是l、 2、 3、 4、 5、 6、 8、 9、 10、 12、 15、 16、 18、 20、 25、 50，設(shè)定A^、
在JVf取值范圍內(nèi)計(jì)算/c^ ，再設(shè)定Wyr,在iVw、 A^取值范圍內(nèi)計(jì)算《M ，最
后在JVF、 Arfi、 A^取值范圍內(nèi)計(jì)算/a《，每計(jì)算一次, 與設(shè)定輸出頻率/t^
比較一次，如絕對誤差小于0.001，進(jìn)入解決方案列表。
103) .在解決方案列表中任選一個(gè)方案，發(fā)送數(shù)據(jù)編輯框StrTXData中生成符合 這一方案的16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)。
104) .在線編程啟動(dòng)，StrTXData中的時(shí)鐘數(shù)據(jù)下傳至下位機(jī)的FPGA，接收數(shù) 據(jù)編輯框StrRXData中立刻顯示被下傳的時(shí)鐘數(shù)據(jù)以供校驗(yàn)。
105) .發(fā)送"FFH"至FPGA的接收/發(fā)送模塊module FT245BM，發(fā)送每個(gè)數(shù)據(jù) 之前的時(shí)鐘更新校驗(yàn)標(biāo)志。
106) .發(fā)送"40H"至module FT245BM, module FT245BM置時(shí)鐘芯片的 EEPROM地址。
107) .發(fā)送"01H"和16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)至module FT245BM，即將發(fā)送16個(gè)字 節(jié)時(shí)鐘數(shù)據(jù)、發(fā)送16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)至module FT245BM數(shù)據(jù)緩存區(qū)。
108) .發(fā)送"08H，，至module FT245BM， module FT245BM的復(fù)位輸出reset置"0"， 禁止FPGA的寫入/讀出模塊module FS6370啟動(dòng)。
109) .發(fā)送"02H，，和寄存器地址至module FT245BM，即將發(fā)送寄存器地址、發(fā) 送寄存器地址、預(yù)置module FT245BM讀控制輸出rd為"l"和寫控制輸出wr為"0"。
110) .發(fā)送"04H"至module FT245BM， module FT245BM的wr置"l，，和rd置"0"、 提取module FT245BM數(shù)據(jù)緩存區(qū)的時(shí)鐘數(shù)據(jù)。
111) .發(fā)送"10H"至module FT245BM, reset置"1"，啟動(dòng)module FS6370。
112) .重復(fù)步驟108).至111).十六次，16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)由module FS6370寫 入時(shí)鐘芯片的EEPROM。
113) .發(fā)送"80H"至module FT245BM， module FT245BM置時(shí)鐘芯片的器件地址。
114) .重復(fù)步驟107).，再重復(fù)步驟108).至lll).十六次，16個(gè)字節(jié)時(shí)鐘數(shù)據(jù) 由module FS6370直接寫入時(shí)鐘芯片的控制寄存器。
115) .重復(fù)步驟106).。
116) .重復(fù)歩驟108). 、 109). 、 111).和發(fā)送"00H，，至module FT245BM十六次， module FS6370從時(shí)鐘芯片的EEPROM中讀出16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)后經(jīng)module FT245BM上傳至StrRXData。
117) .運(yùn)行模式切換a.重復(fù)步驟108).; b.發(fā)送"20H"至module FT245BM, rd、 wr置"0", module FS6370的模式控制輸出mode由"0"變?yōu)?T，； c.重復(fù)步驟川).， module FS6370從編程模式變?yōu)檫\(yùn)行模式。
下位機(jī)運(yùn)行流程包括數(shù)據(jù)接收、數(shù)據(jù)發(fā)送、數(shù)據(jù)寫入和數(shù)據(jù)讀出，其步驟執(zhí)行 如下
200). USB模塊的接收信號(hào)輸出RXF為"0"， module FT245BM的輸入控制 USB_RXF為"0"， module FT245BM的輸出控制USB_RD為"0"， USB模塊的雙向 數(shù)據(jù)0[7..0]已準(zhǔn)備好，moduleFT245BM的雙向數(shù)據(jù)USB—0八丁八[7..0]接收數(shù)據(jù)。201) . USB模塊的發(fā)送信號(hào)輸出TXE為"0"， module FT245BM的輸入控制 USB—TXE為"O", module FT245BM的輸出控制USB—WR為"l"， module FT245BM 的雙向數(shù)據(jù)USB—DATA[7,.0]己準(zhǔn)備好，USB模塊的雙向數(shù)據(jù)D[7,.0]上傳數(shù)據(jù)。
202) . module FT245BM接收/發(fā)送數(shù)據(jù)a.根據(jù)步驟105).，校驗(yàn)開始標(biāo)志；b. 根據(jù)步驟106).，置EEPROM地址；c.根據(jù)步驟107). ， 16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)進(jìn)入數(shù) 據(jù)緩存區(qū)；d,根據(jù)步驟108).，禁止module FS6370啟動(dòng)；e.根據(jù)步驟109).，接收 寄存器地址、預(yù)置rd為"l"和wr為"0"; f.根據(jù)步驟110).，提取時(shí)鐘數(shù)據(jù)至module FT245BM數(shù)據(jù)輸出rdata[7..0]、 module FT245BM的wr置"l"和rd置"0"; g.根據(jù)步 驟111).，啟動(dòng)module FS6370; h.根據(jù)步驟112). ， 16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)由module FS6370寫入時(shí)鐘芯片的EEPROM; i.根據(jù)步驟U3).，置器件地址；j.根據(jù)步驟 114).， 16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)由module FS6370直接寫入時(shí)鐘芯片的控制寄存器；k. 根據(jù)步驟115).，置EEPROM地址；1.根據(jù)步驟116). ， EEPROM的16個(gè)字節(jié)時(shí)鐘 數(shù)據(jù)上傳至StrRXData; m.根據(jù)步驟117)., module FS6370切換模式。
203) . module FS6370寫入數(shù)據(jù)a.根據(jù)步驟202), f. ， module FS6370的寫控制 輸入wr為"l"和讀控制輸入rd為"O"， module FS6370是寫數(shù)據(jù)；b. module FS6370 以I2C總線時(shí)序開始傳輸，串行時(shí)鐘scl為"l"時(shí)串行數(shù)據(jù)sda由"l"變"O"; c. module FT245BM的器件地址輸出『&(1(11"[7..0]送EEPROM或器件地址及寫數(shù)據(jù)位至module FS6370的器件地址輸入raddr[7..0]; d. module FS6370鎖存它的raddr[7,.0]地址及寫 數(shù)據(jù)位后經(jīng)sda寫入時(shí)鐘芯片；e. module FT245BM的寄存器地址輸出addr[ ..O]送 寄存器地址至module FS6370的寄存器地址輸入addr[7.,0]; f. module FS6370鎖存 它的addr[7,.0]地址后經(jīng)sda寫入時(shí)鐘芯片；g. module FT245B的數(shù)據(jù)輸出rdata[7..0〗 送時(shí)鐘數(shù)據(jù)至module FS6370的數(shù)據(jù)輸入data[7.,0]; h. module FS6370鎖存時(shí)鐘數(shù) 據(jù)后經(jīng)sda寫入時(shí)鐘芯片；i. module FS6370以I2C總線時(shí)序結(jié)束傳輸，scl為"l"時(shí) sda由"O"變"l"。
204) . module FS6370讀出數(shù)據(jù)a.根據(jù)步驟202). e. ， module FS6370的rd為"l" 和wr為"O"， module FS6370是讀數(shù)據(jù)；b.重復(fù)步驟203). b. ; c. module FT245BM 的壙3(1(11"[7..0]送EEPROM地址及寫數(shù)據(jù)位至module FS6370的raddr[7..0]; d. module FS6370鎖存它的『&(1時(shí)7..0]地址及寫數(shù)據(jù)位后經(jīng)sda寫入時(shí)鐘芯片;e.重復(fù)步驟203). e. 、f.; f. module FS6370的化(1時(shí)7..0]加1 ，寫數(shù)據(jù)位變?yōu)樽x數(shù)據(jù)位；g. module FS6370 鎖存它的raddr[7.,01地址及讀數(shù)據(jù)位后經(jīng)sda寫入時(shí)鐘芯片；h. module FS6370從sda 讀出時(shí)鐘芯片的時(shí)鐘數(shù)據(jù)至module FS6370的數(shù)據(jù)輸出data一rm[7..0]， data—rm[7..0] 數(shù)據(jù)經(jīng)module FT245BM數(shù)據(jù)輸入1(1&1&[7..0]上傳至上位機(jī)；i.重復(fù)步驟203). i.。
205) .時(shí)鐘模塊工作模式a. module FS6370模式控制輸出mode為"0"，時(shí)鐘芯 片模式控制輸入MODE為"0"，時(shí)鐘芯片為編程模式，頻率通道CLK—A、 CLK_B、 CLK—C輸出EEPROM更新前的時(shí)鐘信號(hào)；b. module FS6370的mode為"1"，時(shí)鐘 芯片的MODE為"l"，時(shí)鐘芯片為運(yùn)行模式，頻率通道CLK—A、 CLK一B、 CLK_C 輸出EEPROM更新后的時(shí)鐘信號(hào)。
206) .時(shí)鐘模塊數(shù)據(jù)傳輸a.時(shí)鐘芯片的串行時(shí)鐘SCL來自module FS6370的 scl，時(shí)鐘芯片的串行數(shù)據(jù)SDA與module FS6370的sda雙向傳輸數(shù)據(jù)；b.處于編 程模式時(shí)SCL和SDA有串行時(shí)鐘和串行數(shù)據(jù)，處于運(yùn)行模式時(shí)sda為高阻狀態(tài)且207).時(shí)鐘模塊輸出更新a.時(shí)鐘數(shù)據(jù)寫入EEPROM不是在線更新，掉電后 EEPROM保存時(shí)鐘數(shù)據(jù)，上電后CLK_A、 CLK—B、 CLK—C輸出更新時(shí)鐘信號(hào)； b.時(shí)鐘數(shù)據(jù)直接寫入控制寄存器是在線更新，掉電后寄存器不保存時(shí)鐘數(shù)據(jù)，上電 后CLK—A、 CLK—B、 CLK—C輸出非更新時(shí)鐘信號(hào)；c.時(shí)鐘數(shù)據(jù)先寫入EEPROM 再寫入控制寄存器，既保存時(shí)鐘數(shù)據(jù)又在線更新時(shí)鐘信號(hào)。
有益效果本測試圖形在線時(shí)鐘更新方法是國際首創(chuàng)，該更新方法的獨(dú)特之處 如下
1. 時(shí)鐘更新控制界面集成在主控測試界面中，因此測量過程中無需更換控制 界面。
2. 時(shí)鐘更新時(shí)只需在三個(gè)時(shí)鐘通道編輯框中任意輸入時(shí)鐘頻率，即可使時(shí)鐘 模塊的三個(gè)頻率通道輸出準(zhǔn)確的時(shí)鐘信號(hào)。
3. 時(shí)鐘更新實(shí)現(xiàn)了上位機(jī)界面控制下的全自動(dòng)在線操作，克服了低效率、非連 續(xù)的時(shí)鐘更新而導(dǎo)致顯示測試圖形難以在線更新的缺陷。


圖l、 圖2分別是本發(fā)明上位機(jī)(PC)控制、下位機(jī)(USB模塊、FPGA主控、時(shí) 鐘模塊)運(yùn)行流程圖。圖1下部上位機(jī)(PC)的USB接口接圖2上部下位機(jī)(USB模 塊、FPGA主控、時(shí)鐘模塊)的USB接口 ，圖2下部下位機(jī)(USB模塊、FPGA主控、 時(shí)鐘模塊)的CLK—A、 CLK_B、 CLK—C是三路時(shí)鐘信號(hào)輸出。
具體實(shí)施例方式
本發(fā)明實(shí)施方式是基于計(jì)算機(jī)通用串口總線(USB)通訊的顯示測試圖形在線時(shí) 鐘更新方法。上位機(jī)控制頻率計(jì)算、方案選擇、數(shù)據(jù)發(fā)送和數(shù)據(jù)接收，下位機(jī)運(yùn)行 數(shù)據(jù)接收、數(shù)據(jù)發(fā)送、數(shù)據(jù)寫入和數(shù)據(jù)讀出。
時(shí)鐘頻率計(jì)算屬數(shù)學(xué)計(jì)算方式(MCW)。上位機(jī)MFC界面的計(jì)算控鍵Calculate
運(yùn)行第一步根據(jù)式/c^-A^
丄
計(jì)算輸出頻率，AV取值范圍是1~2047，
'尸乂
其中不能取值IO、 11、 12、 13、 14、 15、 19、 20、 21、 22、 23、 28、 29、 30、 31、 37、 38、 39、 46、 47、 55， A^取值范圍是1~255， W尸取值是l、 2、 3、 4、 5、 6、 8、 9、 10、 12、 15、 16、 18、 20、 25、 50。
頻率誤差判斷屬誤差計(jì)算方式(ECW)。上位機(jī)MFC界面的計(jì)算控鍵Calculate 運(yùn)行第二步根據(jù)式A/^-l/aK-,^l計(jì)算頻率誤差，A/^為頻率絕對誤差；計(jì)算 A/^需三層取值循環(huán)，內(nèi)層循環(huán)是設(shè)定A^、 在A^取值范圍內(nèi)計(jì)算AC,，中層 循環(huán)是設(shè)定A^，依次在A^、 A^取值范圍內(nèi)計(jì)算4/^,外層循環(huán)是依次在A^、 M 、 A^取值范圍內(nèi)計(jì)算A/^;三層循環(huán)完成后，凡是A/^小于0.001的/ 《，其 分頻系數(shù)iVp、 WR、 7&均進(jìn)入解決方案列表。
列表方案選擇屬數(shù)據(jù)生成方式(DGW)。上位機(jī)MFC界面的計(jì)算控鍵Calculate 運(yùn)行第三步在解決方案列表中任選一個(gè)方案，StrTXData中生成符合這一方案的16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)。
在線更新編程屬數(shù)據(jù)發(fā)送/接收方式(DSW&DRW)。點(diǎn)擊上位機(jī)MFC界面的在 線編程控鍵PROGRAMMING ONLINE, StrTXData中的16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)下傳至 下位機(jī)的FPGA， StrRXData中立刻顯示被下傳的16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)。其步驟如下
(1) 發(fā)送"FFH"至FPGA的module FT245BM，發(fā)送每個(gè)數(shù)據(jù)之前的時(shí)鐘更新校驗(yàn)標(biāo)
志o
(2) 發(fā)送"40H"至module FT245BM，module FT245BM置時(shí)鐘芯片的EEPROM地址。
(3) 發(fā)送"01H"和16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)至module FT245BM，即將發(fā)送16個(gè)字節(jié)時(shí)鐘 數(shù)據(jù)、發(fā)送16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)至module FT245BM數(shù)據(jù)緩存區(qū)。
(4) 發(fā)送"08H"至module FT245BM， module FT245BM的復(fù)位輸出reset置"0"，禁止 FPGA的module FS6370啟動(dòng)。
(5) 發(fā)送"02H"和寄存器地址至module FT245BM，即將發(fā)送寄存器地址、發(fā)送寄存 器地址、預(yù)置module FT245BM的rd為"l"和wr為"0"。
(6) 發(fā)送"04H"至module FT245BM， module FT245BM的wr置"l"和rd置"0"、提取 module FT245BM數(shù)據(jù)緩存區(qū)的時(shí)鐘數(shù)據(jù)。
(7) 發(fā)送"10H"至module FT245BM， reset置"1"，啟動(dòng)module FS6370。
(8) 重復(fù)步驟(4)至(7)十六次，16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)由module FS6370寫入時(shí)鐘芯片的 EEPROM 。
(9) 發(fā)送"80H"至module FT245BM, module FT245BM置時(shí)鐘芯片的器件地址。
(10) 重復(fù)步驟(3)，再重復(fù)步驟(4)至(7)十六次，16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)由module FS6370
直接寫入時(shí)鐘芯片的控制寄存器。
(11) 重復(fù)步驟(2)。
(12) 重復(fù)步驟(4)、 (5)、 (7)和發(fā)送"00H"至module FT245BM十六次，module FS6370 從時(shí)鐘芯片的EEPROM中讀出16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)后經(jīng)module FT245BM上傳至 StrRXData。
(13) 運(yùn)行模式切換a.重復(fù)步驟(4); b.發(fā)送"20H，，至module FT245BM， rd、 wr置"0", module FS6370的模式控制輸出mode由"0"變?yōu)?1"; c.重復(fù)步驟(7)， module FS6370 從編程模式變?yōu)檫\(yùn)行模式。
USB模塊運(yùn)行屬數(shù)據(jù)傳輸方式(DTW)。 USB模塊的RXF為"0"， module FT245BM的USB—RXF為"O"， module FT245BM的USB—RD為"O"， USB模塊的 D[7,.0]己準(zhǔn)備好，module FT245BM的USB—DATA[7.,0]接收數(shù)據(jù)；USB模塊的TXE 為"O"， module FT245BM的USB—TXE為"O"， module FT245BM的USB—WR為"l"， module FT245BM的USB_DATA[7..0]己準(zhǔn)備好，USB模塊的0[7..0]上傳數(shù)據(jù)。
module FT245BM運(yùn)行屬數(shù)據(jù)接收/發(fā)送方式(DRW&DSW)。 module FT245BM 實(shí)現(xiàn)以下功能a.根據(jù)步驟(l)，校驗(yàn)開始標(biāo)志；b.根據(jù)步驟(2),置EEPROM地址； c.根據(jù)步驟(3)，時(shí)鐘數(shù)據(jù)進(jìn)入數(shù)據(jù)緩存區(qū)；d,根據(jù)步驟(4)，禁止module FS6370 啟動(dòng)；e.根據(jù)步驟(5)，接收寄存器地址、預(yù)置module FT245BM的rd為"l"和wr 為"0"; f.根據(jù)步驟(6),提取時(shí)鐘數(shù)據(jù)至module FT245BM的數(shù)據(jù)輸出rdata[7..0〗、 module FT245BM的wr置"l"和rd置"0"; g.根據(jù)步驟(7),啟動(dòng)module FS6370; h. 根據(jù)步驟(8)，時(shí)鐘數(shù)據(jù)寫入EEPROM; i.根據(jù)步驟(9)，置器件地址;j.根據(jù)步驟(IO)，時(shí)鐘數(shù)據(jù)直接寫入控制寄存器；k.根據(jù)步驟(ll)，置EEPROM地址；l.根據(jù)步驟 (12)， EEPROM的時(shí)鐘數(shù)據(jù)上傳至StrRXData; m.根據(jù)步驟(13)， module FS6370從 編程模式變?yōu)檫\(yùn)行模式。
module FS6370寫入運(yùn)行屬數(shù)據(jù)寫入方式(DWW)。寫入時(shí)鐘數(shù)據(jù)方式a.根據(jù) 步驟(6)， module FS6370的wr為"l"和rd為"O"， module FS6370是寫數(shù)據(jù)；b. module FS6370以I2C總線時(shí)序開始傳輸，scl為"l"時(shí)sda由"1"變"0"; c. module FT245BM 的『&(1(11"[7..0]送器件地址及寫數(shù)據(jù)位至module FS6370的raddr[7.,0]; d. module FS6370鎖存它的raddr[7..0]地址及寫數(shù)據(jù)位后經(jīng)sda寫入時(shí)鐘芯片；e. module FT245BM的addr[7.,0]送寄存器地址至module FS6370的addr[7..0]; f. module FS6370 鎖存它的addr[7.,0]地址后經(jīng)sda寫入時(shí)鐘芯片；g. module FT245B的rdata[7.,0〗送 時(shí)鐘數(shù)據(jù)至module FS6370的data[7..0]; h. module FS6370鎖存時(shí)鐘數(shù)據(jù)后經(jīng)sda 寫入時(shí)鐘芯片；i. module FS6370以I2C總線時(shí)序結(jié)束傳輸，scl為"l"時(shí)sda由"O" 變T。
module FS6370讀出運(yùn)行屬數(shù)據(jù)讀出方式(DRW)。讀出時(shí)鐘數(shù)據(jù)方式a.根據(jù) 步驟(5)， module FS6370的rd為"l"和wr為"O"， module FS6370是讀數(shù)據(jù)；b. module FS6370以I2C總線時(shí)序開始傳輸，scl為"l"時(shí)sda由"1"變"0"; c. module FT245BM 的raddr[7.,0]送EEPROM地址及寫數(shù)據(jù)位至module FS6370的raddr[7,.0]; d. module FS6370鎖存它的^€^1"[7..0]地址及寫數(shù)據(jù)位后經(jīng)sda寫入時(shí)鐘芯片；e. module FT245BM的addr[7.,0]送寄存器地址至module FS6370的addr[7..0]; f. module FS6370 鎖存它的addr[7,.0]地址后經(jīng)sda寫入時(shí)鐘芯片；g. module FS6370的raddr[7..0^[] 1 ， 寫數(shù)據(jù)位變?yōu)樽x數(shù)據(jù)位；h. module FS6370鎖存它的^(1&[7..0]地址及讀數(shù)據(jù)位后經(jīng) sda寫入時(shí)鐘芯片；i. module FS6370從sda讀出時(shí)鐘芯片的時(shí)鐘數(shù)據(jù)至module FS6370的數(shù)據(jù)輸出data—rm[7..0]， data—011[7..0]數(shù)據(jù)經(jīng)module FT245BM數(shù)據(jù)輸入 idata[7.,0]上傳至上位機(jī);j. module FS6370以I2C總線時(shí)序結(jié)束傳輸，scl為"l"時(shí)sda 由"O"變"l"。
時(shí)鐘模塊工作模式屬模式切換方式(MSW)。切換方式a. module FS6370的 mode為"0"，時(shí)鐘芯片的MODE為"0"，時(shí)鐘芯片為編程模式，頻率通道CLK一A、 CLK—B、CLK—C輸出EEPROM更新前的時(shí)鐘信號(hào)；b. module FS6370的mode為"l"， 時(shí)鐘芯片的MODE為"1"，時(shí)鐘芯片為運(yùn)行模式，頻率通道CLK—A、CLK—B、CLK_C 輸出EEPROM更新后的時(shí)鐘信號(hào)。
時(shí)鐘模塊數(shù)據(jù)傳輸屬串行傳輸方式(STW)。傳輸方式a.時(shí)鐘芯片的SCL來自 module FS6370的scl，時(shí)鐘芯片的SDA與module FS6370的sda雙向傳輸數(shù)據(jù)；b. 處于編程模式時(shí)SCL和SDA有串行時(shí)鐘和串行數(shù)據(jù)，處于運(yùn)行模式時(shí)sda為高阻 狀態(tài)且SDA無串行數(shù)據(jù)。
時(shí)鐘模塊輸出屬在線更新方式(OLUW)。更新方式a.時(shí)鐘數(shù)據(jù)寫入EEPROM 不是在線更新，掉電后EEPROM保存時(shí)鐘數(shù)據(jù)，上電后CLK—A、 CLK—B、 CLK—C 輸出更新時(shí)鐘信號(hào)；b.時(shí)鐘數(shù)據(jù)直接寫入控制寄存器是在線更新，掉電后控制寄存 器不保存時(shí)鐘數(shù)據(jù)，上電后CLK—A、 CLK—B、 CLK—C輸出非更新時(shí)鐘信號(hào)；c.時(shí) 鐘數(shù)據(jù)先寫入EEPROM再寫入控制寄存器，既保存時(shí)鐘數(shù)據(jù)又在線更新時(shí)鐘信號(hào)。
權(quán)利要求
1.一種顯示測試圖形在線時(shí)鐘更新方法，其特征在于該更新方法是由上位機(jī)PC控制流程(1)和下位機(jī)USB模塊、FPGA主控、時(shí)鐘模塊運(yùn)行流程(2)相連組成；上位機(jī)PC控制流程(1)選擇輸出通道、設(shè)定時(shí)鐘頻率、計(jì)算時(shí)鐘頻率、選擇時(shí)鐘方案、發(fā)送時(shí)鐘數(shù)據(jù)、接收時(shí)鐘數(shù)據(jù)；下位機(jī)USB模塊、FPGA主控、時(shí)鐘模塊運(yùn)行流程(2)接收時(shí)鐘數(shù)據(jù)、以I2C總線時(shí)序向時(shí)鐘芯片寫入和從時(shí)鐘芯片讀出時(shí)鐘數(shù)據(jù)、發(fā)送時(shí)鐘數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的顯示測試圖形在線時(shí)鐘更新方法，其特征在于上位機(jī)PC控制流程(1)完成更新過程中選擇輸出通道、設(shè)定時(shí)鐘頻率、計(jì)算時(shí)鐘頻率、選擇時(shí)鐘方案、發(fā)送時(shí)鐘數(shù)據(jù)、接收時(shí)鐘數(shù)據(jù)，其控制步驟執(zhí)行如下(100) .參考頻率與輸出頻率a.在參考頻率編輯框中輸入?yún)⒖碱l率；b.在頻率通道編輯框CLK一A、 CLK_B、 CLK_C中輸入設(shè)定輸出頻率；(101) .由式/c^ = A^f^f^)計(jì)算輸出頻率，其中為計(jì)算輸出頻率，<formula>formula see original document page 0</formula>/^f為參考頻率、Mr為反饋分頻系數(shù)、7"為參考分頻系數(shù)、Wp為二次分頻系數(shù)；(102) .A^取值范圍是1^2047，其中不能取值10、 11、 12、 13、 14、 15、 19、20、 21、 22、 23、 28、 29、 30、 31、 37、 38、 39、 46、 47、 55， M 取值范圍是1~255,iVp取值是l、 2、 3、 4、 5、 6、 8、 9、 10、 12、 15、 16、 18、 20、 25、 50,設(shè)定iVF、A^，在A^取值范圍內(nèi)計(jì)算/^^，再設(shè)定A^，在JVw、 A^取值范圍內(nèi)計(jì)算/c^，最后在A^、A^、A^取值范圍內(nèi)計(jì)算/(^ ，每計(jì)算一次y^ ，《/JC與設(shè)定輸出頻率/^比較一次，如絕對誤差小于0.001，其分頻系數(shù)a^、 Mj、 a^進(jìn)入解決方案列表；(103) .在解決方案列表中任選一個(gè)方案，發(fā)送數(shù)據(jù)編輯框StrTXData中生成符合這一方案的16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)；(104) .在線編程啟動(dòng)，StrTXData中的時(shí)鐘數(shù)據(jù)下傳至下位機(jī)的FPGA，接收數(shù)據(jù)編輯框StrRXData中立刻顯示被下傳的時(shí)鐘數(shù)據(jù)以供校驗(yàn)；(105) .發(fā)送"FFH"至FPGA的接收/發(fā)送模塊module FT245BM，發(fā)送每個(gè)數(shù)據(jù)之前的時(shí)鐘更新校驗(yàn)標(biāo)志；(106) .發(fā)送"40H"至module FT245BM， module FT245BM置時(shí)鐘芯片的EEPROM地址；(107) .發(fā)送"01H"和16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)至module FT245BM，即將發(fā)送16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)、發(fā)送16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)至module FT245BM數(shù)據(jù)緩存區(qū)；(108) .發(fā)送"08H"至module FT245BM， module FT245BM的復(fù)位輸出reset置"0"，禁止FPGA的寫入/讀出模塊module FS6370啟動(dòng)；(109) .發(fā)送"02H"和寄存器地址至module FT245BM，即將發(fā)送寄存器地址、發(fā)送寄存器地址、預(yù)置module FT245BM讀控制輸出rd為"l"和寫控制輸出wr為"0";(110) .發(fā)送"04H"至module FT245BM， module FT245BM的wr置"l，，和rd置"0"、提取module FT245BM數(shù)據(jù)緩存區(qū)的時(shí)鐘數(shù)據(jù)；111) .發(fā)送"10H"至module FT245BM， reset置"1"，啟動(dòng)module FS6370;112) .重復(fù)步驟108).至111).十六次，16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)由module FS6370寫入時(shí)鐘芯片的EEPROM;113) .發(fā)送"80H"至module FT245BM， module FT245BM置時(shí)鐘芯片的器件地址；114) .重復(fù)步驟107).，再重復(fù)步驟108).至111).十六次，16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)由module FS6370直接寫入時(shí)鐘芯片的控制寄存器；115) .重復(fù)步驟106).;116) .重復(fù)步驟108). 、 109). 、 111).和發(fā)送"OOH"至module FT245BM十六次，module FS6370從時(shí)鐘芯片的EEPROM中讀出16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)后經(jīng)moduleFT245BM上傳至StrRXData;117) .運(yùn)行模式切換a.重復(fù)步驟108).; b.發(fā)送"20H"至module FT245BM， rd、wr置"O", module FS6370的模式控制輸出mode由"0"變?yōu)?1"; c.重復(fù)步驟111).，module FS6370從編程模式變?yōu)檫\(yùn)行模式。
3.根據(jù)權(quán)利要求1所述的顯示測試圖形在線時(shí)鐘更新方法，其特征在于下位機(jī)USB模塊、FPGA主控、時(shí)鐘模塊運(yùn)行流程(2)完成更新過程中接收時(shí)鐘數(shù)據(jù)、以PC總線時(shí)序向時(shí)鐘芯片寫入和從時(shí)鐘芯片讀出時(shí)鐘數(shù)據(jù)、發(fā)送時(shí)鐘數(shù)據(jù)，其運(yùn)行步驟執(zhí)行如下200) . USB模塊的接收信號(hào)輸出RXF為"0"， module FT245BM的輸入控制USB—RXF為"O"， module FT245BM的輸出控制USB—RD為"0"， USB模塊的雙向數(shù)據(jù)D[7,.0]已準(zhǔn)備好，module FT245BM的雙向數(shù)據(jù)USB—DATA[7,.0]接收數(shù)據(jù)；201) . USB模塊的發(fā)送信號(hào)輸出TXE為"O"， module FT245BM的輸入控制USB—TXE為"O"， module FT245BM的輸出控制USB—WR為"l"， module FT245BM的雙向數(shù)據(jù)USB—0八丁八[7..0]己準(zhǔn)備好，USB模塊的雙向數(shù)據(jù)D[7.,0]上傳數(shù)據(jù)；202) . module FT245BM接收/發(fā)送數(shù)據(jù)a.根據(jù)步驟105).，校驗(yàn)開始標(biāo)志；b.根據(jù)步驟106).，置EEPROM地址；c.根據(jù)步驟107). ， 16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)進(jìn)入數(shù)據(jù)緩存區(qū)；d.根據(jù)步驟108).，禁止module FS6370啟動(dòng)；e.根據(jù)步驟109).，接收寄存器地址、預(yù)置rd為"l"和wr為"0"; f.根據(jù)步驟110).，提取時(shí)鐘數(shù)據(jù)至module FT245BM數(shù)據(jù)輸出rdata[7..0]、 module FT245BM的wr置"l"和rd置"O";g.根據(jù)步驟lll).，啟動(dòng)module FS6370; h.根據(jù)步驟112). , 16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)由module FS6370寫入時(shí)鐘芯片的EEPROM; i.根據(jù)步驟113).，置器件地址；j.根據(jù)步驟114). ， 16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)由module FS6370直接寫入時(shí)鐘芯片的控制寄存器；k.根據(jù)步驟115).，置EEPROM地址；1.根據(jù)步驟116)., EEPROM的16個(gè)字節(jié)時(shí)鐘數(shù)據(jù)上傳至StrRXData; m.根據(jù)步驟117)., module FS6370切換模式；203) . module FS6370寫入數(shù)據(jù)a.根據(jù)步驟202). f. ， module FS6370的寫控制輸入wr為"r，和讀控制輸入rd為"O"，module FS6370是寫數(shù)據(jù)；b. module FS6370以I2C總線時(shí)序開始傳輸，串行時(shí)鐘scl為'T'時(shí)串行數(shù)據(jù)sda由"l"變"O";c. moduleFT245BM的器件地址輸出raddr[7,.0]送EEPROM或器件地址及寫數(shù)據(jù)位至moduleFS6370的器件地址輸入raddr[7,.0〗；d. module FS6370鎖存它的^(1&[7..0]地址及寫數(shù)據(jù)位后經(jīng)sda寫入時(shí)鐘芯片；e. module FT245BM的寄存器地址輸出addr[7..0]送寄存器地址至module FS6370的寄存器地址輸入addr[7,.0]; f. module FS6370鎖存它的&(1&[7..0]地址后經(jīng)sda寫入時(shí)鐘芯片；g. module FT245B的數(shù)據(jù)輸出『0^&[7..0]送時(shí)鐘數(shù)據(jù)至module FS6370的數(shù)據(jù)輸入data[7,.0]; h. module FS6370鎖存時(shí)鐘數(shù)據(jù)后經(jīng)sda寫入時(shí)鐘芯片；i. module FS6370以I2C總線時(shí)序結(jié)束傳輸，scl為"l"時(shí)sda由"O"變"l";204) . module FS6370讀出數(shù)據(jù)a.根據(jù)步驟202). e. ， module FS6370的rd為"l"和wr為"O"， module FS6370是讀數(shù)據(jù)；b.重復(fù)步驟203). b. ; c. module FT245BM的raddr[7.,0]送EEPROM地址及寫數(shù)據(jù)位至module FS6370的raddr[7..0]; d. moduleFS6370鎖存它的1^&[7..0]地址及寫數(shù)據(jù)位后經(jīng)sda寫入時(shí)鐘芯片；e.重復(fù)步驟203). e. 、f. ; f. module FS6370的raddr[7..0Wn 1，寫數(shù)據(jù)位變?yōu)樽x數(shù)據(jù)位；g. moduleFS6370鎖存它的raddr[7..0]地址及讀數(shù)據(jù)位后經(jīng)sda寫入時(shí)鐘芯片；h. moduleFS6370從sda讀出時(shí)鐘芯片的時(shí)鐘數(shù)據(jù)至module FS6370的數(shù)據(jù)輸出data_rm[7..0]， data—rm[7.,0]數(shù)據(jù)經(jīng)module FT245BM數(shù)據(jù)輸入idata[7,.0]上傳至上位機(jī)；i.重復(fù)步驟203). i.;205) .時(shí)鐘模塊工作模式a. module FS6370模式控制輸出mode為"0",時(shí)鐘芯片模式控制輸入MODE為"0"，時(shí)鐘芯片為編程模式，頻率通道CLK—A、CLK—B、CLK—C輸出EEPROM更新前的時(shí)鐘信號(hào)；b. module FS6370的mode為"l",時(shí)鐘芯片的MODE為"l"，時(shí)鐘芯片為運(yùn)行模式，頻率通道CLK^A、 CLK—B、 CLK—C輸出EEPROM更新后的時(shí)鐘信號(hào)；206) .時(shí)鐘模塊數(shù)據(jù)傳輸a.時(shí)鐘芯片的串行時(shí)鐘SCL來自module FS6370的scl，時(shí)鐘芯片的串行數(shù)據(jù)SDA與module FS6370的sda雙向傳輸數(shù)據(jù)；b.處于編程模式時(shí)SCL和SDA有串行時(shí)鐘和串行數(shù)據(jù)，處于運(yùn)行模式時(shí)sda為高阻狀態(tài)且SDA無串行數(shù)據(jù)；207) .時(shí)鐘模塊輸出更新a.時(shí)鐘數(shù)據(jù)寫入EEPROM不是在線更新，掉電后EEPROM保存時(shí)鐘數(shù)據(jù)，上電后CLK—A、 CLK_B、 CLK_C輸出更新時(shí)鐘信號(hào)；b.時(shí)鐘數(shù)據(jù)直接寫入控制寄存器是在線更新，掉電后寄存器不保存時(shí)鐘數(shù)據(jù)，上電后CLK_A、 CLK一B、 CLK—C輸出非更新時(shí)鐘信號(hào)；c.時(shí)鐘數(shù)據(jù)先寫入EEPROM再寫入控^ij寄存器，既保存時(shí)鐘數(shù)據(jù)又在線更新時(shí)鐘信號(hào)。
全文摘要
顯示測試圖形在線時(shí)鐘更新方法是一種適用于多種顯示器顯示測試圖形的自動(dòng)控制時(shí)鐘更新方法。該更新方法是由上位機(jī)PC控制流程1、下位機(jī)USB模塊、FPGA主控、時(shí)鐘模塊運(yùn)行流程2組成。上位機(jī)控制通道選擇、時(shí)鐘設(shè)定、時(shí)鐘計(jì)算、誤差判斷、方案選擇、數(shù)據(jù)傳輸、數(shù)據(jù)校驗(yàn)；下位機(jī)運(yùn)行接收上位機(jī)時(shí)鐘數(shù)據(jù)、以I²C總線時(shí)序向時(shí)鐘芯片寫入時(shí)鐘數(shù)據(jù)，以I²C總線時(shí)序從時(shí)鐘芯片讀出時(shí)鐘數(shù)據(jù)，向上位機(jī)發(fā)送時(shí)鐘數(shù)據(jù)以校驗(yàn)數(shù)據(jù)傳輸?shù)恼_性。在上位機(jī)界面的控制下，三個(gè)時(shí)鐘信號(hào)通道CLK_A、CLK_B、CLK_C輸出不同或相同頻率的更新時(shí)鐘信號(hào)。
文檔編號(hào)G06F1/08GK101655719SQ200910035219
公開日2010年2月24日 申請日期2009年9月15日 優(yōu)先權(quán)日2009年9月15日
發(fā)明者張宇寧, 李曉華, 楊曉偉, 威 雷 申請人:東南大學(xué)