專利名稱：一種利用sram總線擴(kuò)展t卡的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種擴(kuò)展T卡的方法，特別涉及一種利用SRAM總線擴(kuò)展T卡的 方法。
背景技術(shù)：
隨著多媒體技術(shù)的發(fā)展，手機(jī)內(nèi)部的存儲(chǔ)空間已經(jīng)無法滿足實(shí)際應(yīng)用的需 求，采用T卡(T Flash卡)進(jìn)行存儲(chǔ)空間的擴(kuò)展是一種很好的解決方案。但是 當(dāng)前很多的手機(jī)芯片方案當(dāng)中，Cra具有SRAM的接口，卻沒有T卡的接口。
針對(duì)這種CPU，如何進(jìn)行T卡的擴(kuò)展，是一個(gè)需要解決的問題。

發(fā)明內(nèi)容
為了解決上述問題，針對(duì)不包含T卡接口的CPU，本發(fā)明提供了一種利用SRAM 總線擴(kuò)展T卡的方法。該方法將T卡接在SRAM總線上，巧妙利用SRAM的時(shí)序匹 配T卡的時(shí)序，從而完成CPU對(duì)T卡的相關(guān)操作。
該方法還可以利用DMA (Direct Memory Access)控制器，完成T卡的高速 操作。
本發(fā)明中，所述SRAM總線包含讀使能信號(hào)、寫使能信號(hào)、片選信號(hào)和數(shù)據(jù) 線，所述T卡包含時(shí)鐘信號(hào)、命令應(yīng)答信號(hào)和數(shù)據(jù)線，本發(fā)明所提供的方法包括 以下步驟
(1) 插入T卡，將所述SRAM總線的讀使能信號(hào)和寫使能信號(hào)通過一個(gè)與 門輸出，并且和所述SRAM總線的片選信號(hào)再通過一個(gè)或門輸出后，連接在所述 T卡的時(shí)鐘信號(hào)上，所述T卡的命令應(yīng)答信號(hào)和所述T卡的數(shù)據(jù)線都連接在所述 SRAM總線的數(shù)據(jù)線上；其中，當(dāng)CPU向SRAM總線發(fā)送數(shù)據(jù)時(shí)，所述片選信號(hào)為 低電平，所述T卡的時(shí)鐘信號(hào)即為寫數(shù)據(jù)使能信號(hào)；當(dāng)CPU從SRAM總線讀數(shù)據(jù) 時(shí)，所述片選信號(hào)為低電平，所述T卡的時(shí)鐘信號(hào)為讀數(shù)據(jù)使能信號(hào)。
(2) 從T卡讀取數(shù)據(jù)CPU通過SRAM總線向所述T卡發(fā)送一個(gè)讀數(shù)據(jù)命令， 并查詢所述T卡的命令應(yīng)答信號(hào)和數(shù)據(jù)線的狀態(tài)，如果所述T卡的命令應(yīng)答信號(hào)為低電平(設(shè)低電平為SR細(xì)總線讀數(shù)據(jù)時(shí)的電平狀態(tài))，CPU可以通過SRAM總 線從T卡讀取命令應(yīng)答；如果所述T卡的數(shù)據(jù)線均為低電平，則CPU可以通過所 述SRAM總線從T卡中讀取數(shù)據(jù)；
(3)向T卡寫入數(shù)據(jù)CRI通過SRAM總線向所述T卡發(fā)送一個(gè)寫數(shù)據(jù)命令， 并査詢命令應(yīng)答信號(hào)的狀態(tài)，如果該命令應(yīng)答信號(hào)為低電平(設(shè)低電平為SRAM 總線寫數(shù)據(jù)時(shí)的電平狀態(tài))，那么CPU可以通過SRAM總線向所述T卡讀取命令應(yīng) 答，該命令應(yīng)答被接受后，CPU通過SRAM總線向所述T卡發(fā)送數(shù)據(jù)。
其中，(3)中可以利用DMA控制器從T卡中讀取數(shù)據(jù)，(4)中可以利用DMA 控制器向T卡中寫入數(shù)據(jù)。
本發(fā)明將結(jié)合實(shí)施例及附圖進(jìn)行詳細(xì)說明，以便對(duì)本發(fā)明的目的，特征及優(yōu) 點(diǎn)進(jìn)行更深入的理解。


圖l是本發(fā)明的硬件框圖。
圖2是SRAM總線的讀數(shù)據(jù)和寫數(shù)據(jù)的時(shí)序圖。
圖3是從T卡讀數(shù)據(jù)的時(shí)序圖。
圖4是向T卡寫數(shù)據(jù)的時(shí)序圖。
圖中
S: Start bit T: Transmit Bit P: One cycle Pull-up E: End bit
Z: High impedance state D: data bit X: Don't care data bits + : repeater
CRC: cyclic redundancy check bits
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明的具體實(shí)施方式
做進(jìn)一步詳細(xì)的說明，但不 應(yīng)以此限制本發(fā)明的保護(hù)范圍。
如圖1所示，SRAM總線的讀使能信號(hào)RE和寫使能信號(hào)WE通過一個(gè)與門OR輸出，并且和所述SRAM總線的片選信號(hào)CS再通過一個(gè)或門AND輸出后，連接 在T Flash卡(T卡)的時(shí)鐘信號(hào)CLK上，SRAM總線的數(shù)據(jù)線的第4位D4連接 T卡的命令應(yīng)答信號(hào)CMD， SRAM總線的數(shù)據(jù)線的低4位D[3.. O]連接T卡的數(shù)據(jù) 線D'[3. .O]。
其中，當(dāng)CPU向SRAM總線發(fā)送數(shù)據(jù)時(shí)，所述片選信號(hào)CS為低電平，所述T 卡的時(shí)鐘信號(hào)CLK即為寫數(shù)據(jù)使能信號(hào)；當(dāng)CPU從SRAM總線讀數(shù)據(jù)時(shí)，所述片 選信號(hào)CS為低電平，所述T卡的時(shí)鐘信號(hào)CLK即為讀數(shù)據(jù)使能信號(hào)。
圖2是SRAM總線的讀數(shù)據(jù)和寫數(shù)據(jù)的時(shí)序圖。如圖2所示，SRAM控制器每 次向總線寫數(shù)據(jù)時(shí)，SR層總線的寫使能信號(hào)WE有一個(gè)低脈沖，數(shù)據(jù)總線輸出相 應(yīng)的數(shù)據(jù)；SRAM控制器每次從總線讀數(shù)據(jù)時(shí)，SRAM總線的讀使能信號(hào)RE有一個(gè) 低脈沖，數(shù)據(jù)總線輸出相應(yīng)的數(shù)據(jù)。
圖3是從T卡讀數(shù)據(jù)的時(shí)序圖。如圖3所示，T卡的控制器先向T卡發(fā)送一 個(gè)讀數(shù)據(jù)命令，然后T卡的控制器查詢命令應(yīng)答信號(hào)CMD和數(shù)據(jù)線D'[3. O]的狀 態(tài)。如果該命令應(yīng)答信號(hào)CMD為低電平，T卡控制器可以從T卡讀取命令應(yīng)答； 如果T卡的數(shù)據(jù)線D'[3.. O]為低電平，T卡的控制器可以從T卡中讀取數(shù)據(jù)。
圖4是向T卡寫數(shù)據(jù)的時(shí)序圖。如圖4所示，T卡的控制器先向T卡發(fā)送一 個(gè)寫數(shù)據(jù)命令，然后T卡的控制器查詢命令應(yīng)答信號(hào)CMD的狀態(tài)。如果命令應(yīng)答 信號(hào)CMD為低電平，那么T卡的控制器可以從T卡中讀取命令應(yīng)答。T卡的控制 器接受應(yīng)答之后，T卡的控制器開始向T卡發(fā)送數(shù)據(jù)。
下面進(jìn)以具體的T卡為例來進(jìn)一步說明。
對(duì)于T卡的操作包括T卡的初始化和T卡數(shù)據(jù)塊的讀寫。其中T卡的初始 化包含T卡的控制器向T卡發(fā)送一組初始化命令，并且從T卡接收相關(guān)的命令應(yīng) 答信號(hào)CMD。綜上T卡的操作可以歸納為(1)向T卡發(fā)送命令；(2)從T卡接
收應(yīng)答；(3)向T卡發(fā)送數(shù)據(jù)；(4)從T卡讀取數(shù)據(jù)。所述操作的具體實(shí)現(xiàn)如下 (1)向T卡發(fā)送命令通常情況下， 一組命令包含6個(gè)字節(jié)。根據(jù)圖l所示，
該6字節(jié)命令以48bit位通過D4這根數(shù)據(jù)線發(fā)送出去，發(fā)送命令的過程中，SRAM 總線的數(shù)據(jù)線的低4位0[3..0]應(yīng)該保持高電平。綜上所述，每次向T卡發(fā)送命 令，手機(jī)軟件應(yīng)該向SRAM總線寫36字節(jié)的數(shù)據(jù)，每個(gè)數(shù)據(jù)的第5位為T卡命令 數(shù)據(jù)，每個(gè)數(shù)據(jù)的低4位都是高電平。(2) T卡接收命令應(yīng)答向T卡發(fā)送命令數(shù)據(jù)之后，T卡的控制器需要從T 卡接收應(yīng)答數(shù)據(jù)。根據(jù)圖1和圖3所示，査詢D4這根數(shù)據(jù)線的狀態(tài)，如果該數(shù) 據(jù)線為低電平，表示可以從T卡接收應(yīng)答數(shù)據(jù)。通常情況下，T卡的應(yīng)答數(shù)據(jù)為 6個(gè)字節(jié)或者17個(gè)字節(jié)。綜上所述，手機(jī)軟件讀取SRAM總線，并且判斷D4是 否為0,如果D4為0，手機(jī)軟件根據(jù)應(yīng)答的類型從SRAM總線讀取36個(gè)字節(jié)的數(shù) 據(jù)。
(3) 從T卡讀數(shù)據(jù)根據(jù)圖3所示，向T卡發(fā)送讀取數(shù)據(jù)命令之后，由于數(shù) 據(jù)的起始位為0，根據(jù)圖1所示，手機(jī)軟件應(yīng)該查詢SRAM總線的數(shù)據(jù)線的低4 位D[3.. O]是否為0來判斷數(shù)據(jù)是否到來。如果數(shù)據(jù)查到SRAM總線的數(shù)據(jù)線的 低4位D[3,.0]為低電平，手機(jī)軟件可以讀取SMM總線控制器的緩存，并且取 其中的低4位作為有效數(shù)據(jù)。
(4) 利用DMA (DirectMemoryAccess，直接內(nèi)存存取)從T卡讀取數(shù)據(jù)根 據(jù)步驟(3)所述，檢測(cè)到數(shù)據(jù)的起始位之后，手機(jī)軟件應(yīng)該讀取SRAM總線從而 獲取T卡的數(shù)據(jù)。也可以以DMA的方式讀取T卡的數(shù)據(jù)，設(shè)置DMA控制器的數(shù)據(jù) 源為SRAM總線，然后設(shè)置DMA的數(shù)據(jù)寬度為8bit，設(shè)置DMA的數(shù)據(jù)長(zhǎng)度為n， 這樣DMA完成之后，可以得到n/2個(gè)字節(jié)的有效數(shù)據(jù)，而且此過程不占用CPU 的資源。
(5) 向T卡寫數(shù)據(jù)依據(jù)圖4所示，向T卡發(fā)送寫數(shù)據(jù)命令并且等待該條命 令的應(yīng)答。整個(gè)命令發(fā)送過程完成之后，可以向T卡發(fā)送數(shù)據(jù)，在數(shù)據(jù)發(fā)送結(jié)束 的時(shí)候發(fā)送數(shù)據(jù)的冗余校驗(yàn)CRC。依據(jù)圖1所示，手機(jī)軟件通過SRAM總線的數(shù) 據(jù)線的第4位D4向T卡發(fā)送寫數(shù)據(jù)命令和接受應(yīng)答，然后再通過SRAM總線的數(shù) 據(jù)線的低4位D[3.. 0]向T卡發(fā)送數(shù)據(jù)。
(6) 利用DMA向T卡寫數(shù)據(jù)根據(jù)(4)和(5)所述，以DMA的方式向T卡寫數(shù)據(jù)， 設(shè)置DMA控制器的數(shù)據(jù)目的地址為SR層總線，設(shè)置DMA的數(shù)據(jù)長(zhǎng)度為n。 DAM 傳輸之前，通過軟件算法將發(fā)送的數(shù)據(jù)以4bit的數(shù)據(jù)寬度進(jìn)行拆分。這樣DMA 完成之后，T卡可以得到n/2個(gè)字節(jié)的有效數(shù)據(jù)，此過程不占用CPU的資源。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用來限定本發(fā)明的實(shí)施范圍。 即凡依本發(fā)明申請(qǐng)專利范圍的內(nèi)容所作的等效變化與修飾，都應(yīng)為本發(fā)明的技術(shù) 范疇。
權(quán)利要求
1、一種利用SRAM總線擴(kuò)展T卡的方法，其中，所述SRAM總線包含讀使能信號(hào)、寫使能信號(hào)、片選信號(hào)和數(shù)據(jù)線，所述T卡包含時(shí)鐘信號(hào)、命令應(yīng)答信號(hào)和數(shù)據(jù)線，該方法包括如下步驟(1)插入T卡，將所述SRAM總線的讀使能信號(hào)和寫使能信號(hào)通過一個(gè)與門輸出，并且和所述SRAM總線的片選信號(hào)再通過一個(gè)或門輸出后，連接在所述T卡的時(shí)鐘信號(hào)上，所述T卡的命令應(yīng)答信號(hào)和所述的T卡的數(shù)據(jù)線都連接在所述SRAM總線的數(shù)據(jù)線上；(2)從T卡讀取數(shù)據(jù)CPU通過SRAM總線向所述T卡發(fā)送一個(gè)讀數(shù)據(jù)命令，并查詢所述T卡的命令應(yīng)答信號(hào)和數(shù)據(jù)線的狀態(tài)，如果所述T卡的命令應(yīng)答信號(hào)為低電平(設(shè)低電平為SRAM總線讀數(shù)據(jù)時(shí)的電平狀態(tài))，CPU可以通過SRAM總線從所述T卡讀取命令應(yīng)答；如果所述T卡的數(shù)據(jù)線為低電平，則CPU可以通過所述SRAM總線從所述T卡中讀取數(shù)據(jù)；(3)向T卡寫入數(shù)據(jù)CPU通過SRAM總線向所述T卡發(fā)送一個(gè)寫數(shù)據(jù)命令，并查詢所述T卡的命令應(yīng)答信號(hào)的狀態(tài)，如果該命令應(yīng)答信號(hào)為低電平(設(shè)低電平為SRAM總線寫數(shù)據(jù)時(shí)的電平狀態(tài))，那么CPU可以通過SRAM總線向所述T卡讀取命令應(yīng)答，該命令應(yīng)答被接受后，CPU通過SRAM總線向所述T卡發(fā)送數(shù)據(jù)。
2、 根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟(1)中所述的SRAM總線的數(shù)據(jù) 線的第四位連接在所述T卡的時(shí)鐘信號(hào)上。
3、 根據(jù)權(quán)利要求1或2所述的方法，其特征在于，步驟(1)中所述的SRAM總線的 數(shù)據(jù)線的低4位連接在所述T卡的數(shù)據(jù)線上。
4、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(2)可以利用DMA控制器 從所述T卡中讀取數(shù)據(jù)。
5、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(3)可以利用DMA控制器 向所述T卡中寫入數(shù)據(jù)。
6、 根據(jù)權(quán)利要求3所述的方法，其特征在于，所述步驟(2)可以利用DMA控制器 從所述T卡中讀取數(shù)據(jù)。
7、 根據(jù)權(quán)利要求6所述的方法，其特征在于，所述步驟(3)可以利用DMA控制器 向所述T卡中寫入數(shù)據(jù)。
全文摘要
本發(fā)明涉及一種利用SRAM總線擴(kuò)展T卡的方法，該方法將SRAM總線的讀使能信號(hào)和寫使能信號(hào)通過一個(gè)與門輸出，并且和SRAM總線的片選信號(hào)再通過一個(gè)或門輸出后，連接在T卡的時(shí)鐘信號(hào)上，將T卡的命令應(yīng)答信號(hào)和T卡的數(shù)據(jù)信號(hào)都連接在SRAM總線的數(shù)據(jù)線上，從而利用SRAM的時(shí)序匹配T卡的時(shí)序，完成對(duì)T卡的相關(guān)操作。該方法還可以利用DMA控制器，完成T卡的高速操作。
文檔編號(hào)G06F13/42GK101630300SQ20091005143
公開日2010年1月20日 申請(qǐng)日期2009年5月18日 優(yōu)先權(quán)日2009年5月18日
發(fā)明者武 石 申請(qǐng)人:上海聞泰電子科技有限公司