專利名稱：優(yōu)化cmos圖像傳感器版圖的方法及刻蝕方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及優(yōu)化CMOS圖像傳感器版圖的方法及刻蝕方法。
背景技術(shù)：
目前電荷耦合器件(Charge Coupled Device，CCD)是主要的實(shí)用化固態(tài)圖像傳感 器件，具有讀取噪聲低、動(dòng)態(tài)范圍大、響應(yīng)靈敏度高等優(yōu)點(diǎn)，但是CCD同時(shí)具有難以與主流 的互補(bǔ)金屬氧化物半導(dǎo)體(Complementary-Metal-Oxide-Semiconductor，CMOS)技術(shù)相兼 容的缺點(diǎn)，即以電荷耦合器件為基礎(chǔ)的圖像傳感器難以實(shí)現(xiàn)單芯片一體化。而CMOS圖像傳 感器(CMOS ImageSensor, CIS)由于采用了相同的CMOS技術(shù)，可以將像素陣列與外圍電路 集成在同一芯片上，與電荷耦合器件相比，CMOS圖像傳感器具有體積小、重量輕、功耗低、編 程方便、易于控制以及平均成本低的優(yōu)點(diǎn)。CMOS圖像傳感器包括像素單元陣列，每個(gè)像素單元通常包括光電二極管和晶體 管。如圖1所示，像素單元版圖包括光電二極管有源區(qū)all，晶體管有源區(qū)al2，并列排列在 晶體管有源區(qū)al2上的第一晶體管柵電極區(qū)a21，第二晶體管柵電極區(qū)a22，第三晶體管柵 電極區(qū)a23。光電二極管有源區(qū)all和所述光電二極管有源區(qū)all所在的像素單元的總面 積比定義為填充因子，所述填充因子為衡量CMOS圖像傳感器圖像質(zhì)量的最重要因素之一。像素單元版圖在經(jīng)過半導(dǎo)體制造工藝制備后，由于半導(dǎo)體的刻蝕工藝的限制，實(shí) 際得到的圖形會(huì)與像素單元版圖有一定的偏差，以像素單元柵電極區(qū)刻蝕工藝為例，參考 圖2，由于像素單元刻蝕速率在圖形的拐角處較大，刻蝕得到的圖形的拐角在刻蝕之后由直 角變成弧形。具體地，像素單元的晶體管柵電極區(qū)bl3的有效寬度Wrff小于實(shí)際版圖的晶 體管柵電極區(qū)寬度Wttrtal，考慮到以上因素，實(shí)際版圖的晶體管柵電極區(qū)寬度Wt。tal會(huì)在設(shè)計(jì) 時(shí)相應(yīng)的放大，來滿足有效的柵電極區(qū)寬度Wrff實(shí)際需求，但是這樣就實(shí)際上限制了光電二 極管有源區(qū)的面積。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提高CMOS圖像傳感器的圖像質(zhì)量。為解決上述問題，本發(fā)明提供了一種優(yōu)化CMOS圖像傳感器版圖的方法，包括提 供版圖，所述版圖包括CMOS圖像傳感器光電二極管有源區(qū)和晶體管的柵電極區(qū)；所述光 電二極管有源區(qū)和晶體管的柵電極區(qū)具有原始尺寸，所述柵電極區(qū)包括柵電極層和硬掩膜 層；根據(jù)版圖，制備晶體管的柵電極，所述制備晶體管的柵電極的工藝包括硬掩膜層刻蝕步 驟，所述硬掩膜層刻蝕步驟采用釋放電荷刻蝕的硬掩膜層刻蝕方法；測(cè)試所述柵電極尺寸； 根據(jù)測(cè)試結(jié)果，對(duì)版圖上的光電二極管有源區(qū)和晶體管柵電極區(qū)的尺寸進(jìn)行優(yōu)化，所述優(yōu) 化的光電二極管有源區(qū)面積大于優(yōu)化前的版圖上的光電二極管有源區(qū)面積。本發(fā)明還提供了一種優(yōu)化CMOS圖像傳感器版圖的方法，包括提供版圖，所述版 圖包括CMOS圖像傳感器光電二極管有源區(qū)和晶體管的柵電極區(qū)；所述光電二極管有源區(qū)和晶體管的柵電極區(qū)具有原始尺寸，所述柵電極區(qū)包括柵電極層和硬掩膜層；根據(jù)版圖， 制備晶體管的柵電極，所述制備晶體管的柵電極的工藝包括柵電極層刻蝕步驟，所述柵電 極層刻蝕步驟采用釋放電荷刻蝕的柵電極層刻蝕方法；測(cè)試所述柵電極尺寸；根據(jù)測(cè)試結(jié) 果，對(duì)版圖上的光電二極管有源區(qū)和晶體管柵電極區(qū)的尺寸進(jìn)行優(yōu)化，所述優(yōu)化的光電二 極管有源區(qū)面積大于優(yōu)化前的版圖上的光電二極管有源區(qū)面積。本發(fā)明還提供了一種刻蝕方法，包括提供襯底，所述襯底表面形成有介質(zhì)層；在 所述介質(zhì)層表面形成光刻膠圖形；以所述光刻膠圖形為掩膜，刻蝕所述介質(zhì)層，直至去除 1/4至1/2厚度的所述介質(zhì)層；對(duì)所述介質(zhì)層執(zhí)行釋放電荷工藝；以所述光刻膠圖形為掩 膜，刻蝕剩余所述介質(zhì)層。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明提供的刻蝕方法，能夠有效的保護(hù) 介質(zhì)層的邊角，本發(fā)明還提供了一種優(yōu)化CMOS圖像傳感器版圖的方法，能夠通過優(yōu)化版圖 中的CMOS圖像傳感器的光電二極管有源區(qū)和晶體管的柵電極區(qū)的尺寸，所述優(yōu)化的光電 二極管有源區(qū)面積大于優(yōu)化前光電二極管有源區(qū)面積，使得利用優(yōu)化的版圖制備得到CMOS 圖像傳感器填充因子高，有效地提高CMOS圖像傳感器的圖像質(zhì)量。


圖1是像素單元版圖示意圖；圖2是圖1所示的像素單元版圖實(shí)際制備在硅襯底上的示意圖；圖3是CMOS圖像傳感器的制造方法的實(shí)施方式流程圖；圖4是根據(jù)常規(guī)半導(dǎo)體工藝設(shè)計(jì)的CMOS圖像傳感器版圖；圖5至圖7是采用釋放電荷刻蝕的硬掩膜層的刻蝕方法過程示意圖；圖8是釋放電荷刻蝕的硬掩膜層的刻蝕方法與現(xiàn)有等離子體刻蝕方法的對(duì)比效 果圖；圖9是根據(jù)本發(fā)明的實(shí)施例對(duì)CMOS圖像傳感器的版圖進(jìn)行優(yōu)化后的效果圖；圖10是CMOS圖像傳感器的制造方法的另一實(shí)施方式流程圖；圖11是根據(jù)常規(guī)半導(dǎo)體工藝設(shè)計(jì)的CMOS圖像傳感器版圖；圖12、圖13是采用釋放電荷刻蝕的柵電極層的刻蝕方法過程示意圖；圖14是釋放電荷刻蝕的柵電極層的刻蝕方法與現(xiàn)有等離子體刻蝕方法的對(duì)比效 果圖；圖15是根據(jù)本發(fā)明另一實(shí)施例對(duì)CMOS圖像傳感器的版圖進(jìn)行優(yōu)化后的效果圖；圖16是本發(fā)明提供的刻蝕方法的流程圖示意圖；圖17至圖21是本發(fā)明提供的刻蝕方法的過程示意圖。
具體實(shí)施例方式本發(fā)明提供一種優(yōu)化CMOS圖像傳感器版圖的方法的實(shí)施方式，如圖3所示，包括 如下步驟步驟S101，提供版圖，所述版圖包括CMOS圖像傳感器光電二極管有源區(qū)和晶體管 的柵電極區(qū)；所述光電二極管有源區(qū)和晶體管的柵電極區(qū)具有原始尺寸，所述柵電極區(qū)包 括柵電極層和硬掩膜層；
步驟S102，根據(jù)版圖，制備晶體管的柵電極，所述制備晶體管的柵電極的工藝包括 硬掩膜層刻蝕步驟，所述硬掩膜層刻蝕步驟采用釋放電荷刻蝕的硬掩膜層刻蝕方法；步驟S103，測(cè)試所述柵電極尺寸；步驟S104，根據(jù)測(cè)試結(jié)果，對(duì)版圖上的光電二極管有源區(qū)和晶體管柵電極區(qū)的尺 寸進(jìn)行優(yōu)化，所述優(yōu)化的光電二極管有源區(qū)面積大于優(yōu)化前的版圖上的光電二極管有源區(qū) 面積。下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。提供版圖，所述版圖包括CMOS圖像傳感器光電二極管有源區(qū)和晶體管的柵電極 區(qū)；所述光電二極管有源區(qū)和晶體管的柵電極區(qū)的尺寸根據(jù)常規(guī)半導(dǎo)體制備工藝設(shè)定。在本實(shí)施例中，以CMOS圖像傳感器版圖為例做示范性說明，提供常規(guī)半導(dǎo)體工藝 制備所需的CMOS圖像傳感器版圖；所述常規(guī)半導(dǎo)體工藝制備所需的CMOS圖像傳感器版圖 可以為根據(jù)常規(guī)半導(dǎo)體工藝考慮到制備精度等問題設(shè)計(jì)出來的CMOS圖像傳感器版圖；其 中所述常規(guī)半導(dǎo)體制備工藝包括硬掩膜層刻蝕步驟，所述硬掩膜層刻蝕步驟采用等離子體 刻蝕工藝刻蝕硬掩膜層形成硬掩膜圖形。所述CMOS圖像傳感器版圖包括像素單元；所述像素單元包括光電二極管有源區(qū)， 晶體管有源區(qū)，晶體管柵電極區(qū)；其中CMOS圖像傳感器像素單元可以包括三個(gè)晶體管或者 四個(gè)晶體管；所述晶體管柵電極區(qū)可以為矩形或者為正方形。參考圖4，本實(shí)施例以四個(gè)晶體管的像素單元為例做示范性說明。所述像素單元版 圖包括光電二極管有源區(qū)all，晶體管有源區(qū)al2，位于晶體管有源區(qū)al2上并行排列的第 一晶體管柵電極區(qū)al3、第二晶體管柵電極區(qū)al4、第三晶體管柵電極區(qū)al5，位于晶體管有 源區(qū)al2上獨(dú)立的第四晶體管柵電極區(qū)al6。所述像素單元版圖為有源區(qū)版圖和柵電極區(qū) 版圖疊加示意圖。其中，在所述像素單元版圖中，光電二極管有源區(qū)all寬度Wl為2. 8微米；第一晶 體管柵電極區(qū)al3長(zhǎng)度L2為0. 28微米；第二晶體管柵電極區(qū)al4長(zhǎng)度L3為0. 31微米，第 三晶體管柵電極區(qū)al5長(zhǎng)度L4為0. 28微米，第一晶體管柵電極區(qū)al3、第二晶體管柵電極 區(qū)al4、第三晶體管柵電極區(qū)al5寬度W4為0. 63微米；光電二極管有源區(qū)all與第一晶體 管柵電極區(qū)al3、第二晶體管柵電極區(qū)al4、第三晶體管柵電極區(qū)al5間隔G3為0. 39微米； 第一晶體管柵電極區(qū)al3與第二晶體管柵電極區(qū)al4的間隔Gl為0. 2微米，第二晶體管柵 電極區(qū)al4與第三晶體管柵電極區(qū)al5的間隔G2為0. 2微米；晶體管有源區(qū)al2寬度W5 為0. 35微米。發(fā)明人發(fā)現(xiàn)，上述像素單元版圖在經(jīng)過半導(dǎo)體制造工藝制備在襯底上后，由于像 素單元刻蝕速率在圖形的拐角大于圖形其他地方，刻蝕得到的圖形的拐角在刻蝕之后由直 角變成弧形，對(duì)于晶體管柵電極區(qū)而言，上述第一晶體管柵電極區(qū)al3、第二晶體管柵電極 區(qū)al4、第三晶體管柵電極區(qū)al5寬度W4為0. 63微米，W4為考慮到工藝限制而設(shè)計(jì)的寬度。有鑒于此，發(fā)明人根據(jù)晶體管柵電極區(qū)版圖，制備晶體管的柵電極，所述制備晶體 管的柵電極的工藝包括采用釋放電荷刻蝕的硬掩膜層刻蝕方法。依舊參考圖3，如步驟S102所述，采用釋放電荷刻蝕的硬掩膜層刻蝕方法制備晶 體管柵電極。由背景技術(shù)可知，現(xiàn)有的刻蝕工藝制備柵電極會(huì)使得柵電極拐角由直角變成弧形，這是由于在制備柵電極的硬掩膜時(shí)會(huì)采用等離子體刻蝕工藝刻蝕柵極電極的硬掩膜 層，形成硬掩膜圖形，然后以所述硬掩膜圖形為掩膜，刻蝕柵電極層形成柵電極。本發(fā)明的發(fā)明人經(jīng)過大量的針對(duì)性的實(shí)驗(yàn)，發(fā)現(xiàn)現(xiàn)有的刻蝕工藝制備柵電極會(huì)使 得柵電極拐角由直角變成弧形的具體原因是現(xiàn)有的刻蝕工藝是采用等離子體刻蝕工藝， 等離子刻蝕工藝的原理是將刻蝕氣體激發(fā)或者解離成各種帶電離子、原子團(tuán)、分子或者電 子，這些粒子的組成稱為等離子體，控制這些等離子體轟擊物體來產(chǎn)生刻蝕作用；另一方面 刻蝕氣體被激發(fā)或者解離的等離子體，所述刻蝕氣體激發(fā)或者解離的等離子體也能夠與要 刻蝕的物體產(chǎn)生化學(xué)作用，對(duì)所述刻蝕物體產(chǎn)生刻蝕作用；在實(shí)際刻蝕時(shí)，將要刻蝕的物體 施加電壓作為陰極，吸附包括帶電離子、原子團(tuán)、分子的等離子體轟擊并同時(shí)與將要刻蝕的 物體反應(yīng)，以實(shí)現(xiàn)對(duì)所述物體進(jìn)行刻蝕。為了更好理解本發(fā)明，請(qǐng)參考圖5，圖5為對(duì)形成在 柵電極層100上的硬掩膜層110刻蝕的示意圖，采用公知的光刻膠形成工藝在硬掩膜110 層上形成光刻膠圖形120，以光刻膠圖形為掩膜，采用等離子體刻蝕硬掩膜層110，在刻蝕 過程中，刻蝕形成的硬掩膜112會(huì)堆積電子，由公知常識(shí)可知，在硬掩膜凸出而尖銳的地方 (硬掩膜拐角)，電荷密集，在后續(xù)刻蝕硬掩膜層111的形成硬掩膜112的過程中，堆積在硬 掩膜112拐角的電子同樣會(huì)吸附包括帶電離子、原子團(tuán)、分子的等離子體轟擊并同時(shí)與拐 角的硬掩膜112反應(yīng)，使得硬掩膜112拐角在刻蝕之后由直角變成弧形，后續(xù)以硬掩膜112 為掩膜，刻蝕柵電極層100的步驟，柵電極的拐角由于沒有硬掩膜112的保護(hù)，也會(huì)被刻蝕 由直角變成弧形，使得柵電極圖形的直角變成弧形?；谏鲜霭l(fā)現(xiàn)，發(fā)明人經(jīng)過大量實(shí)驗(yàn)，通過所述硬掩膜層112刻蝕步驟采用釋放 電荷刻蝕的硬掩膜層112刻蝕方法可以達(dá)到保護(hù)柵電極拐角的目的，具體包括在執(zhí)行刻 蝕去除部分硬掩膜層110工藝后，執(zhí)行硬掩膜層100釋放電荷工藝，去除在硬掩膜層100累 積的電子，然后執(zhí)行刻蝕剩余硬掩膜層110直至形成硬掩膜112。所述刻蝕去除部分硬掩膜層110可以為去除1/4至1/2厚度的硬掩膜層110。所述去除硬掩膜層110的工藝可以為公知的各向異性等離子體刻蝕，具體刻蝕參 數(shù)為刻蝕設(shè)備的腔體壓力為5毫托至15毫托，頂部射頻功率為200瓦至400瓦，底部射頻 功率為50瓦至90瓦，CF4流量為每分鐘30標(biāo)準(zhǔn)立方厘米(SCCM)至每分鐘60標(biāo)準(zhǔn)立方厘 米，Ar流量為每分鐘50標(biāo)準(zhǔn)立方厘米至每分鐘100標(biāo)準(zhǔn)立方厘米，O2流量為每分鐘5標(biāo)準(zhǔn) 立方厘米至每分鐘10標(biāo)準(zhǔn)立方厘米，直至刻蝕1/4至1/2厚度的硬掩膜層110。硬掩膜層100釋放電荷工藝為將釋放電荷氣體解離成等離子體，使得硬掩膜邊角 累積的電荷釋放掉；所述釋放電荷氣體可以為He、O2、N2或者Ar。硬掩膜層100釋放電荷工藝具體工藝參數(shù)為刻蝕設(shè)備的腔體壓力為20毫托至 50毫托，頂部射頻功率為100瓦至250瓦，底部射頻功率為0瓦，He與氧氣混合氣體(其中 He與O2體積比為3 7)流量為每分鐘20標(biāo)準(zhǔn)立方厘米至每分鐘60標(biāo)準(zhǔn)立方厘米，N2流 量為每分鐘10標(biāo)準(zhǔn)立方厘米至每分鐘20標(biāo)準(zhǔn)立方厘米。硬掩膜層100釋放電荷工藝能夠?qū)e與氧氣混合氣體和N2解離成等離子體，在所 述硬掩膜層100釋放電荷工藝中，底部射頻功率為0瓦，等離子體不會(huì)產(chǎn)生轟擊刻蝕作用， 選用的He與氧氣混合氣體和N2也不會(huì)對(duì)硬掩膜層100產(chǎn)生化學(xué)刻蝕作用，而解離的等離 子體是導(dǎo)體，能夠?qū)⒗鄯e在硬掩膜層100的電子釋放掉，并且等離子體中的正電荷也能夠 與累積在硬掩膜層100的電子中和掉，使得硬掩膜層100成為電中性。
參考圖6，執(zhí)行刻蝕剩余硬掩膜層110直至形成硬掩膜112。所述刻蝕剩余硬掩膜層110直至形成硬掩膜112具體工藝為刻蝕設(shè)備的腔體壓 力為5毫托至15毫托，頂部射頻功率為200瓦至400瓦，底部射頻功率為50瓦至90瓦，CF4 流量為每分鐘30標(biāo)準(zhǔn)立方厘米至每分鐘60標(biāo)準(zhǔn)立方厘米，Ar流量為每分鐘50標(biāo)準(zhǔn)立方 厘米至每分鐘100標(biāo)準(zhǔn)立方厘米，O2流量為每分鐘5標(biāo)準(zhǔn)立方厘米至每分鐘10標(biāo)準(zhǔn)立方厘 米，直至刻蝕剩余的硬掩膜層110。參考圖7，形成硬掩膜112步驟完成后，執(zhí)行刻蝕柵電極層形成柵電極的步驟。所 述柵電極層的刻蝕可以為公知的等離子刻蝕工藝。具體參數(shù)為刻蝕設(shè)備的腔體壓力為4毫托至15毫托，頂部射頻功率為300瓦至 600瓦，底部射頻功率為70瓦至120瓦，Cl2流量為每分鐘20標(biāo)準(zhǔn)立方厘米至每分鐘50標(biāo) 準(zhǔn)立方厘米，HBr流量為每分鐘120標(biāo)準(zhǔn)立方厘米至每分鐘200標(biāo)準(zhǔn)立方厘米，He與氧氣混 合氣體(其中He與O2體積比為3 7)流量為每分鐘3標(biāo)準(zhǔn)立方厘米至每分鐘10標(biāo)準(zhǔn)立 方厘米，直至刻蝕刻蝕柵電極層形成柵電極。由于硬掩膜的刻蝕采用了拐角保護(hù)的刻蝕工藝，使得以硬掩膜為掩膜的柵電極層 刻蝕形成的柵電極邊角也受到硬掩膜的保護(hù)。參考步驟S103和步驟S104，測(cè)試所述柵電極尺寸；根據(jù)測(cè)試結(jié)果，對(duì)版圖上的光 電二極管有源區(qū)和晶體管柵電極區(qū)進(jìn)行優(yōu)化，所述優(yōu)化的光電二極管有源區(qū)面積大于所述 提供的光電二極管有源區(qū)版面積。采用釋放電荷刻蝕的硬掩膜層刻蝕方法的實(shí)際刻蝕效果模擬圖可以參見圖8，采 用釋放電荷刻蝕的硬掩膜層刻蝕方法制備的柵電極區(qū)有效寬度比現(xiàn)有采用等離子體刻蝕 工藝的制備晶體管柵電極區(qū)的有效寬度要寬。發(fā)明人發(fā)現(xiàn)，對(duì)于CMOS圖像傳感器而言，可以根據(jù)測(cè)試結(jié)果，來減小CMOS圖像傳 感器的晶體管柵電極區(qū)的寬度，增加CMOS圖像傳感器的光電二極管有源區(qū)面積，來提高所 述CMOS圖像傳感器填充因子，改善CMOS圖像傳感器性能。在本實(shí)施例中，根據(jù)測(cè)試結(jié)果對(duì)光電二極管有源區(qū)和晶體管柵電極區(qū)進(jìn)行優(yōu)化， 得到優(yōu)化后得到的版圖，參考圖9，光電二極管有源區(qū)all寬度W1’為2. 99微米，第一晶體 管柵電極區(qū)al3長(zhǎng)度L2為0. 28微米；第二晶體管柵電極區(qū)al4長(zhǎng)度L3為0. 31微米，第三 晶體管柵電極區(qū)al5長(zhǎng)度L4為0. 28微米，第一晶體管柵電極區(qū)al3、第二晶體管柵電極區(qū) al4、第三晶體管柵電極區(qū)al5寬度W4’為0. 55微米；光電二極管有源區(qū)all與晶第一晶體 管柵電極區(qū)al3、第二晶體管柵電極區(qū)al4、第三晶體管柵電極區(qū)al5間隔G3’為0. 2微米； 第一晶體管柵電極區(qū)al3與第二晶體管柵電極區(qū)al4的間隔Gl為0. 2微米，第二晶體管柵 電極區(qū)al4與第三晶體管柵電極區(qū)al5的間隔G2為0. 2微米；晶體管有源區(qū)al2寬度W5 為0. 35微米。優(yōu)化后的光電二極管有源區(qū)all的面積增加了 6%至8%。本發(fā)明還提供了一種優(yōu)化CMOS圖像傳感器版圖的方法的實(shí)施方式，如圖10所示， 包括如下步驟步驟S201，提供版圖，所述版圖包括CMOS圖像傳感器光電二極管有源區(qū)和晶體管 的柵電極區(qū)；所述光電二極管有源區(qū)和晶體管的柵電極區(qū)具有原始尺寸，所述柵電極區(qū)包 括柵電極層和硬掩膜層；步驟S202，根據(jù)版圖，制備晶體管的柵電極，所述制備晶體管的柵電極的工藝包括柵電極層刻蝕步驟，所述柵電極層刻蝕步驟采用釋放電荷刻蝕的柵電極層刻蝕方法；步驟S203，測(cè)試所述柵電極尺寸；步驟S204，根據(jù)測(cè)試結(jié)果，對(duì)版圖上的光電二極管有源區(qū)和晶體管柵電極區(qū)的尺 寸進(jìn)行優(yōu)化，所述優(yōu)化的光電二極管有源區(qū)面積大于優(yōu)化前的版圖上的光電二極管有源區(qū) 面積。下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。提供版圖，所述版圖包括CMOS圖像傳感器光電二極管有源區(qū)和晶體管的柵電極 區(qū)；所述光電二極管有源區(qū)和晶體管的柵電極區(qū)的尺寸根據(jù)常規(guī)半導(dǎo)體制備工藝設(shè)定。在本實(shí)施例中，以CMOS圖像傳感器版圖為例做示范性說明，提供常規(guī)半導(dǎo)體工藝 制備所需的CMOS圖像傳感器版圖；所述常規(guī)半導(dǎo)體工藝制備所需的CMOS圖像傳感器版圖 可以為根據(jù)常規(guī)半導(dǎo)體工藝考慮到制備精度等問題設(shè)計(jì)出來的CMOS圖像傳感器版圖；其 中所述常規(guī)半導(dǎo)體制備工藝包括硬掩膜層刻蝕步驟，所述硬掩膜層刻蝕步驟采用等離子體 刻蝕工藝刻蝕硬掩膜層形成硬掩膜圖形。所述CMOS圖像傳感器版圖包括像素單元；所述像素單元包括光電二極管有源區(qū)， 晶體管有源區(qū)，晶體管柵電極區(qū)；其中CMOS圖像傳感器像素單元可以包括三個(gè)晶體管或者 四個(gè)晶體管；所述晶體管柵電極區(qū)可以為矩形或者為正方形。參考圖11，本實(shí)施例還是以四個(gè)晶體管的像素單元為例做示范性說明。所述像素 單元版圖包括光電二極管有源區(qū)all，晶體管有源區(qū)al2，位于晶體管有源區(qū)al2上并行排 列的第一晶體管柵電極區(qū)al3、第二晶體管柵電極區(qū)al4、第三晶體管柵電極區(qū)al5，位于晶 體管有源區(qū)al2上獨(dú)立的第四晶體管柵電極區(qū)al6。所述像素單元版圖為有源區(qū)版圖和柵 電極區(qū)版圖疊加示意圖。其中，在所述像素單元版圖中，光電二極管有源區(qū)al 1寬度Wl為2. 8微米；第一晶 體管柵電極區(qū)al3長(zhǎng)度L2為0. 28微米；第二晶體管柵電極區(qū)al4長(zhǎng)度L3為0. 31微米，第 三晶體管柵電極區(qū)al5長(zhǎng)度L4為0. 28微米，第一晶體管柵電極區(qū)al3、第二晶體管柵電極 區(qū)al4、第三晶體管柵電極區(qū)al5寬度W4為0. 63微米；光電二極管有源區(qū)all與第一晶體 管柵電極區(qū)al3、第二晶體管柵電極區(qū)al4、第三晶體管柵電極區(qū)al5間隔G3為0. 39微米； 第一晶體管柵電極區(qū)al3與第二晶體管柵電極區(qū)al4的間隔Gl為0. 2微米，第二晶體管柵 電極區(qū)al4與第三晶體管柵電極區(qū)al5的間隔G2為0. 2微米；晶體管有源區(qū)al2寬度W5 為0. 35微米。發(fā)明人發(fā)現(xiàn)，上述像素單元版圖在經(jīng)過半導(dǎo)體制造工藝制備在襯底上后，由于像 素單元刻蝕速率在圖形的拐角大于圖形其他地方，刻蝕得到的圖形的拐角在刻蝕之后由直 角變成弧形。有鑒于此，發(fā)明人根據(jù)晶體管柵電極區(qū)版圖，制備晶體管的柵電極，所述制備晶體 管的柵電極的工藝包括采用釋放電荷刻蝕的柵電極層刻蝕方法。依舊參考圖10，如步驟S202所述，采用釋放電荷刻蝕的柵電極層刻蝕方法制備晶 體管柵電極。由背景技術(shù)可知，現(xiàn)有的刻蝕工藝制備柵電極會(huì)使得柵電極拐角由直角變成 弧形。本發(fā)明人經(jīng)過大量實(shí)驗(yàn)，發(fā)現(xiàn)現(xiàn)有的刻蝕工藝是采用等離子體刻蝕工藝，等離子 刻蝕工藝的原理是將刻蝕氣體激發(fā)或者解離成各種帶電離子、原子團(tuán)、分子或者電子，這些粒子的組成稱為等離子體，控制這些等離子體轟擊物體來產(chǎn)生刻蝕作用；另一方面刻蝕氣 體被激發(fā)或者解離的等離子體，所述刻蝕氣體激發(fā)或者解離的等離子體也能夠與要刻蝕的 物體產(chǎn)生化學(xué)作用，對(duì)所述刻蝕物體產(chǎn)生刻蝕作用；在實(shí)際刻蝕時(shí)，將要刻蝕的物體施加電 壓作為陰極，吸附包括帶電離子、原子團(tuán)、分子的等離子體轟擊并同時(shí)與將要刻蝕的物體反 應(yīng)，以實(shí)現(xiàn)對(duì)所述物體進(jìn)行刻蝕。參考圖12，以硬掩膜210為掩膜，采用等離子體刻蝕柵電極層200，在刻蝕過程中， 刻蝕形成的柵電極202會(huì)堆積電子，由公知常識(shí)可知，在柵電極202凸出而尖銳的地方(柵 電極202拐角)，電荷密集，在后續(xù)刻蝕柵電極層201的形成柵電極202的過程中，堆積在柵 電極202拐角的電子同樣會(huì)吸附包括帶電離子、原子團(tuán)、分子的等離子體轟擊并同時(shí)與拐 角的柵電極202拐角反應(yīng)，使得柵電極202拐角在刻蝕之后由直角變成弧形?；谏鲜霭l(fā)現(xiàn)，發(fā)明人經(jīng)過大量實(shí)驗(yàn)，通過所述柵電極層200刻蝕步驟采用釋放 電荷刻蝕的柵電極層200刻蝕方法可以達(dá)到保護(hù)柵電極拐角的目的，具體包括在執(zhí)行刻 蝕去除部分柵電極層200工藝后，執(zhí)行柵電極層200釋放電荷工藝，去除在柵電極層200累 積的電子，然后執(zhí)行刻蝕剩余柵電極層200直至形成柵電極。所述刻蝕去除部分柵電極層200可以為去除1/4至1/2厚度的柵電極層200。所述去除部分柵電極層200的工藝可以為公知的各向異性等離子體刻蝕，具體刻 蝕參數(shù)為刻蝕設(shè)備的腔體壓力為4毫托至15毫托，頂部射頻功率為300瓦至600瓦，底部 射頻功率為70瓦至120瓦，Cl2流量為每分鐘20標(biāo)準(zhǔn)立方厘米至每分鐘50標(biāo)準(zhǔn)立方厘米， HBr流量為每分鐘120標(biāo)準(zhǔn)立方厘米至每分鐘200標(biāo)準(zhǔn)立方厘米，He與氧氣混合氣體(其 中He與O2體積比為3 7)流量為每分鐘3標(biāo)準(zhǔn)立方厘米至每分鐘10標(biāo)準(zhǔn)立方厘米，直 至去除1/4至1/2厚度的柵電極層200。之后，執(zhí)行釋放柵電極層200電荷工藝，釋放柵電極層200電荷工藝為將釋放電荷 氣體解離成等離子體，使得柵電極層200邊角累積的電荷釋放掉，所述釋放電荷氣體可以 為 He, O2, N2 或者 Ar。柵電極層200釋放電荷工藝具體工藝參數(shù)為刻蝕設(shè)備的腔體壓力為20毫托至 50毫托，頂部射頻功率為100瓦至250瓦，底部射頻功率為0瓦，He與氧氣混合氣體(其中 He與O2體積比為3 7)流量為每分鐘20標(biāo)準(zhǔn)立方厘米至每分鐘60標(biāo)準(zhǔn)立方厘米，N2流 量為每分鐘10標(biāo)準(zhǔn)立方厘米至每分鐘20標(biāo)準(zhǔn)立方厘米。參考圖13，執(zhí)行去除剩余柵電極層200的工藝，具體刻蝕參數(shù)為刻蝕設(shè)備的腔體 壓力為4毫托至15毫托，頂部射頻功率為300瓦至600瓦，底部射頻功率為70瓦至120瓦， Cl2流量為每分鐘20標(biāo)準(zhǔn)立方厘米至每分鐘50標(biāo)準(zhǔn)立方厘米，HBr流量為每分鐘120標(biāo)準(zhǔn) 立方厘米至每分鐘200標(biāo)準(zhǔn)立方厘米，He與氧氣混合氣體(其中He與O2體積比為3 7) 流量為每分鐘3標(biāo)準(zhǔn)立方厘米至每分鐘10標(biāo)準(zhǔn)立方厘米，直至去除剩余厚度的柵電極層 200。參考步驟S203和步驟S204，測(cè)試所述柵電極尺寸；根據(jù)測(cè)試結(jié)果，對(duì)版圖上的光 電二極管有源區(qū)和晶體管柵電極區(qū)進(jìn)行優(yōu)化，所述優(yōu)化的光電二極管有源區(qū)面積大于所述 提供的光電二極管有源區(qū)版面積。采用釋放電荷刻蝕的柵電極層刻蝕方法的實(shí)際刻蝕效果模擬圖可以參見圖14，圖 14為采用釋放電荷刻蝕的柵電極層刻蝕方法402制備的柵電極區(qū)400與未采用釋放電荷刻蝕的柵電極層刻蝕方法401制備的柵電極區(qū)400對(duì)比效果圖，采用釋放電荷刻蝕的柵電極 層刻蝕方法402制備的柵電極區(qū)400有效寬度比未采用釋放電荷刻蝕的柵電極層刻蝕方法 401制備的柵電極區(qū)的有效寬度要寬。發(fā)明人發(fā)現(xiàn)，對(duì)于CMOS圖像傳感器而言，可以根據(jù)測(cè)試結(jié)果，來減小CMOS圖像傳 感器的晶體管柵電極區(qū)的寬度，增加CMOS圖像傳感器的光電二極管有源區(qū)面積，來提高所 述CMOS圖像傳感器填充因子，改善CMOS圖像傳感器性能。在本實(shí)施例中，根據(jù)測(cè)試結(jié)果對(duì)光電二極管有源區(qū)和晶體管柵電極區(qū)進(jìn)行優(yōu)化， 得到優(yōu)化后得到的版圖，參考圖15，包括光電二極管有源區(qū)all寬度W1’為2. 99微米，第一 晶體管柵電極區(qū)al3長(zhǎng)度L2為0. 28微米；第二晶體管柵電極區(qū)al4長(zhǎng)度L3為0. 31微米， 第三晶體管柵電極區(qū)al5長(zhǎng)度L4為0. 28微米，第一晶體管柵電極區(qū)al3、第二晶體管柵電 極區(qū)al4、第三晶體管柵電極區(qū)al5寬度W4’為0. 55微米；光電二極管有源區(qū)all與晶第 一晶體管柵電極區(qū)al3、第二晶體管柵電極區(qū)al4、第三晶體管柵電極區(qū)al5間隔G3’為0. 2 微米；第一晶體管柵電極區(qū)al3與第二晶體管柵電極區(qū)al4的間隔Gl為0. 2微米，第二晶 體管柵電極區(qū)al4與第三晶體管柵電極區(qū)al5的間隔G2為0. 2微米；晶體管有源區(qū)al2寬 度W5為0. 35微米。優(yōu)化后的光電二極管有源區(qū)all的面積增加了 6%至8%。本發(fā)明還提供了一種刻蝕方法，如圖16所示，包括如下步驟步驟S301，提供襯底，所述襯底表面形成有介質(zhì)層；步驟S302，在所述介質(zhì)層表面形成光刻膠圖形；步驟S303，以所述光刻膠圖形為掩膜，刻蝕所述介質(zhì)層，直至去除部分厚度的所述 介質(zhì)層；步驟S304，對(duì)所述介質(zhì)層執(zhí)行釋放電荷工藝；步驟S305，以所述光刻膠圖形為掩膜，刻蝕剩余所述介質(zhì)層。下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說明。參考圖17，提供襯底300，提供襯底300，所述襯底300可以為多層基片(例如，具 有覆蓋電介質(zhì)和金屬膜的硅襯底)、分級(jí)基片、絕緣體上硅基片、外延硅基片、部分處理的基 片(包括集成電路及其他元件的一部分)、圖案化或未被圖案化的基片。參考圖18，所述襯底300表面形成有介質(zhì)層310，所述介質(zhì)層310材料為Si02、 摻雜的SiO2或者為氮化硅，例如USG(Und0ped silcion glass，沒有摻雜的硅玻璃)、 BPSG(Borophosphosilicate glass，摻雜硼磷的硅玻璃)、BSG(borosilicate glass，摻雜 硼的硅玻璃)、PSG(Ph0Sph0Silitcate Glass，摻雜磷的硅玻璃)，摻氮的氧化硅(SiON)等。所述介質(zhì)層310可以是金屬前介質(zhì)層(Pre-Metal Dielectric，PMD)，也可以是層 間介質(zhì)層(Inter-Metal Dielectric, ILD)。PMD是沉積在具有MOS器件的襯底上，利用化 學(xué)氣相沉積(Chemical Vapor deposition, CVD)工藝形成，在PMD中會(huì)在后續(xù)工藝中形成 有連接孔，所述連接孔用于連接MOS器件的電極和上層互連層中的金屬導(dǎo)線。ILD是后道工藝在金屬互連層之間的介電層，ILD中會(huì)在后續(xù)工藝中形成連接孔， 所述連接孔用于連接相鄰金屬互連層中的導(dǎo)線。所述介質(zhì)層310為單一覆層結(jié)構(gòu)或者是多層堆疊結(jié)構(gòu)。參考圖19，在所述介質(zhì)層310表面形成光刻膠圖形320。所述光刻膠圖形320用于定義后續(xù)刻蝕工藝的圖形。
所述光刻膠圖形320的形成方法具體工藝包括在所述介質(zhì)層310表面旋涂光刻 膠，接著通過曝光將掩膜版上的與光刻膠圖形320相對(duì)應(yīng)的圖形轉(zhuǎn)移到光刻膠上，然后利 用顯影液將相應(yīng)部位的光刻膠去除，以形成光刻膠圖形320。參考圖20，以所述光刻膠圖形320為掩膜，刻蝕所述介質(zhì)層310，直至去除部分厚 度的所述介質(zhì)層310，所述部分厚度的介質(zhì)層310為1/4至1/2厚度的所述介質(zhì)層310。所述刻蝕介質(zhì)層310的具體工藝參數(shù)為刻蝕設(shè)備的腔體壓力為5毫托至15毫 托，頂部射頻功率為200瓦至400瓦，底部射頻功率為50瓦至90瓦，CF4流量為每分鐘30 標(biāo)準(zhǔn)立方厘米至每分鐘60標(biāo)準(zhǔn)立方厘米，Ar流量為每分鐘50標(biāo)準(zhǔn)立方厘米至每分鐘100 標(biāo)準(zhǔn)立方厘米，O2流量為每分鐘5標(biāo)準(zhǔn)立方厘米至每分鐘10標(biāo)準(zhǔn)立方厘米，直至去除1/4 至1/2厚度的所述介質(zhì)層310。對(duì)所述介質(zhì)層310執(zhí)行釋放電荷工藝，所述釋放電荷工藝具體參數(shù)為刻蝕設(shè)備 的腔體壓力為20毫托至50毫托，頂部射頻功率為100瓦至250瓦，底部射頻功率為0瓦， He與氧氣混合氣體(其中He與O2體積比為3 7)流量為每分鐘20標(biāo)準(zhǔn)立方厘米至每分 鐘60標(biāo)準(zhǔn)立方厘米，N2流量為每分鐘10標(biāo)準(zhǔn)立方厘米至每分鐘20標(biāo)準(zhǔn)立方厘米。參考圖21，以所述光刻膠圖形320為掩膜，刻蝕剩余所述介質(zhì)層310。所述刻蝕介質(zhì)層310的具體工藝參數(shù)為刻蝕設(shè)備的腔體壓力為5毫托至15毫 托，頂部射頻功率為200瓦至400瓦，底部射頻功率為50瓦至90瓦，CF4流量為每分鐘30 標(biāo)準(zhǔn)立方厘米至每分鐘60標(biāo)準(zhǔn)立方厘米，Ar流量為每分鐘50標(biāo)準(zhǔn)立方厘米至每分鐘100 標(biāo)準(zhǔn)立方厘米，O2流量為每分鐘5標(biāo)準(zhǔn)立方厘米至每分鐘10標(biāo)準(zhǔn)立方厘米，刻蝕剩余所述 介質(zhì)層310。本發(fā)明提供的刻蝕方法，能夠有效的保護(hù)介質(zhì)層310的邊角。本發(fā)明還提供了一 種優(yōu)化CMOS圖像傳感器版圖的方法，能夠通過優(yōu)化版圖中的CMOS圖像傳感器的光電二極 管有源區(qū)和晶體管的柵電極區(qū)的尺寸，所述優(yōu)化的光電二極管有源區(qū)面積大于優(yōu)化前光電 二極管有源區(qū)面積，使得利用優(yōu)化的版圖制備得到CMOS圖像傳感器填充因子高，有效地提 高CMOS圖像傳感器的圖像質(zhì)量。雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù) 人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng) 當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
一種優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，包括提供版圖，所述版圖包括CMOS圖像傳感器光電二極管有源區(qū)和晶體管的柵電極區(qū)；所述光電二極管有源區(qū)和晶體管的柵電極區(qū)具有原始尺寸，所述柵電極區(qū)包括柵電極層和硬掩膜層；根據(jù)版圖，制備晶體管的柵電極，所述制備晶體管的柵電極的工藝包括硬掩膜層刻蝕步驟，所述硬掩膜層刻蝕步驟采用釋放電荷刻蝕的硬掩膜層刻蝕方法；測(cè)試所述柵電極尺寸；根據(jù)測(cè)試結(jié)果，對(duì)版圖上的光電二極管有源區(qū)和晶體管柵電極區(qū)的尺寸進(jìn)行優(yōu)化，所述優(yōu)化的光電二極管有源區(qū)面積大于優(yōu)化前的版圖上的光電二極管有源區(qū)面積。
2.如權(quán)利要求1所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述對(duì)版圖上 的光電二極管有源區(qū)和晶體管柵電極區(qū)進(jìn)行優(yōu)化步驟為根據(jù)測(cè)試所得的晶體管的柵電極 尺寸，縮減版圖上晶體管的柵電極區(qū)尺寸，并相應(yīng)增加光電二極管有源區(qū)寬度。
3.如權(quán)利要求1所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述原始尺寸 為根據(jù)未采用釋放電荷刻蝕工藝確定的。
4.如權(quán)利要求1所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述釋放電荷 刻蝕的硬掩膜層刻蝕方法包括執(zhí)行刻蝕去除部分厚度的硬掩膜層工藝后，執(zhí)行硬掩膜層 釋放電荷工藝，然后執(zhí)行刻蝕剩余硬掩膜層直至形成硬掩膜。
5.如權(quán)利要求4所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述刻蝕去除 部分厚度的硬掩膜層為1/4至1/2厚度的硬掩膜層。
6.如權(quán)利要求4所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述刻蝕硬掩 膜層工藝為等離子體刻蝕工藝。
7.如權(quán)利要求6所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述等離子體 刻蝕具體參數(shù)為刻蝕設(shè)備的腔體壓力為5毫托至15毫托，頂部射頻功率為200瓦至400 瓦，底部射頻功率為50瓦至90瓦，CF4流量為每分鐘30標(biāo)準(zhǔn)立方厘米至每分鐘60標(biāo)準(zhǔn)立 方厘米，Ar流量為每分鐘50標(biāo)準(zhǔn)立方厘米至每分鐘100標(biāo)準(zhǔn)立方厘米，O2流量為每分鐘5 標(biāo)準(zhǔn)立方厘米至每分鐘10標(biāo)準(zhǔn)立方厘米。
8.如權(quán)利要求4所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述硬掩膜層 釋放電荷工藝具體參數(shù)為刻蝕設(shè)備的腔體壓力為20毫托至50毫托，頂部射頻功率為100 瓦至250瓦，底部射頻功率為0瓦，He與氧氣混合氣體流量為每分鐘20標(biāo)準(zhǔn)立方厘米至每 分鐘60標(biāo)準(zhǔn)立方厘米，其中He與O2體積比為3 7，N2流量為每分鐘10標(biāo)準(zhǔn)立方厘米至 每分鐘20標(biāo)準(zhǔn)立方厘米。
9.如權(quán)利要求1所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述晶體管為 三個(gè)或者四個(gè)。
10.如權(quán)利要求1所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述柵電極為 矩形或者正方形。
11.一種優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，包括提供版圖，所述版圖包括CMOS圖像傳感器光電二極管有源區(qū)和晶體管的柵電極區(qū)；所 述光電二極管有源區(qū)和晶體管的柵電極區(qū)具有原始尺寸，所述柵電極區(qū)包括柵電極層和硬 掩膜層；根據(jù)版圖，制備晶體管的柵電極，所述制備晶體管的柵電極的工藝包括柵電極層刻蝕 步驟，所述柵電極層刻蝕步驟采用釋放電荷刻蝕的柵電極層刻蝕方法；測(cè)試所述柵電極尺寸；根據(jù)測(cè)試結(jié)果，對(duì)版圖上的光電二極管有源區(qū)和晶體管柵電極區(qū)的尺寸進(jìn)行優(yōu)化，所 述優(yōu)化的光電二極管有源區(qū)面積大于優(yōu)化前的版圖上的光電二極管有源區(qū)面積。
12.如權(quán)利要求11所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述對(duì)版圖 上的光電二極管有源區(qū)和晶體管柵電極區(qū)進(jìn)行優(yōu)化步驟為根據(jù)測(cè)試所得的晶體管的柵電 極尺寸，縮減版圖上晶體管的柵電極區(qū)尺寸，并相應(yīng)增加光電二極管有源區(qū)寬度。
13.如權(quán)利要求11所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述原始尺 寸為根據(jù)未采用釋放電荷刻蝕工藝確定的。
14.如權(quán)利要求11所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述釋放電 荷刻蝕的柵電極層刻蝕方法包括執(zhí)行刻蝕去除部分厚度的柵電極層工藝后，執(zhí)行柵電極 層釋放電荷工藝，然后執(zhí)行刻蝕剩余柵電極層直至形成柵電極。
15.如權(quán)利要求14所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，刻蝕去除部 分厚度的柵電極層為1/4至1/2厚度的柵電極層。
16.如權(quán)利要求14所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述刻蝕柵 電極層工藝為等離子體刻蝕工藝。
17.如權(quán)利要求14所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述刻蝕柵 電極層的具體工藝為刻蝕設(shè)備的腔體壓力為4毫托至15毫托，頂部射頻功率為300瓦至 600瓦，底部射頻功率為70瓦至120瓦，Cl2流量為每分鐘20標(biāo)準(zhǔn)立方厘米至每分鐘50標(biāo) 準(zhǔn)立方厘米，HBr流量為每分鐘120標(biāo)準(zhǔn)立方厘米至每分鐘200標(biāo)準(zhǔn)立方厘米，He與氧氣 混合氣體流量為每分鐘3標(biāo)準(zhǔn)立方厘米至每分鐘10標(biāo)準(zhǔn)立方厘米，其中He與O2體積比為 3 7。
18.如權(quán)利要求14所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述柵電極 層釋放電荷工藝具體參數(shù)為刻蝕設(shè)備的腔體壓力為20毫托至50毫托，頂部射頻功率為 100瓦至250瓦，底部射頻功率為0瓦，He與氧氣混合氣體流量為每分鐘20標(biāo)準(zhǔn)立方厘米 至每分鐘60標(biāo)準(zhǔn)立方厘米，其中He與O2體積比為3 7，N2流量為每分鐘10標(biāo)準(zhǔn)立方厘 米至每分鐘20標(biāo)準(zhǔn)立方厘米。
19.如權(quán)利要求11所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述晶體管 為三個(gè)或者四個(gè)。
20.如權(quán)利要求11所述的優(yōu)化CMOS圖像傳感器版圖的方法，其特征在于，所述柵電極 為矩形或者正方形。
21.一種刻蝕方法，其特征在于，包括提供襯底，所述襯底表面形成有介質(zhì)層；在所述介質(zhì)層表面形成光刻膠圖形；以所述光刻膠圖形為掩膜，刻蝕所述介質(zhì)層，直至去除部分厚度的所述介質(zhì)層；對(duì)所述介質(zhì)層執(zhí)行釋放電荷工藝；以所述光刻膠圖形為掩膜，刻蝕剩余所述介質(zhì)層。
22.如權(quán)利要求21所述的刻蝕方法，其特征在于，所述介質(zhì)層為單一覆層結(jié)構(gòu)或者是多層堆疊結(jié)構(gòu)。
23.如權(quán)利要求21所述的刻蝕方法，其特征在于，所述部分厚度的介質(zhì)層為1/4至1/2 厚度的介質(zhì)層。
24.如權(quán)利要求21所述的刻蝕方法，其特征在于，所述釋放電荷工藝為將釋放電荷氣 體解離成等離子體，使得介質(zhì)層累積的電荷釋放掉。
25.如權(quán)利要求24所述的刻蝕方法，其特征在于，所述釋放電荷氣體為He、02、N2或者Ar。
26.如權(quán)利要求21所述的刻蝕方法，其特征在于，所述釋放電荷工藝具體參數(shù)為刻蝕 設(shè)備的腔體壓力為20毫托至50毫托，頂部射頻功率為100瓦至250瓦，底部射頻功率為0 瓦，He與氧氣混合氣體流量為每分鐘20標(biāo)準(zhǔn)立方厘米至每分鐘60標(biāo)準(zhǔn)立方厘米，其中He 與O2體積比為3 7，N2流量為每分鐘10標(biāo)準(zhǔn)立方厘米至每分鐘20標(biāo)準(zhǔn)立方厘米。
27.如權(quán)利要求21所述的刻蝕方法，其特征在于，所述刻蝕介質(zhì)層的工藝為等離子體 刻蝕工藝。
全文摘要
一種優(yōu)化CMOS圖像傳感器版圖的方法及刻蝕方法，其中刻蝕方法包括提供襯底，所述襯底表面形成有介質(zhì)層；在所述介質(zhì)層表面形成光刻膠圖形；以所述光刻膠圖形為掩膜，刻蝕所述介質(zhì)層，直至去除部分厚度的所述介質(zhì)層；對(duì)所述介質(zhì)層執(zhí)行釋放電荷工藝；以所述光刻膠圖形為掩膜，刻蝕剩余所述介質(zhì)層。本發(fā)明的刻蝕方法能夠有效的保護(hù)被刻蝕介質(zhì)的邊角，本發(fā)明的優(yōu)化CMOS圖像傳感器版圖的方法，能夠提高CMOS圖像傳感器的填充因子，有效地提高CMOS圖像傳感器的圖像質(zhì)量。
文檔編號(hào)G06F17/50GK101996261SQ200910056729
公開日2011年3月30日 申請(qǐng)日期2009年8月20日 優(yōu)先權(quán)日2009年8月20日
發(fā)明者羅飛 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司