專利名稱：一種基于nand的存儲板的制作方法
技術領域：
本發(fā)明涉及一種基于NAND的存儲板，屬于數(shù)據(jù)存儲技術領域。
背景技術：
高速大容量數(shù)據(jù)存儲板主要應用于信號采集中對存儲帶寬和存儲容量要求 較大的嵌入式應用場合，例如雷達、電子對抗等應用領域中對寬帶信號進行連 續(xù)采集存儲。在這些應用中除了需要高速的數(shù)據(jù)存儲帶寬和超大的數(shù)據(jù)存儲容 量以外，由于受應用場合的限制故存儲設備的體積和功耗要盡可能的小，而目 前大多數(shù)的數(shù)據(jù)存儲產(chǎn)品均采用磁盤作為存儲介質(zhì)，其單個磁盤的訪問帶寬只 有幾十兆字節(jié)/秒，而由此搭建的磁盤陣雖然在帶寬上能夠達到300 400MB/s， 但隨之而來帶來的是體積和功耗上的增大。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服已有存儲系統(tǒng)存儲帶寬低、設備體積功耗大的缺點， 本發(fā)明所涉及的存儲板基于NAND類型存儲芯片，使用FPGA實現(xiàn)數(shù)據(jù)的交換、 分發(fā)以及對多片NAND的并行控制和管理，并且可以通過PCI總線實現(xiàn)與上位 機的通信。
一種基于NAND的存儲板包括電源模塊、主控模塊、NAND控制器模塊、
NAND存儲陣列模塊、PCI接口模塊和自定義接口模i央，存儲板功能模塊框圖
及連接關系見圖l，其中
電源模塊用于向存儲板上的其他各功能模塊提供工作電壓； 主控模塊用于控制整板工作，通過PCI總線與PCI接口模塊相連，通過自
定義總線與自定義接口模塊相連，并與NAND控制器模塊相連從而控制對
NAND存儲陣列模塊的讀寫操作；
—NAND控制器模塊包括12個NAND控制器子模塊，分別與主控模塊和 NAND存儲陣列模塊相連，負責接收主控模塊傳輸?shù)臄?shù)據(jù)和指令信號，并按照 主控模塊的指令直接對NAND存儲陣列模塊進行操作；
NAND存儲陣列模塊包括12個NAND存儲陣列子模塊，分別與NAND控制器模塊的12個NAND控制器子模塊相連；
圖1中省略了NAND控制器模塊中的第2 第11個NAND控制器子模塊， 以及NAND存儲陣列模塊中的第2 第11個NAND存儲陣列子模塊。
該存儲板的工作方式如下
上位機通過PCI接口模塊把控制指令傳輸?shù)酱鎯Π迳系闹骺啬K，從而控 制整個存儲板的狀態(tài)，如數(shù)據(jù)存儲、數(shù)據(jù)轉存、擦除等，并設置相關命令參數(shù)。 當存儲板處于數(shù)據(jù)存儲狀態(tài)時，采集得到的數(shù)據(jù)通過自定義接口模塊進入主控 模塊，由主控模塊完成數(shù)據(jù)的接收并根據(jù)上位機設置的相關參數(shù)形成命令幀， 然后將命令幀分發(fā)至NAND控制器模塊；NAND控制器模塊中的12個獨立的 NAND控制器子模塊，可并行執(zhí)行對NAND存儲陣列的讀寫操作，通過多個 NAND控制器的流水操作實現(xiàn)數(shù)據(jù)的并行高速存儲。當存儲板處于數(shù)據(jù)轉存狀 態(tài)時，主控模塊根據(jù)上位機設置的相關命令參數(shù)產(chǎn)生數(shù)據(jù)讀取命令幀，并分發(fā) 至NAND控制器模塊，NAND控制器模塊將從NAND存儲陣列模塊讀取的數(shù)據(jù) 回傳至主控模塊，由主控模塊通過自定義接口模塊或通過PCI接口模塊上傳至 上位機。
有益效果
本發(fā)明所涉及的一種基于NAND的存儲板采用單體存儲量大的NAND，通 過FPGA實現(xiàn)對多片NAND的并行流水訪問和管理，并通過PCI接口模塊實現(xiàn) 了上位機與存儲板內(nèi)部主控模塊的通信，從而使得該存儲板易于系統(tǒng)集成。本 存儲卡不僅存儲帶寬高、存儲容量大、易于管理，而且克服了傳統(tǒng)盤陣類存儲 系統(tǒng)設備復雜、功耗體積大的缺點。


圖l是本發(fā)明的模塊功能框圖2是本發(fā)明的NAND控制器子模塊與NAND存儲陣列子模塊連接示意圖； 圖3是本發(fā)明的命令幀分發(fā)及時序圖。
具體實施例方式
下面結合附圖與具體實施方式
對本發(fā)明做進一步詳細描述
—種基于NAND的存儲板的主控模塊包括一片Xilinx公司的XC4VLX25 型FPGA，它以自定義的方式通過CPCI板卡的J4、 J5連接器實現(xiàn)板間基于源同步傳輸方式的互聯(lián)，同時還以自定義的方式通過一個PMC接口的JN3和JN4 連接器實現(xiàn)與PMC背板的基于源同步傳輸方式的互聯(lián)；數(shù)據(jù)通過這些自定義接 口進入主控模塊，并由主控模塊完成命令幀的組裝，而后傳輸給NAND控制器 模塊。
NAND存儲陣列模塊包括96片K9WBG08U1M型NAND芯片，單片存儲 容量為4GB，實現(xiàn)單板384G的存儲容量。每8片NAND芯片為一組，共分為 12組NAND存儲陣列子模塊。
NAND控制器模塊包括兩片Xilinx公司的XC3S4000型FPGA芯片，每片 FPGA芯片內(nèi)部實現(xiàn)6個NAND控制器子模塊， 一共12個NAND控制器子模 塊。存儲板上的12組NAND存儲陣列子模塊平均地掛接在兩片XC3S4000型 FPGA芯片上，F(xiàn)PGA內(nèi)部的每個NAND控制器子模塊對應NAND存儲陣列模 塊中的一個NAND存儲陣列子模塊的8片NAND，這8片NAND的6個控制信 號(CE、 ALE、 CLE、 RE、 WE、 R/B)連接在一起，數(shù)據(jù)線分為8X8 bit的獨 立結構，從而實現(xiàn)NAND控制器子模塊對每一個NAND存儲陣列子模塊中8片 NAND的并行訪問，NAND控制器子模塊與NAND存儲陣列子模塊的連接關系 如圖3所示。
PCI接口模塊包括一片PLX公司的PCI9656型芯片，其PCI端連接至CPCI 板的J1和J2連接器，它的局部總線接口則連接至主控模塊，這樣上位機即可通 過Jl和J2連接器訪問主控模塊的XC4VLX25型FPGA，并對數(shù)據(jù)存儲過程進 行控制。
為了提高數(shù)據(jù)存儲帶寬，設計中采用并行流水的方式實現(xiàn)對NAND的訪問， 即當存儲板處于數(shù)據(jù)存儲狀態(tài)時，主控模塊一旦接收到數(shù)據(jù)，就會根據(jù)上位機 預先設定的地址信息自動產(chǎn)生地址并將接收到的數(shù)據(jù)打包形成命令幀發(fā)送給指 定的NAND控制器子模塊，由于將數(shù)據(jù)寫入NAND需要較長時間，因此當下一 幀數(shù)據(jù)到來時，主控模塊自動將該幀數(shù)據(jù)發(fā)往下一個NAND控制器，從而保證 整個數(shù)據(jù)存儲通路的暢通。依次類推，當整個流水線被填滿時，12組NAND控 制器同時都在訪問NAND，從而達到最大的存儲帶寬，最大存儲帶寬能達到 562.5MB/s。命令幀的分發(fā)和流水如圖4所示。
權利要求
1.一種基于NAND的存儲板，其特征在于包括電源模塊、主控模塊、NAND控制器模塊、NAND存儲陣列模塊、PCI接口模塊和自定義接口模塊，其中電源模塊用于向存儲板上的其他各功能模塊提供工作電壓；主控模塊用于控制整板工作，通過PCI總線與PCI接口模塊相連，通過自定義總線與自定義接口模塊相連，并與NAND控制器模塊相連從而控制對NAND存儲陣列模塊的讀寫操作；NAND控制器模塊包括12個NAND控制器子模塊，分別與主控模塊和NAND存儲陣列模塊相連，負責接收主控模塊傳輸?shù)臄?shù)據(jù)和指令信號，并按照主控模塊的指令直接對NAND存儲陣列模塊進行操作；NAND存儲陣列模塊包括12個NAND存儲陣列子模塊，分別與NAND控制器模塊的12個NAND控制器子模塊相連；該存儲板的工作方式如下上位機通過PCI接口模塊把控制指令傳輸?shù)酱鎯Π迳系闹骺啬K，從而控制整個存儲板的狀態(tài)，如數(shù)據(jù)存儲、數(shù)據(jù)轉存、擦除等，并設置相關命令參數(shù)；當存儲板處于數(shù)據(jù)存儲狀態(tài)時，采集得到的數(shù)據(jù)通過自定義接口模塊進入主控模塊，由主控模塊完成數(shù)據(jù)的接收并根據(jù)上位機設置的相關參數(shù)形成命令幀，然后將命令幀分發(fā)至NAND控制器模塊，NAND控制器模塊中的12個NAND控制器子模塊獨立執(zhí)行對NAND存儲陣列的讀寫操作；當存儲板處于數(shù)據(jù)轉存狀態(tài)時，主控模塊根據(jù)上位機設置的相關命令參數(shù)產(chǎn)生數(shù)據(jù)讀取命令幀，并分發(fā)至NAND控制器模塊，NAND控制器模塊將從NAND存儲陣列模塊讀取的數(shù)據(jù)回傳至主控模塊，由主控模塊通過自定義接口模塊或通過PCI接口模塊上傳至上位機。
2. 根據(jù)權利要求1所述的一種基于NAND的存儲板，其特征在于每個 NAND存儲陣列子模塊包括8片NAND芯片，每個NAND控制器子模塊上掛接 一個NAND存儲陣列子模塊，在數(shù)據(jù)存儲的過程中，主控模塊以流水的方式將 數(shù)據(jù)分發(fā)給12組NAND控制器子模塊，從而實現(xiàn)對存儲板上96片NAND的并 行訪問，達到最大的存儲帶寬。
3. 根據(jù)權利要求1所述的一種基于NAND的存儲板，其特征在于主控模 塊包括一片Xilinx公司的XC4VLX25型FPGA芯片；NAND存儲陣列模塊包括96片K9WBG08U1M型NAND芯片；NAND控制器模塊包括兩片Xilinx公司 的XC3S4000型FPGA芯片；PCI接口模塊包括一片PLX公司的PCI9656型芯 片，單板實現(xiàn)了最大384GB容量和存儲帶寬562.5MB/S。
全文摘要
本發(fā)明涉及一種基于NAND的存儲板，屬于數(shù)據(jù)存儲技術領域。該存儲板通過FPGA實現(xiàn)了12個NAND控制器子模塊完成對96片NAND的并行流水訪問，達到單板最大384GB容量、存儲帶寬562.5MB/s的數(shù)據(jù)存儲板卡，并且能夠通過上位機實現(xiàn)對數(shù)據(jù)存儲過程的控制和對NAND芯片的訪問。本發(fā)明板卡基于標準CPCI協(xié)議，易于系統(tǒng)集成，構建高速數(shù)據(jù)采集系統(tǒng)，可應用于雷達、電子對抗等領域?qū)?shù)據(jù)存儲帶寬以及存儲容量要求較高的場合。
文檔編號G06F12/00GK101609437SQ20091008784
公開日2009年12月23日 申請日期2009年6月24日 優(yōu)先權日2009年6月24日
發(fā)明者劉國滿, 李先楚, 民 謝, 高梅國 申請人:北京理工大學