專利名稱：一種用于邏輯電路變更點(diǎn)搜尋方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及邏輯電路(logic circuit)，具體涉及一種能夠在邏輯電路中快速找 到工程變更命令(Engineering Change Order, ECO)點(diǎn)的變更點(diǎn)搜尋方法及裝置。
背景技術(shù)：
隨著電子科技的不斷發(fā)展，各式各樣的電子產(chǎn)品的體積越來越輕薄短小，但其具 備的功能卻越來越多。因此，在面積相當(dāng)小的芯片中必須設(shè)置有數(shù)目非常龐大的各種電子 組件，才足以應(yīng)付電子產(chǎn)品的實(shí)際需求。在傳統(tǒng)的IC設(shè)計(jì)流程中，工程變更命令是屬于整個(gè)設(shè)計(jì)流程后端的工程變更步 驟。假設(shè)一邏輯電路源自于緩存器傳輸級(jí)(Register Transfer Level, RTL)硬件描述語 言，經(jīng)合成(synthesized)后轉(zhuǎn)換為合成邏輯閘級(jí)(gate level)硬件描述語言，接著，再通 過自動(dòng)布局繞線法(Automatic Placement and Routing,APR)轉(zhuǎn)換為最佳化(optimized) 的繞線后邏輯閘級(jí)硬件描述語言。在此過程中，由于該邏輯電路經(jīng)過了合成及自動(dòng)布局繞線等程序，該邏輯電路包 含的所有功能組件之間將會(huì)彼此進(jìn)行耦接、合并或化簡(jiǎn)，以使得邏輯電路能夠通過時(shí)序限 制(timing constraint)并且縮小其使用面積，因此，當(dāng)設(shè)計(jì)者想要對(duì)該邏輯電路的繞線后 邏輯間級(jí)硬件描述語言進(jìn)行工程變更命令的修改，將會(huì)變的相當(dāng)困難。其最大的難處在于，設(shè)計(jì)者必須分別對(duì)于該邏輯電路的緩存器傳輸級(jí)硬件描述語 言以及繞線后邏輯閘級(jí)硬件描述語言的功能組件進(jìn)行邏輯等效檢查(logical equivalent check)，才能確保設(shè)計(jì)者在該邏輯電路所進(jìn)行的修改無論是在緩存器傳輸級(jí)硬件描述語言 的階段以及繞線后邏輯閘級(jí)硬件描述語言的階段均為正確無誤的。也就是說，為了進(jìn)行工 程變更命令的修改，設(shè)計(jì)者必須反復(fù)回到合成邏輯閘級(jí)硬件描述語言的階段及繞線后邏輯 閘級(jí)硬件描述語言的階段，再次執(zhí)行繁瑣的數(shù)據(jù)匯出和匯入作業(yè)。然而，很明顯地，要在已合成且最佳化的該邏輯電路的繞線后邏輯閘級(jí)硬件描述 語言中尋找可能的工程變更命令點(diǎn)遠(yuǎn)比在原本的緩存器傳輸級(jí)硬件描述語言中尋找可能 的工程變更命令點(diǎn)困難。因此，為了進(jìn)行工程變更命令的修改，設(shè)計(jì)者勢(shì)必要花費(fèi)大量的 時(shí)間及精力在復(fù)雜的該邏輯電路的繞線后邏輯閘級(jí)硬件描述語言中找到可能的工程變更 命令點(diǎn)，這將會(huì)嚴(yán)重影響整個(gè)IC設(shè)計(jì)流程的進(jìn)度，因而導(dǎo)致后續(xù)產(chǎn)品生產(chǎn)及上市時(shí)間的延 遲。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于，針對(duì)現(xiàn)有技術(shù)的上述在復(fù)雜的邏輯電路的繞線后 邏輯閘級(jí)硬件描述語言中找到可能的工程變更命令點(diǎn)需花費(fèi)大量的時(shí)間及精力的缺陷，提 供一種節(jié)省時(shí)間和精力的變更點(diǎn)搜尋裝置。本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是構(gòu)造一種用于邏輯電路搜尋變更點(diǎn) 的裝置，該邏輯電路源自于一緩存器傳輸級(jí)硬件描述語言，經(jīng)合成后轉(zhuǎn)換為一合成邏輯閘級(jí)硬件描述語言，再通過自動(dòng)布局繞線法轉(zhuǎn)換為一繞線后邏輯間級(jí)硬件描述語言。在本發(fā) 明所述的用于邏輯電路搜尋變更點(diǎn)的裝置，該變更點(diǎn)搜尋裝置包含一定義模塊、一驗(yàn)證模 塊、一比較模塊及一檢查模塊。該定義模塊耦接至該邏輯電路，并用以定義一指示地圖，其 中，該指示地圖用以指示出多個(gè)引腳。該驗(yàn)證模塊耦接至該定義模塊，并用以對(duì)該指示地圖 執(zhí)行功能等效檢查以判斷該指示地圖是否正確。該比較模塊耦接至該驗(yàn)證模塊及該邏輯 電路，若該驗(yàn)證模塊的判斷結(jié)果為是，該比較模塊將會(huì)在該邏輯電路的該緩存器傳輸級(jí)硬 件描述語言加入陷阱，以使得該邏輯電路的該繞線后邏輯閘級(jí)硬件描述語言產(chǎn)生多個(gè)比較 點(diǎn)。該檢查模塊耦接至該比較模塊及該邏輯電路，并用以根據(jù)該多個(gè)比較點(diǎn)對(duì)該邏輯電路 的該繞線后邏輯閘級(jí)硬件描述語言反向執(zhí)行功能等效檢查，以在該繞線后邏輯閘級(jí)硬件描 述語言中找到一變更點(diǎn)。本發(fā)明還構(gòu)造一種用于邏輯電路變更點(diǎn)搜尋方法，該邏輯電路源自于一緩存器傳 輸級(jí)硬件描述語言，經(jīng)合成后轉(zhuǎn)換為一合成邏輯間級(jí)硬件描述語言，再通過自動(dòng)布局繞線 法轉(zhuǎn)換為一繞線后邏輯間級(jí)硬件描述語言。在該變更點(diǎn)搜尋方法中，首先，定義一指示地 圖，該指示地圖用以指示出多個(gè)引腳；接著，執(zhí)行功能等效檢查以判斷該指示地圖是否正 確；若上述判斷結(jié)果為是，在該邏輯電路的該緩存器傳輸級(jí)硬件描述語言加入陷阱，以使得 該邏輯電路的該繞線后邏輯間級(jí)硬件描述語言產(chǎn)生多個(gè)比較點(diǎn)；根據(jù)該多個(gè)比較點(diǎn)對(duì)該邏 輯電路的該繞線后邏輯閘級(jí)硬件描述語言以反向順序執(zhí)行功能等效檢查，以在該繞線后邏 輯閘級(jí)硬件描述語言中找到一變更點(diǎn)。該變更點(diǎn)可以是一工程變更命令點(diǎn)；該至少一陷阱 可以是一工程變更命令的變更，但不以此為限。相比現(xiàn)有技術(shù)，根據(jù)本發(fā)明所述的用于邏輯電路的變更點(diǎn)搜尋方法及裝置是通過 在邏輯電路的緩存器傳輸級(jí)硬件描述語言加入陷阱(即工程變更命令的變更)，使得邏輯 電路的繞線后邏輯閘級(jí)硬件描述語言也會(huì)出現(xiàn)相對(duì)應(yīng)的比較點(diǎn)，接著，該變更點(diǎn)搜尋裝置 再通過限定模塊逐步縮小工程變更命令點(diǎn)可能出現(xiàn)的范圍，故能夠迅速地在邏輯電路的繞 線后邏輯閘級(jí)硬件描述語言找到所需的工程變更命令點(diǎn)。因此，通過本發(fā)明提出的變更點(diǎn)搜尋方法以及變更點(diǎn)搜尋裝置的幫助，設(shè)計(jì)者即 可大幅節(jié)省原先花費(fèi)在復(fù)雜的邏輯電路的繞線后邏輯閘級(jí)硬件描述語言中尋找可能的工 程變更命令點(diǎn)的時(shí)間及精力，因此可有效提升整個(gè)IC設(shè)計(jì)流程的效率，也可縮短產(chǎn)品上市 的時(shí)間，以提升其競(jìng)爭(zhēng)力。關(guān)于本發(fā)明的優(yōu)點(diǎn)與精神可以由以下的發(fā)明詳述及所附圖得到進(jìn)一步的了解。


下面將結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明，附圖中圖1是本發(fā)明第一具體實(shí)施例的變更點(diǎn)搜尋裝置的功能方塊圖；圖2(A)是邏輯電路的合成邏輯閘級(jí)硬件描述語言的功能地圖的示意圖；圖2(B)為圖2(A)的合成邏輯閘級(jí)硬件描述語言經(jīng)過自動(dòng)布局繞線后的繞線后邏 輯閘級(jí)硬件描述語言的功能地圖的示意圖；圖3(A)是本發(fā)明在邏輯電路的緩存器傳輸級(jí)硬件描述語言的程序編碼中加入陷 阱的示意圖；圖3(B)是在該邏輯電路的繞線后邏輯閘級(jí)硬件描述語言找出比較點(diǎn)并定義扇入錐區(qū)域的示意圖；圖4(A)和圖4(B)是本發(fā)明邏輯電路的緩存器傳輸級(jí)硬件描述語言的回饋多任務(wù) 器經(jīng)過合成邏輯間級(jí)硬件描述語言的示意圖；圖4 (C)是對(duì)圖4 (B)的合成邏輯閘級(jí)硬件描述語言進(jìn)行扇入錐功能失效測(cè)試的示 意圖；圖5㈧和圖5⑶是分別對(duì)不同的邏輯電路的合成邏輯閘級(jí)硬件描述語言進(jìn)行扇 入錐功能失效測(cè)試的示意圖；圖6是本發(fā)明的第二具體實(shí)施例的變更點(diǎn)搜尋方法的流程圖。主要組件符號(hào)說明SlO S28 流程步驟1 變更點(diǎn)搜尋裝置10 定義模塊12 驗(yàn)證模塊14 分解模塊16 比較模塊18 限定模塊20 檢查模塊30、50、60 扇入錐區(qū)域2 合成邏輯閘級(jí)硬件描述語言21 掃描引腳22 測(cè)試引腳23:數(shù)據(jù)復(fù)制引腳24:數(shù)據(jù)倒轉(zhuǎn)引腳25:頻率引腳沈、42:觸發(fā)器8 鎖相回路9 探針2'、3、4'、5、6 繞線后邏輯閘級(jí)硬件描述語言4 緩存器傳輸級(jí)硬件描述語言41:回饋多任務(wù)器D 觸發(fā)器的輸入端411' 412'功能組件 Pl P13 測(cè)試點(diǎn)27,271' 272'、31 34、51 55、61 72 邏輯組件A0I21、NAND4 電路模塊 Q 觸發(fā)器的輸出端inl in3、A0 A1、B0、A D 輸入引腳oul out6、out、Y 輸出引腳
具體實(shí)施例方式本發(fā)明的主要目的在于提出一種變更點(diǎn)搜尋方法以及變更點(diǎn)搜尋裝置。實(shí)施本發(fā) 明的技術(shù)方案，設(shè)計(jì)者即可大幅節(jié)省原先花費(fèi)在復(fù)雜的邏輯電路的繞線后邏輯間級(jí)硬件描 述語言中尋找可能的工程變更命令點(diǎn)的時(shí)間，以提升整個(gè)IC設(shè)計(jì)流程的效率，避免由于設(shè) 計(jì)流程后端的工程變更導(dǎo)致后續(xù)產(chǎn)品生產(chǎn)及上市時(shí)間的延遲。在本發(fā)明所述的用于邏輯電路的變更點(diǎn)的搜尋裝置，該變更點(diǎn)可以是工程變更命 令點(diǎn)，但不以此為限。在此實(shí)施例中，該邏輯電路源自于一緩存器傳輸級(jí)硬件描述語言的網(wǎng) 絡(luò)表(netlist)，經(jīng)過合成后轉(zhuǎn)換為一合成邏輯間級(jí)硬件描述語言的網(wǎng)絡(luò)表，接著，該邏輯 電路再通過自動(dòng)布局繞線法轉(zhuǎn)換為最佳化的一繞線后邏輯間級(jí)硬件描述語言的網(wǎng)絡(luò)表。請(qǐng)參照?qǐng)D1，圖1示出了本發(fā)明的第一具體實(shí)施例的變更點(diǎn)搜尋裝置的功能方塊 圖。如圖1所示，變更點(diǎn)搜尋裝置1包含定義模塊10、驗(yàn)證模塊12、分解模塊14、比較模塊16、限定模塊18及檢查模塊20。其中，驗(yàn)證模塊12耦接至定義模塊10及分解模塊14 ；比 較模塊16耦接至分解模塊14及限定模塊18 ；檢查模塊20耦接至限定模塊18 ；定義模塊 10、驗(yàn)證模塊12、分解模塊14、比較模塊16、限定模塊18及檢查模塊20均耦接至一邏輯電 路(未示出)，以在該邏輯電路中尋找一目標(biāo)工程變更命令點(diǎn)，接下來，將分別對(duì)變更點(diǎn)搜 尋裝置1所包含的各模塊及其功能進(jìn)行介紹。請(qǐng)先參照?qǐng)D2 (A)及圖2 (B)，圖2 (A)為合成邏輯閘級(jí)硬件描述語言的功能地圖的 示意圖，而圖2(B)為圖2(A)的合成邏輯閘級(jí)硬件描述語言經(jīng)過自動(dòng)布局繞線后轉(zhuǎn)換為繞 線后邏輯閘級(jí)硬件描述語言的功能地圖的示意圖。如圖2(A)所示，該邏輯電路的合成邏 輯閘級(jí)硬件描述語言2的輸入端包含有掃描引腳(scan pin) 21、測(cè)試引腳(test pin) 22、 數(shù)據(jù)復(fù)制引腳(data clone pin) 23、數(shù)據(jù)倒轉(zhuǎn)引腳(data inverter pin)M及頻率引腳 (clock pin) 25，其中，該掃描引腳21耦接至探針9;頻率引腳25耦接至鎖相回路(Phase Loop Lock,PLL)8以及該邏輯電路內(nèi)的觸發(fā)器(Flip-Flop，F(xiàn)F) 26，但不以此為限。當(dāng)圖2(A)中的該邏輯電路的合成邏輯閘級(jí)硬件描述語言2經(jīng)過自動(dòng)布局繞線程 序后，便會(huì)成為圖2(B)所示的繞線后邏輯閘級(jí)硬件描述語言2'。比較圖2(A)及圖2(B) 可知，在此實(shí)施例中，繞線后邏輯閘級(jí)硬件描述語言2'與合成邏輯閘級(jí)硬件描述語言2的 差別僅在于原本耦接至數(shù)據(jù)復(fù)制引腳23的邏輯組件27經(jīng)過自動(dòng)布局繞線后，將會(huì)分解成 兩個(gè)邏輯組件271'及272'。在此實(shí)施例中，變更點(diǎn)搜尋裝置1的定義模塊10用以根據(jù)該邏輯電路的合成邏 輯閘級(jí)硬件描述語言2與繞線后邏輯間級(jí)硬件描述語言2'定義指示地圖(instruction map)，以利于變更點(diǎn)搜尋裝置1后續(xù)搜尋動(dòng)作的進(jìn)行。實(shí)際上，指示地圖可包含有基本比較 點(diǎn)信息，因此此實(shí)施例的指示地圖即可包含有掃描引腳21、測(cè)試引腳22、數(shù)據(jù)復(fù)制引腳23、 數(shù)據(jù)倒轉(zhuǎn)引腳對(duì)、頻率引腳25及觸發(fā)器沈的位置信息，但不以此為限。接著，變更點(diǎn)搜尋裝置1的驗(yàn)證模塊12即會(huì)對(duì)該指示地圖執(zhí)行功能等效檢查 (functional equivalent check)以判斷該指示地圖是否正確。實(shí)際上，驗(yàn)證模塊12針對(duì) 該邏輯電路的緩存器傳輸級(jí)硬件描述語言以及繞線后邏輯間級(jí)硬件描述語言2'進(jìn)行邏輯 組件功能的比較，以完成功能等效檢查。若驗(yàn)證模塊12的判斷結(jié)果為是，也就是說，驗(yàn)證模塊12已經(jīng)確認(rèn)該指示地圖無 誤，因此，變更點(diǎn)搜尋裝置1將會(huì)繼續(xù)進(jìn)行后續(xù)的變更點(diǎn)搜尋程序。在此實(shí)施例中，變更點(diǎn)搜尋裝置1的比較模塊16將會(huì)在該邏輯電路的緩存器傳輸 級(jí)硬件描述語言加入至少一陷阱(trap)，以使得該邏輯電路的繞線后邏輯閘級(jí)硬件描述語 言產(chǎn)生多個(gè)比較點(diǎn)(comparing points) 0在實(shí)際應(yīng)用中，該至少一陷阱與工程變更命令的 變更有關(guān)，也就是使用者可在該邏輯電路的緩存器傳輸級(jí)硬件描述語言加入一些工程變更 命令的變更，當(dāng)該邏輯電路的緩存器傳輸級(jí)硬件描述語言經(jīng)過合成及自動(dòng)布局繞線而成為 繞線后邏輯間級(jí)硬件描述語言時(shí)，即會(huì)顯示出對(duì)應(yīng)于這些工程變更命令的變更的比較點(diǎn)。 實(shí)際上，這些比較點(diǎn)可選自該邏輯電路的各輸出引腳以及觸發(fā)器的一輸入引腳，但不以此 為限。接下來，變更點(diǎn)搜尋裝置1的限定模塊18將會(huì)根據(jù)比較點(diǎn)定義該邏輯電路中的一 扇入錐(fanin cone)區(qū)域并判斷位在該扇入錐區(qū)域內(nèi)的功能組件是否符合一特定條件。其 中，該特定條件對(duì)應(yīng)于該至少一陷阱。
在實(shí)際應(yīng)用中，限定模塊18所進(jìn)行的上述判斷程序即為扇入錐功能失效測(cè)試 (fanin cone function abort test)，用以排除掉扇入錐區(qū)域內(nèi)不可能為想要尋找的變更 點(diǎn)的功能組件，以增進(jìn)變更點(diǎn)搜尋裝置1的搜尋速度。若限定模塊18的判斷結(jié)果為是，限 定模塊18將會(huì)定義符合該特定條件的這些功能組件為待檢查功能組件。值得注意的是，由于限定模塊18已經(jīng)定義出扇入錐區(qū)域內(nèi)的待檢查功能組件，所 以檢查模塊20僅需以反向的順序針對(duì)這些待檢查功能組件進(jìn)行功能等效檢查即可，并不 需要再對(duì)該邏輯電路的繞線后邏輯閘級(jí)硬件描述語言中的其它功能組件進(jìn)行功能等效檢 查，故可大幅縮減變更點(diǎn)搜尋裝置1搜尋變更點(diǎn)所花費(fèi)的時(shí)間。實(shí)際上，由于這些待檢查功 能組件并不一定就是變更點(diǎn)搜尋裝置1所要尋找的變更點(diǎn)，故變更點(diǎn)搜尋裝置1也可能找 不到任何變更點(diǎn)。請(qǐng)參照?qǐng)D3，圖3示出了通過在該邏輯電路的緩存器傳輸級(jí)硬件描述語言加入陷 阱的方式找出繞線后邏輯閘級(jí)硬件描述語言的比較點(diǎn)的一范例。其中，圖3(A)示出了在該 邏輯電路的緩存器傳輸級(jí)硬件描述語言的程序編碼中加入陷阱的敘述(如虛線圈起處所 示)的示意圖；圖3(B)則示出了在該邏輯電路的繞線后邏輯閘級(jí)硬件描述語言找出比較點(diǎn) 并定義扇入錐區(qū)域的示意圖。如圖3(B)所示，假設(shè)在該邏輯電路的繞線后邏輯閘級(jí)硬件描述語言3中的比較模 塊16所加入的陷阱(即在原來的緩存器傳輸級(jí)硬件描述語言所作的工程變更命令的變更) 的比較點(diǎn)為輸出引腳OUte以及觸發(fā)器36的輸入端D，則限定模塊18即根據(jù)上述比較點(diǎn)在 繞線后邏輯閘級(jí)硬件描述語言3內(nèi)定義扇入錐區(qū)域30，并且扇入錐區(qū)域30由該邏輯電路的 輸入端向輸出端變窄。在此實(shí)施例中，由于扇入錐區(qū)域30內(nèi)包含有邏輯組件31 34，所以限定模塊18 也會(huì)以反向(從輸出端到輸入端的方向)的順序分別對(duì)邏輯組件31 34進(jìn)行扇入錐功能 失效測(cè)試，以判斷邏輯組件31 34是否可能是變更點(diǎn)搜尋裝置1所要尋找的變更點(diǎn)的功 能組件。例如，由圖3㈧所加入的陷阱的敘述可知，變更點(diǎn)搜尋裝置1所要尋找的變更點(diǎn) 的功能組件所對(duì)應(yīng)的輸入引腳應(yīng)為αη2，Ιη3, Ιη4)；至于邏輯組件31 34所對(duì)應(yīng)的輸入 引腳分別是(Ιη2, Ιη3, Ιη4, Ιη5)、(Ιη2, Ιη3, Ιη4)、(Ιη2, Ιη4)及(Ιη2, Ιη3, Ιη5)。經(jīng)由限 定模塊18進(jìn)行比較后，因?yàn)檫壿嫿M件33及34所對(duì)應(yīng)的輸入引腳并未包含αη2，Ιη3, Ιη4) 中的所有輸入引腳，故限定模塊18即會(huì)將邏輯組件33及34加以排除，并將邏輯組件31及 32定義為待檢查功能組件。因此，檢查模塊20僅需對(duì)邏輯組件31及32進(jìn)行功能等效檢 查，即可搜尋出該邏輯電路的繞線后邏輯閘級(jí)硬件描述語言中是否具有對(duì)應(yīng)于比較模塊16 所加入陷阱的變更點(diǎn)。值得注意的是，當(dāng)驗(yàn)證模塊12已經(jīng)確認(rèn)該指示地圖無誤后，在比較模塊16用于 在該邏輯電路的緩存器傳輸級(jí)硬件描述語言加入陷阱使得繞線后邏輯間級(jí)硬件描述語言 產(chǎn)生比較點(diǎn)之前，分解模塊14可以先判斷該邏輯電路中是否包含具有多輸入端的功能 組件，若分解模塊14的判斷結(jié)果為是，代表該邏輯電路中的某些邏輯組件可能包含三個(gè) (含)以上的輸入引腳，此時(shí)，分解模塊14即會(huì)將這些具有多輸入端的功能組件加以分解 (decompose)成多個(gè)具有兩輸入引腳的功能組件。請(qǐng)參照?qǐng)D4(A)及圖4(B)，圖4㈧及圖4⑶示出了緩存器傳輸級(jí)硬件描述語言的回饋多任務(wù)器(feedback multiplexer)轉(zhuǎn)換為繞線后邏輯閘級(jí)硬件描述語言的示意圖。 如圖4(A)所示，緩存器傳輸級(jí)硬件描述語言4的回饋多任務(wù)器41包含三個(gè)輸入引腳inl、 in2及in3以及一個(gè)輸出引腳out，其中回饋多任務(wù)器41的輸出引腳out耦接至觸發(fā)器42 的輸入端D并且輸入引腳inl耦接至觸發(fā)器42的輸出端Q，因此，回饋多任務(wù)器41可以通 過輸出引腳out傳送一輸出信號(hào)到觸發(fā)器42，并且通過輸入引腳inl接收觸發(fā)器42所產(chǎn)生 的一回饋信號(hào)，故回饋多任務(wù)器41具有回饋的功能。當(dāng)圖4(A)的緩存器傳輸級(jí)硬件描述語言4轉(zhuǎn)換為整合性頻率控制antegrated Clock Gating, ICG)的繞線后邏輯閘級(jí)硬件描述語言4'，如圖4(B)所示。很明顯地，當(dāng)變 更點(diǎn)搜尋裝置1的分解模塊14監(jiān)測(cè)到緩存器傳輸級(jí)硬件描述語言4的回饋多任務(wù)器41包 含三個(gè)輸入引腳inl、in2及in3，所以分解模塊14即會(huì)將回饋多任務(wù)器41分解成兩個(gè)包 含兩輸入引腳的功能組件411'及412'，至于觸發(fā)器42則不變，只是各組件彼此間的耦接 關(guān)系有所改變。在此實(shí)施例中，功能組件411'為一觸發(fā)器。實(shí)際上，上述功能組件的種類 可依據(jù)實(shí)際的電路需求進(jìn)行選擇，例如乘法器、加法器等，并無一定的限制。圖4(C)則示出了對(duì)圖4(B)的繞線后邏輯閘級(jí)硬件描述語言4'進(jìn)行扇入錐功能 失效測(cè)試的示意圖。如圖4(C)所示，當(dāng)變更點(diǎn)搜尋裝置1的限定模塊18以反向順序?qū)@ 線后邏輯閘級(jí)硬件描述語言4'進(jìn)行扇入錐功能失效測(cè)試時(shí)，比較點(diǎn)除了原來的觸發(fā)器42 的輸入端D之外，還包含觸發(fā)器411'的輸入端D。接下來，將以實(shí)際例子對(duì)前述的扇入錐功能失效測(cè)試作進(jìn)一步的探討。請(qǐng)參照?qǐng)D 5(A)，圖5(A)示出了對(duì)一邏輯電路的繞線后邏輯閘級(jí)硬件描述語言進(jìn)行扇入錐功能失效 測(cè)試的示意圖。如圖5(A)所示，限定模塊18在該邏輯電路的繞線后邏輯閘級(jí)硬件描述語 言5中定義了扇入錐區(qū)域50，扇入錐區(qū)域50內(nèi)包含有邏輯組件51 55，并且測(cè)試點(diǎn)Pl P5分別對(duì)應(yīng)于邏輯組件51 55。接著，限定模塊18即會(huì)依照反向順序分別對(duì)扇入錐區(qū)域 50內(nèi)的測(cè)試點(diǎn)Pl P5進(jìn)行扇入錐功能失效測(cè)試。假設(shè)變更點(diǎn)搜尋裝置1所要尋找的變更 點(diǎn)所對(duì)應(yīng)的輸入引腳為αη2，Ιη3, Ιη4)，則測(cè)試點(diǎn)Pl Ρ5當(dāng)中只有測(cè)試點(diǎn)Pl及Ρ2能夠 通過此測(cè)試，至于測(cè)試點(diǎn)Ρ3 Ρ5則否，故限定模塊18會(huì)將邏輯組件53 55加以排除，并 將邏輯組件51及52定義為待檢查邏輯組件。值得注意的是，通過扇入錐功能失效測(cè)試的邏輯組件51及52可以構(gòu)成電路模塊 Α0Ι21，其中Y為電路模塊Α0Ι21的輸出引腳，AO、Al及BO為電路模塊Α0Ι21的輸入引腳。 電路模塊A0I21的功用在于通過邏輯組件52將從輸入引腳AO及Al輸入的信號(hào)相乘后再 與輸入引腳BO輸入的信號(hào)相加，亦即輸出引腳Y所輸出的信號(hào)為(A0*A1)+B0。在實(shí)際應(yīng) 用中，電路模塊A0I21的功能地圖可以儲(chǔ)存在變更點(diǎn)搜尋裝置1的一數(shù)據(jù)庫(未顯示于圖 中)，當(dāng)分解模塊14要分解具有多輸入端的功能組件時(shí)，即可至該數(shù)據(jù)庫尋找是否有相對(duì) 應(yīng)的功能地圖，以作為扇入錐功能失效測(cè)試時(shí)的參考依據(jù)。圖5(B)則示出了對(duì)另一邏輯電路的繞線后邏輯閘級(jí)硬件描述語言進(jìn)行扇入錐功 能失效測(cè)試的示意圖。如圖5(B)所示，限定模塊18在該邏輯電路的繞線后邏輯閘級(jí)硬件 描述語言6中定義了扇入錐區(qū)域60，扇入錐區(qū)域60內(nèi)包含有邏輯組件61 72及測(cè)試點(diǎn) P6 P13，并且測(cè)試點(diǎn)P6 P9分別對(duì)應(yīng)于邏輯組件61 64 ；測(cè)試點(diǎn)PlO P13分別對(duì)應(yīng) 于邏輯組件67、70 72。接著，限定模塊18即會(huì)依照反向的順序分別對(duì)扇入錐區(qū)域60內(nèi) 的測(cè)試點(diǎn)P6 P9進(jìn)行扇入錐功能失效測(cè)試。假設(shè)變更點(diǎn)搜尋裝置1所要尋找的變更點(diǎn)所對(duì)應(yīng)的輸入引腳為(In2, In3, In4)，則測(cè)試點(diǎn)Ρ6 Ρ9當(dāng)中只有測(cè)試點(diǎn)Ρ6及Ρ7能夠通過 這一測(cè)試，至于測(cè)試點(diǎn)Ρ8及Ρ9則否，故限定模塊18即會(huì)將對(duì)應(yīng)于測(cè)試點(diǎn)Ρ8及Ρ9的邏輯 組件63及64加以排除，并將對(duì)應(yīng)于測(cè)試點(diǎn)Ρ6及Ρ7的邏輯組件61及62定義為待檢查邏
輯組件。同理，限定模塊18也會(huì)依照反向的順序分別對(duì)扇入錐區(qū)域60內(nèi)的測(cè)試點(diǎn)PlO Ρ13進(jìn)行扇入錐功能失效測(cè)試。假設(shè)變更點(diǎn)搜尋裝置1所要尋找的變更點(diǎn)所對(duì)應(yīng)的輸入引 腳為(In2, In3, IM)，則測(cè)試點(diǎn)PlO Ρ13當(dāng)中只有測(cè)試點(diǎn)PlO及Pll能夠通過這一測(cè)試， 至于測(cè)試點(diǎn)Ρ12及Ρ13則否，故限定模塊18即會(huì)將對(duì)應(yīng)于測(cè)試點(diǎn)Ρ12及Ρ13的邏輯組件71 及72加以排除，并將對(duì)應(yīng)于測(cè)試點(diǎn)PlO及Pll的邏輯組件67及70定義為待檢查邏輯組件。 至于扇入錐區(qū)域60內(nèi)的其它邏輯組件也可依此類推，故不另行贅述。值得注意的是，上述的邏輯組件61 72均屬于電路模塊NAND4的一部份。如 圖5⑶所示，電路模塊NAND4包含輸出引腳Y以及輸入引腳A D，電路模塊NAND4的功 用在于將從輸入引腳A D輸入的信號(hào)相乘后再反相，亦即輸出引腳Y所輸出的信號(hào)為
‘。同樣地，電路模塊NAND4的功能地圖也可儲(chǔ)存在變更點(diǎn)搜尋裝置1的數(shù)據(jù)庫 內(nèi)，當(dāng)分解模塊14要分解具有多輸入端的功能組件時(shí)，即可從該數(shù)據(jù)庫尋找是否有相對(duì)應(yīng) 的功能地圖，以作為扇入錐功能失效測(cè)試時(shí)的參考依據(jù)。根據(jù)本發(fā)明第二實(shí)施例提供的一種用于邏輯電路變更點(diǎn)搜尋方法。在此實(shí)施例 中。該邏輯電路源自于一緩存器傳輸級(jí)硬件描述語言，經(jīng)合成后轉(zhuǎn)換為一合成邏輯間級(jí)硬 件描述語言，接著，再通過自動(dòng)布局繞線法轉(zhuǎn)換為繞線后邏輯閘級(jí)硬件描述語言。實(shí)際上， 該變更點(diǎn)搜尋方法所尋找的變更點(diǎn)可以是一工程變更命令(Engineering Change Order, ECO)點(diǎn)，但不以此為限。請(qǐng)參照?qǐng)D6，圖6示出了根據(jù)本發(fā)明第二實(shí)施例的變更點(diǎn)搜尋方法的流程圖。如圖 6所示，首先，該變更點(diǎn)搜尋方法執(zhí)行步驟S10，定義一指示地圖。在此實(shí)施例中，該指示地 圖用以指示出該邏輯電路的多個(gè)引腳。在實(shí)際應(yīng)用中，該邏輯電路的輸入端包含有頻率引腳、測(cè)試引腳、掃描引腳、數(shù)據(jù) 復(fù)制引腳及數(shù)據(jù)倒轉(zhuǎn)引腳等，但不以此為限。實(shí)際上，指示地圖可包含有基本比較點(diǎn)信息， 故此實(shí)施例的指示地圖可包含頻率引腳、測(cè)試引腳、掃描引腳、數(shù)據(jù)復(fù)制引腳、數(shù)據(jù)倒轉(zhuǎn)引 腳及觸發(fā)器的位置信息，但不以此為限。接著，該變更點(diǎn)搜尋方法執(zhí)行步驟S12，執(zhí)行功能等效檢查以判斷該指示地圖是否 正確。若步驟S12的判斷結(jié)果為是，該方法執(zhí)行步驟S14，判斷該邏輯電路中是否包含具有 多輸入端的功能組件。若步驟S14的判斷結(jié)果為是，代表該邏輯電路中的某些功能組件具 有多個(gè)輸入引腳，該方法執(zhí)行步驟S16，將這些具有多輸入端的功能組件分解成多個(gè)具有兩 輸入端的功能組件。接著，該方法執(zhí)行步驟S18，在該邏輯電路的該緩存器傳輸級(jí)硬件描述語言加入至 少一陷阱，以使得該邏輯電路的該繞線后邏輯閘級(jí)硬件描述語言產(chǎn)生多個(gè)比較點(diǎn)。在實(shí)際 應(yīng)用中，該至少一陷阱與工程變更命令的變更有關(guān)，但不以此為限。此外，該邏輯電路包含 有多個(gè)輸出引腳及觸發(fā)器，該多個(gè)比較點(diǎn)選自該多個(gè)輸出引腳及觸發(fā)器的輸入引腳，但不 以此為限。然后，該方法執(zhí)行步驟S20，根據(jù)該比較點(diǎn)定義該邏輯電路中的一扇入錐區(qū)域，其中該扇入錐區(qū)域由該邏輯電路的輸入端向輸出端變窄。接著，該方法執(zhí)行步驟S22，判斷 位在該扇入錐區(qū)域內(nèi)的功能組件是否符合一特定條件，其中該特定條件對(duì)應(yīng)于該至少一陷 阱。若步驟S22的判斷結(jié)果為是，該方法執(zhí)行步驟S24，定義符合該特定條件的功能組件為 待檢查功能組件。因此，該方法僅需對(duì)這些待檢查功能組件進(jìn)行功能等效檢查，即可快速地 搜尋出該邏輯電路的該繞線后邏輯閘級(jí)硬件描述語言中是否具有對(duì)應(yīng)于該方法在步驟S18 中所加入的陷阱的變更點(diǎn)。若步驟S22的判斷結(jié)果為否，該方法執(zhí)行步驟S26，排除不符合 該特定條件的功能組件。最后，該方法執(zhí)行步驟S28，根據(jù)該多個(gè)比較點(diǎn)對(duì)該邏輯電路的該繞線后邏輯閘級(jí) 硬件描述語言以一反向順序執(zhí)行功能等效檢查，以在該繞線后邏輯閘級(jí)硬件描述語言中找 到一變更點(diǎn)。實(shí)際上，該方法是在該扇入錐區(qū)域內(nèi)以反向順序?qū)υ摰却龣z查功能組件進(jìn)行 功能等效檢查，以從該等待檢查功能組件中找出該變更點(diǎn)。相比現(xiàn)有技術(shù)，根據(jù)本發(fā)明的變更點(diǎn)搜尋方法及裝置通過在邏輯電路的緩存器傳 輸級(jí)硬件描述語言加入陷阱(即在緩存器傳輸級(jí)硬件描述語言的工程變更命令的變更)， 使得邏輯電路的繞線后邏輯閘級(jí)硬件描述語言也會(huì)出現(xiàn)相對(duì)應(yīng)的比較點(diǎn)，接著，該變更點(diǎn) 搜尋裝置再通過限定模塊逐步縮小工程變更命令點(diǎn)可能出現(xiàn)的范圍，故該變更點(diǎn)搜尋裝置 能夠迅速地在邏輯電路的繞線后邏輯間級(jí)硬件描述語言中找到所需的工程變更命令點(diǎn)。因此，通過本發(fā)明提出的變更點(diǎn)搜尋方法及裝置的幫助，設(shè)計(jì)者即可大幅節(jié)省原 先花費(fèi)在復(fù)雜的繞線后邏輯閘級(jí)硬件描述語言電路中尋找可能的工程變更命令點(diǎn)的時(shí)間 及精力，故可有效提升整個(gè)IC設(shè)計(jì)流程的效率，亦可縮短產(chǎn)品上市的時(shí)間，以提升其競(jìng)爭(zhēng) 力。綜合以上最優(yōu)具體實(shí)施例的詳述，希望能更加清楚描述本發(fā)明的特征與精神，而 并非以上述所揭露的最優(yōu)具體實(shí)施例來對(duì)本發(fā)明的范圍加以限制。相反地，其目的是希望 能涵蓋各種改變及具相等性的替換在本發(fā)明所要申請(qǐng)的專利范圍內(nèi)。
權(quán)利要求
1.一種用于邏輯電路搜尋變更點(diǎn)的方法，該邏輯電路源自于一緩存器傳輸級(jí)硬件描述 語言，經(jīng)合成后轉(zhuǎn)換為一合成邏輯間級(jí)硬件描述語言，再通過自動(dòng)布局繞線法轉(zhuǎn)換為一繞 線后邏輯閘級(jí)硬件描述語言，其特征在于，該方法包含下列步驟定義一指示地圖，該指示地圖用以指示多個(gè)引腳；當(dāng)執(zhí)行功能等效檢查判斷該指示地圖是正確時(shí)，在該緩存器傳輸級(jí)硬件描述語言加入 至少一陷阱，使得該繞線后邏輯閘級(jí)硬件描述語言產(chǎn)生多個(gè)比較點(diǎn)；以及根據(jù)該多個(gè)比較點(diǎn)對(duì)該繞線后邏輯閘級(jí)硬件描述語言以反向順序執(zhí)行功能等效檢查， 以在該繞線后邏輯閘級(jí)硬件描述語言中找到該變更點(diǎn)。
2.根據(jù)權(quán)利要求1所述的用于邏輯電路搜尋變更點(diǎn)的方法，其特征在于，該變更點(diǎn)是 工程變更命令點(diǎn)。
3.根據(jù)權(quán)利要求1所述的用于邏輯電路搜尋變更點(diǎn)的方法，其特征在于，在判斷該指 示地圖是否正確的步驟后還包含下列步驟當(dāng)判斷該邏輯電路中是否包含具有多輸入端的功能組件的結(jié)果為是時(shí)，將具有多輸入 端的功能組件分解成多個(gè)具有兩輸入端的功能組件。
4.根據(jù)權(quán)利要求1所述的用于邏輯電路搜尋變更點(diǎn)的方法，其特征在于，其中該邏輯 電路的輸入端包含一頻率引腳、一測(cè)試引腳、一掃描引腳、一數(shù)據(jù)復(fù)制引腳及一數(shù)據(jù)倒轉(zhuǎn)引 腳。
5.根據(jù)權(quán)利要求4所述的用于邏輯電路搜尋變更點(diǎn)的方法，其特征在于，其中該指示 地圖包含該頻率引腳、該測(cè)試引腳、該掃描引腳、該數(shù)據(jù)復(fù)制引腳及該數(shù)據(jù)倒轉(zhuǎn)引腳的位置信息ο
6.根據(jù)權(quán)利要求1所述的用于邏輯電路搜尋變更點(diǎn)的方法，其特征在于，其中該邏輯 電路包含多個(gè)輸出引腳及一觸發(fā)器，該多個(gè)比較點(diǎn)選自該多個(gè)輸出引腳以及該觸發(fā)器的一 輸入引腳。
7.根據(jù)權(quán)利要求1所述的用于邏輯電路搜尋變更點(diǎn)的方法，其特征在于，在加入該至 少一陷阱的步驟后還包含下列步驟根據(jù)該比較點(diǎn)定義該邏輯電路中的一扇入錐區(qū)域，其中該扇入錐區(qū)域是由該邏輯電路 的輸入端向輸出端變窄；以及當(dāng)判斷位于該扇入錐區(qū)域內(nèi)的功能組件是否符合一特定條件的結(jié)果為是，及其中該特 定條件是對(duì)應(yīng)于該至少一陷阱時(shí)，定義符合該特定條件的功能組件為待檢查功能組件。
8.根據(jù)權(quán)利要求7所述的用于邏輯電路搜尋變更點(diǎn)的方法，其特征在于，其中在以該 反向順序執(zhí)行功能等效檢查的步驟中，是在該扇入錐區(qū)域內(nèi)依該反向順序?qū)υ摰却龣z查功 能組件進(jìn)行功能等效檢查，以從該等待檢查功能組件中找出該變更點(diǎn)。
9.根據(jù)權(quán)利要求1所述的用于邏輯電路搜尋變更點(diǎn)的方法，其特征在于，其中該至少 一陷阱與工程變更命令的變更有關(guān)。
10.一種用于邏輯電路搜尋變更點(diǎn)的裝置，該邏輯電路源自于一緩存器傳輸級(jí)硬件描 述語言，經(jīng)合成后轉(zhuǎn)換為一合成邏輯間級(jí)硬件描述語言，再通過自動(dòng)布局繞線法轉(zhuǎn)換為一 繞線后邏輯間級(jí)硬件描述語言，該搜尋變更點(diǎn)的裝置包含一定義模塊，該定義模塊耦接至該邏輯電路，該定義模塊用以定義一指示地圖，該指示 地圖用以指示出多個(gè)引腳；一驗(yàn)證模塊，該驗(yàn)證模塊耦接至該定義模塊及該邏輯電路，該驗(yàn)證模塊用以對(duì)該指示 地圖執(zhí)行功能等效檢查以判斷該指示地圖是否正確；一比較模塊，該比較模塊耦接至該驗(yàn)證模塊及該邏輯電路，若該驗(yàn)證模塊的判斷結(jié)果 為是，該比較模塊在該邏輯電路的該緩存器傳輸級(jí)硬件描述語言加入至少一陷阱，使得該 繞線后邏輯閘級(jí)硬件描述語言產(chǎn)生多個(gè)比較點(diǎn)；以及一檢查模塊，該檢查模塊耦接至該比較模塊及該邏輯電路，用以根據(jù)該多個(gè)比較點(diǎn)對(duì) 該繞線后邏輯閘級(jí)硬件描述語言以反向順序執(zhí)行功能等效檢查，以在該繞線后邏輯閘級(jí)硬 件描述語言中找到該變更點(diǎn)。
11.根據(jù)權(quán)利要求10所述的用于邏輯電路搜尋變更點(diǎn)的裝置，其特征在于，其中該變 更點(diǎn)是一工程變更命令點(diǎn)。
12.根據(jù)權(quán)利要求10所述的用于邏輯電路搜尋變更點(diǎn)的裝置，其特征在于，進(jìn)一步包含一分解模塊，該分解模塊耦接至該驗(yàn)證模塊、該比較模塊及該邏輯電路，該分解模塊用 以判斷該邏輯電路中是否包含具有多輸入端的功能組件，若判斷結(jié)果為是，該分解模塊將 具有多輸入端的功能組件分解成多個(gè)具有兩輸入端的功能組件。
13.根據(jù)權(quán)利要求10所述的用于邏輯電路搜尋變更點(diǎn)的裝置，其特征在于，其中該邏 輯電路的輸入端包含一頻率引腳、一測(cè)試引腳、一掃描引腳、一數(shù)據(jù)復(fù)制引腳及一數(shù)據(jù)倒轉(zhuǎn) 引腳。
14.根據(jù)權(quán)利要求13所述的用于邏輯電路搜尋變更點(diǎn)的裝置，其特征在于，其中該指 示地圖包含該頻率引腳、該測(cè)試引腳、該掃描引腳、該數(shù)據(jù)復(fù)制引腳及該數(shù)據(jù)倒轉(zhuǎn)引腳的位直fe息。
15.根據(jù)權(quán)利要求10所述的用于邏輯電路搜尋變更點(diǎn)的裝置，其特征在于，其中該邏 輯電路包含多個(gè)輸出引腳及一觸發(fā)器，該多個(gè)比較點(diǎn)選自該多個(gè)輸出引腳以及該觸發(fā)器的 一輸入引腳。
16.根據(jù)權(quán)利要求10所述的用于邏輯電路搜尋變更點(diǎn)的裝置，其特征在于，進(jìn)一步包含一限定模塊，該限定模塊耦接至該比較模塊、該檢查模塊及該邏輯電路，該限定模塊用 以根據(jù)該比較點(diǎn)定義該邏輯電路中的一扇入錐區(qū)域并判斷位于該扇入錐區(qū)域內(nèi)的功能組 件是否符合一特定條件，若判斷結(jié)果為是，該限定模塊定義符合該特定條件的功能組件為 待檢查功能組件。
17.根據(jù)權(quán)利要求16所述的用于邏輯電路搜尋變更點(diǎn)的裝置，其特征在于，其中該扇 入錐區(qū)域是由該邏輯電路的輸入端向輸出端變窄。
18.根據(jù)權(quán)利要求16所述的用于邏輯電路搜尋變更點(diǎn)的裝置，其特征在于，其中該特 定條件對(duì)應(yīng)于該至少一陷阱。
19.根據(jù)權(quán)利要求16所述的用于邏輯電路搜尋變更點(diǎn)的裝置，其特征在于，其中該檢 查模塊是在該扇入錐區(qū)域內(nèi)以反向順序?qū)υ摰却龣z查功能組件進(jìn)行功能等效檢查，以從該 等待檢查功能組件中找出該變更點(diǎn)。
20.根據(jù)權(quán)利要求10所述的用于邏輯電路搜尋變更點(diǎn)的裝置，其特征在于，其中該至 少一陷阱是與工程變更命令的變更有關(guān)。
全文摘要
本發(fā)明涉及一種用于邏輯電路搜尋變更點(diǎn)方法及裝置。該方法定義一指示地圖并執(zhí)行功能等效檢查以判斷該指示地圖是否正確。若判斷結(jié)果為是，該方法在邏輯電路的緩存器傳輸級(jí)硬件描述語言加入陷阱，以使邏輯電路的繞線后邏輯閘級(jí)硬件描述語言產(chǎn)生多個(gè)比較點(diǎn)。接著，該方法根據(jù)該多個(gè)比較點(diǎn)對(duì)邏輯電路的繞線后邏輯閘級(jí)硬件描述語言以反向順序執(zhí)行功能等效檢查，以尋找變更點(diǎn)。使用本發(fā)明的技術(shù)方案，節(jié)省了在復(fù)雜邏輯電路的繞線后邏輯閘級(jí)硬件描述語言中找到可能的工程變更命令點(diǎn)的時(shí)間及精力。
文檔編號(hào)G06F17/50GK102110176SQ20091010734
公開日2011年6月29日 申請(qǐng)日期2009年5月18日 優(yōu)先權(quán)日2009年5月18日
發(fā)明者盧建邦, 羅振興 申請(qǐng)人:晨星半導(dǎo)體股份有限公司, 晨星軟件研發(fā)(深圳)有限公司