專利名稱：標(biāo)準(zhǔn)組件的非均一邊界狀態(tài)的補(bǔ)償?shù)闹谱鞣椒?br> 技術(shù)領(lǐng)域：
本發(fā)明領(lǐng)域涉及標(biāo)準(zhǔn)組件及其設(shè)計(jì)的領(lǐng)域，且尤其涉及解決這些組件中的非均一
邊界狀態(tài)。
背景技術(shù)：
在半導(dǎo)體集成電路設(shè)計(jì)中，電路設(shè)計(jì)者通常使用所謂的標(biāo)準(zhǔn)組件(standard cell)來實(shí)現(xiàn)特定邏輯功能。標(biāo)準(zhǔn)組件本質(zhì)上為晶體管的預(yù)設(shè)計(jì)布局，這些晶體管經(jīng)導(dǎo)線連 接以執(zhí)行某種類型的邏輯功能。這些標(biāo)準(zhǔn)組件經(jīng)設(shè)計(jì)以使得其邊界狀態(tài)標(biāo)準(zhǔn)化，以便于以 可制造方式彼此相互作用，因此，任何標(biāo)準(zhǔn)組件能置放于標(biāo)準(zhǔn)組件塊中的任何置放位點(diǎn)。以 此方式，設(shè)計(jì)者可將系統(tǒng)所需的標(biāo)準(zhǔn)組件定位于任何適當(dāng)?shù)闹梅盼稽c(diǎn)而無需擔(dān)心與相鄰組 件的相互作用。 隨著在標(biāo)準(zhǔn)組件區(qū)域的部分區(qū)域中的標(biāo)準(zhǔn)組件變得愈來愈小，必須小心控制標(biāo)準(zhǔn) 組件區(qū)域，以確?？芍圃煨砸堰_(dá)到現(xiàn)今許多設(shè)計(jì)依據(jù)的嚴(yán)格均一性以確保可制造性的程 度。這導(dǎo)致組件尺寸的增大及較高的無效性。 希望生產(chǎn)出彼此兼容的標(biāo)準(zhǔn)組件，使得即使當(dāng)這些標(biāo)準(zhǔn)組件借著使邊界處的均一 性降低而允許具有較小面積時(shí)，這些標(biāo)準(zhǔn)組件仍可置放在任何標(biāo)準(zhǔn)組件置放位點(diǎn)，并且與 任何其它標(biāo)準(zhǔn)組件相鄰。

發(fā)明內(nèi)容
本發(fā)明的第一方面提供一種設(shè)計(jì)標(biāo)準(zhǔn)組件的方法，其包含以下步驟識別出在該
標(biāo)準(zhǔn)組件的邊界狀態(tài)中會影響相鄰標(biāo)準(zhǔn)組件的特性的非均一性；引入另一非均一性至該組
件中以減輕所識別的非均一邊界狀態(tài)對該相鄰標(biāo)準(zhǔn)組件的該特性的影響。 本發(fā)明認(rèn)知到，隨著標(biāo)準(zhǔn)組件的尺寸不斷縮小，產(chǎn)生具有均一邊界狀態(tài)的高密度
標(biāo)準(zhǔn)組件變得愈來愈困難。需要權(quán)衡非均一邊界狀態(tài)的標(biāo)準(zhǔn)組件對相鄰組件特性的影響。
特性包括諸如電性能及良率。在特征結(jié)構(gòu)因?yàn)榉蔷贿吔鐮顟B(tài)而難以印刷的情況下，良率
可能受影響。 本發(fā)明并非通過盡力從組件的邊界狀態(tài)中移除所識別的非均一性來解決該問題， 而是引入另一非均一性來解決該問題，該另一非均一性設(shè)計(jì)用來減小或甚至消除原始非均 一邊界狀態(tài)對相鄰組件的影響。因此，引入的非均一性是該組件的一部分但不會影響組件 的特性(characteristic)，而是影響相鄰組件的特性。此舉主要增加了在標(biāo)準(zhǔn)組件內(nèi)部處 理非均一邊界狀態(tài)的方式的數(shù)量。 舉例而言，若受影響的特性為良率(yield)，則引入另一非均一邊界狀態(tài)可使用來 形成相鄰組件的圖案更易于精確印刷，進(jìn)而使圖案更穩(wěn)固(robust)并使相鄰組件失效的 可能性較小。 盡管所述另一非均一性可能在組件內(nèi)部，但在一些實(shí)施例中，所述另一非均一性 延伸超出該組件的組件邊界。
在標(biāo)準(zhǔn)組件設(shè)計(jì)中，各組件是設(shè)計(jì)成獨(dú)立于環(huán)繞其周圍的組件來執(zhí)行功能，且
各組件在邊界內(nèi)具有電路零件，使得組件可位于任何其它標(biāo)準(zhǔn)組件旁邊的標(biāo)準(zhǔn)組件置放
位點(diǎn)。但是應(yīng)注意，組件之間仍可共享標(biāo)準(zhǔn)組件的某些方面，例如供給分布結(jié)構(gòu)(supply distribution structures)。然而，這些結(jié)構(gòu)亦通常設(shè)計(jì)成在邊界處是均一的(uniform), 且它們是共享結(jié)構(gòu)以利于與之接觸的各組件，但這些結(jié)構(gòu)并非僅是簡單地存在于一個(gè)組件 上以有益于相鄰組件。應(yīng)注意，標(biāo)準(zhǔn)組件的合法置放位點(diǎn)是成列(row)對準(zhǔn)且具有取決于 置放柵格的尺寸的量化置放單元的位點(diǎn)。 然而，本發(fā)明通過設(shè)計(jì)其它非均一性來解決非均一邊界狀態(tài)的問題，且本發(fā)明認(rèn)
為，由于這些非均一性是補(bǔ)償?shù)谝环N非均一性對相鄰組件的影響，因而不必保持不擾亂組
件邊界的普通規(guī)則，且有可能允許所述非均一性延伸跨過組件邊界且進(jìn)而實(shí)際進(jìn)入相鄰組
件。藉此，解決非均一性的方式的數(shù)量及這些解決方案可對相鄰組件的影響均可大大增加。 在一些實(shí)施例中，所述另一非均一性不改變所述標(biāo)準(zhǔn)組件的邏輯功能。 所引入的另一不均勻性可簡單地引入以減小另一個(gè)非均一邊界狀態(tài)對相鄰組件
的影響并且不執(zhí)行所討論的組件的功能。 盡管標(biāo)準(zhǔn)組件可以許多方式形成，但在一些實(shí)施例中，該標(biāo)準(zhǔn)組件包含由基板上 的膜層形成的電路，且該標(biāo)準(zhǔn)組件的制造包含圖案化技術(shù)，其中至少一個(gè)屏蔽用以在各個(gè) 膜層中產(chǎn)生制成所述標(biāo)準(zhǔn)組件的所述電路所需的圖案。 使用圖案化技術(shù)及屏蔽由基板上的膜層形成標(biāo)準(zhǔn)組件，是形成這些組件的普通方 式。 在一些實(shí)施例中，所述圖案包括由所述膜層中的一個(gè)所形成的多個(gè)平行條帶，所 述條帶中至少一些條帶布置成從該標(biāo)準(zhǔn)組件的一邊界延伸至一預(yù)定距離，識別所述非均一 性的步驟包含識別至少一個(gè)沒有延伸遠(yuǎn)至所述預(yù)定距離的較短條帶，并且引入所述另一非 均一性的步驟包含在對應(yīng)于該至少一個(gè)較短條帶的位置處引入至少一個(gè)額外條帶，以使得 該至少一個(gè)較短條帶與該至少一個(gè)額外條帶之間存在間隙，并且該至少一個(gè)額外條帶延伸 超過該預(yù)定距離。 許多標(biāo)準(zhǔn)組件是由包括平行條帶的圖案形成，每個(gè)平行條帶從組件邊界延伸 至預(yù)定距離。應(yīng)注意，條帶通常為長形，但在許多實(shí)施例中可為共線矩形(collinear rectangle)。若所述條帶中沒有一個(gè)條帶延伸至該預(yù)定均一距離，則在組件邊界處為非均 一性的并且這將影響相鄰組件的特性。本發(fā)明的實(shí)施例通過在對應(yīng)于較短條帶的位置處增 加額外條帶來引入另一非均一性，該額外條帶延伸超過該預(yù)定距離。已經(jīng)發(fā)現(xiàn)，該額外條帶 至少部分地補(bǔ)償較短條帶對相鄰組件的影響。 盡管條帶可能不延伸跨過組件邊界，但在許多實(shí)施例中，該至少一個(gè)額外條帶延 伸跨過該組件的所述邊界。 如上所述，在使用本技術(shù)后，并不需要遵從不允許作為組件的一部分的特征結(jié)構(gòu) (與諸如供給分配特征結(jié)構(gòu)的共享特征結(jié)構(gòu)相對照)延伸跨過邊界進(jìn)入另一組件中的傳統(tǒng) 規(guī)則，且在該狀況下，其為有利的，當(dāng)較短條帶影響相鄰組件中的對應(yīng)條帶的特性時(shí)，使額 外條帶延伸跨過組件邊界進(jìn)入該相鄰組件來補(bǔ)償較短條帶的影響。 在一些實(shí)施例中，該圖案包括由所述膜層中的一個(gè)所形成的多個(gè)平行條帶，所述 條帶以實(shí)質(zhì)均一的圖案來布置，該均一的圖案包含以彼此間隔相同距離來定位且從該標(biāo)準(zhǔn)組件的一邊界延伸至預(yù)定距離的多個(gè)條帶，該實(shí)質(zhì)均一的圖案包含位于該均一的圖案中并 且在與該邊界距離該預(yù)定距離處的至少一個(gè)間隙，引入所述另一非均一性的步驟包含在對 應(yīng)于該至少一個(gè)間隙的位置處引入至少一個(gè)額外條帶，該至少一個(gè)額外條帶延伸超過該預(yù) 定距離。 在許多標(biāo)準(zhǔn)組件中，平行條帶可形成均一的圖案，各條帶相隔預(yù)定距離。若該均一 的圖案中出現(xiàn)間斷以致缺失掉所述條帶中的任一個(gè)或這些條帶其中一個(gè)較短，則這會引起 非均一邊界狀態(tài)，且同樣地可藉由在該位置處引入延伸超過預(yù)定距離且可能在一些實(shí)施例 中跨過這些標(biāo)準(zhǔn)組件邊界的額外條帶來減小。應(yīng)注意，可形成該額外條帶以使其從預(yù)定距 離內(nèi)延伸跨過該預(yù)定距離以超過該預(yù)定距離，或可在超過該預(yù)定距離處開始并朝向組件邊 界延伸并且可能跨過該組件邊界。 盡管標(biāo)準(zhǔn)組件可以許多方式形成，但在一些狀況下標(biāo)準(zhǔn)組件是由包含雙圖案化技 術(shù)的制造方法形成的，該雙圖案化技術(shù)涉及使用兩個(gè)屏蔽以在該基板上制造所述膜層中的
一膜層。 隨著標(biāo)準(zhǔn)組件的尺寸愈來愈小，精確印刷所需要的形狀變得更加困難。因此，比起 使用單一屏蔽，已發(fā)現(xiàn)使用兩個(gè)屏蔽來實(shí)現(xiàn)這些形狀較有利。第一屏蔽可用于繪制膜層，而 第二屏蔽用以切割所述膜層，從而產(chǎn)生更精確的形狀，因?yàn)榕c繪制相比，通常更容易進(jìn)行更 精確地切割。 或者，兩個(gè)屏蔽皆可用于繪制，所述屏蔽具有不同形狀且用以產(chǎn)生不同圖案，所述 圖案的組合形成所要的圖案。 盡管以此種方式圖案化的膜層可由許多對象形成，但在一些實(shí)施例中，該膜層為
多晶硅柵極層，而在其它實(shí)施例中，可為金屬化擴(kuò)散層、接觸層或通孔層。 盡管引入另一非均一性至組件中的步驟可以許多方式進(jìn)行，但在一些實(shí)施例中，
該步驟包含使該組件增加結(jié)構(gòu)以減小該組件對相鄰組件的影響。 在一些實(shí)施例中，引入所述另一非均一性的所述步驟實(shí)質(zhì)上不影響該組件的特 性。在該方面中，該組件中涉及該組件的功能的結(jié)構(gòu)并沒有改變，而其結(jié)構(gòu)上的改變是影響 相鄰組件。 引入另一非均一性并不會影響增加所述另一非均一性的組件的特性，而是影響相 鄰組件如何對該組件中的非均一性作出反應(yīng)。因此，在許多實(shí)施例中，該另一非均一性實(shí)質(zhì) 上并不影響增加該另一非均一性的組件本身的特性。 本發(fā)明的第二方面提供自根據(jù)本發(fā)明第一方面的設(shè)計(jì)所產(chǎn)生的標(biāo)準(zhǔn)組件。
本發(fā)明的第三方面提供一種包含至少兩個(gè)特征結(jié)構(gòu)的標(biāo)準(zhǔn)組件，各特征結(jié)構(gòu)產(chǎn)生 非均一邊界狀態(tài)，所述非均一邊界狀態(tài)中的至少一個(gè)減小所述至少兩個(gè)非均一邊界狀態(tài)中 的至少另一個(gè)對相鄰標(biāo)準(zhǔn)組件的影響。 本發(fā)明的第四方面提供一種集成電路，其包含多個(gè)布置在標(biāo)準(zhǔn)組件置放位點(diǎn)中以 形成邏輯系統(tǒng)的標(biāo)準(zhǔn)組件，所述標(biāo)準(zhǔn)組件中的至少一個(gè)包含根據(jù)本發(fā)明第三方面的標(biāo)準(zhǔn)組 件。 標(biāo)準(zhǔn)組件置放于置放位點(diǎn)中且連接在一起以形成邏輯系統(tǒng)，該邏輯系統(tǒng)可以是處 理系統(tǒng)或是控制系統(tǒng)。 本發(fā)明的第五方面提供計(jì)算機(jī)程序碼，其包含根據(jù)本發(fā)明第三方面的該標(biāo)準(zhǔn)組件
7的邏輯功能的物理表示(physical ^presentation)。 本發(fā)明的第六方面提供一種設(shè)計(jì)包含多個(gè)標(biāo)準(zhǔn)組件的集成電路的方法，其包含以 下步驟布置所述多個(gè)標(biāo)準(zhǔn)組件于置放位點(diǎn)處，且布置連接電路以連接所述標(biāo)準(zhǔn)組件；識 別出在所述標(biāo)準(zhǔn)組件中的至少一個(gè)標(biāo)準(zhǔn)組件的邊界狀態(tài)中影響相鄰標(biāo)準(zhǔn)組件的特性的非 均一性；引入另一非均一性至該組件中以減小所識別的非均一邊界狀態(tài)對該相鄰標(biāo)準(zhǔn)組件 的該特征的影響。 盡管在本發(fā)明的上述方面中，標(biāo)準(zhǔn)組件的邊界狀態(tài)中的非均一性是針對該組件獨(dú) 立識別，并且增加另一校正性的非均一性，但在該方面中，是在將標(biāo)準(zhǔn)組件置放于集成電路 中之后分析該組件，且然后執(zhí)行額外步驟以增加另一非均一性，從而校正所識別的非均一 性對相鄰組件的影響。置放后執(zhí)行該增加另一非均一性步驟的潛在缺點(diǎn)在于，該步驟并非 標(biāo)準(zhǔn)組件本身設(shè)計(jì)的一部分，而可能對該標(biāo)準(zhǔn)組件的特性有無法預(yù)見的影響。此外，此步驟 使設(shè)計(jì)程序增加了置放后步驟。然而，此步驟可以是解決邊界狀態(tài)的非均一性問題的有效 方式。 將通過參照附圖來閱讀的以下說明實(shí)施例的詳細(xì)說明內(nèi)容來了解本發(fā)明的上述 及其它目標(biāo)、特征結(jié)構(gòu)及優(yōu)點(diǎn)。


圖1示意地展示傳統(tǒng)標(biāo)準(zhǔn)組件之間的均一邊界； 圖2示意地展示傳統(tǒng)標(biāo)準(zhǔn)組件內(nèi)的均一結(jié)構(gòu)； 圖3展示標(biāo)準(zhǔn)組件的邊界狀態(tài)中的非均一性及其對相鄰組件的影響； 圖4展示根據(jù)本發(fā)明的一實(shí)施例的標(biāo)準(zhǔn)組件； 圖5展示根據(jù)本發(fā)明一實(shí)施例的包含多個(gè)標(biāo)準(zhǔn)組件的集成電路； 圖6展示根據(jù)本發(fā)明另一實(shí)施例的標(biāo)準(zhǔn)組件的部分； 圖7展示根據(jù)本發(fā)明一實(shí)施例的用于切割標(biāo)準(zhǔn)組件圖案的屏蔽； 圖8的流程圖繪示根據(jù)本發(fā)明一實(shí)施例的標(biāo)準(zhǔn)組件設(shè)計(jì)方法的步驟；以及 圖9的流程圖展示根據(jù)本發(fā)明一實(shí)施例的集成電路設(shè)計(jì)方法的步驟。
具體實(shí)施例方式
圖1示意地展示兩個(gè)傳統(tǒng)標(biāo)準(zhǔn)組件3與4之間的邊界部分。該兩個(gè)標(biāo)準(zhǔn)組件各自 包含多晶硅柵極(多晶硅，poly)條帶IO，這些條帶朝向兩個(gè)組件之間的邊界13延伸到擴(kuò) 散層12外。根據(jù)典型設(shè)計(jì)規(guī)則，使這些條帶越接近邊界13，組件內(nèi)的擴(kuò)散層區(qū)愈大，從而使 有效裝置區(qū)也愈大。然而，存在限制多晶硅條帶10的末端與組件邊緣之間可允許的最短距 離的設(shè)計(jì)規(guī)則，此針對諸如圖l所示的鄰近組件亦在邊界附近含有多晶硅形狀的情況。存 在這些規(guī)則，以允許相鄰組件中的多晶硅條帶之間的意圖間隔的制造印刷，且亦因?yàn)楫?dāng)印 刷這些條帶時(shí)，有一定程度的"末端處后拉(pull back at the ends)"現(xiàn)象，該末端處后 拉意指邊緣并非呈現(xiàn)它們看起來那樣的精確的矩形。該后拉歸因于微影技術(shù)上的限制，且 過去一直是通過在建立設(shè)計(jì)之后、但在制造屏蔽之前對所設(shè)計(jì)的形狀進(jìn)行后續(xù)處理來減少 后拉情況，以抵消該微影限制。為了改良條帶形狀的精確度，實(shí)現(xiàn)它們的較新技術(shù)是在多晶 硅中連續(xù)繪出條帶且隨后切割這些條帶以得到更精確的形狀。然而，切割步驟可能切割過多(bloom)從而導(dǎo)致一些多晶硅形狀的過度切割，使得所要形狀未能精確達(dá)成。由于這些 原因，存在限制多晶硅條帶可延伸超出擴(kuò)散層末端(稱為多晶硅端蓋)的最短距離的設(shè)計(jì) 規(guī)則。這些設(shè)計(jì)規(guī)則通常視相鄰組件中是否存在對應(yīng)多晶硅條帶而變化。在沒有對應(yīng)多晶 硅條帶的情況下，設(shè)計(jì)規(guī)則更具限制性且需要較大的多晶硅端蓋。 圖2展示具有均一結(jié)構(gòu)的標(biāo)準(zhǔn)組件12，該均一結(jié)構(gòu)具有各自從組件邊界延伸至預(yù) 定距離的多個(gè)均一多晶硅條帶。 圖3展示在其邊界狀態(tài)具有非均一性15的傳統(tǒng)標(biāo)準(zhǔn)組件12，該非均一性的原因 在于朝向邊緣的所述多晶硅條帶10中遺漏了其中一條。此可歸因于該條帶是較短的多晶 硅條帶，或可能在該位置不存在多晶硅條帶。形成所述形狀的其中一種方法是使用屏蔽及 切割屏蔽進(jìn)行雙圖案化。因?yàn)榍懈钇帘卧谂c遺漏或短多晶硅條帶相關(guān)聯(lián)的區(qū)域中更大，所 以容易受將相鄰組件14上的條帶10a切割過多的影響，使得該條帶比其應(yīng)有長度更短。因 此，組件12的邊界狀態(tài)中的非均一性已在相鄰組件14中產(chǎn)生對應(yīng)的非均一性。
圖4展示根據(jù)本發(fā)明實(shí)施例的標(biāo)準(zhǔn)組件22，其中在該組件的邊界狀態(tài)中存在因短 多晶硅條帶所造成的兩個(gè)非均一性15，并且已增加兩個(gè)額外非均一性16以便補(bǔ)償非均一 邊界狀態(tài)。 該額外非均一特征結(jié)構(gòu)是延伸越過標(biāo)準(zhǔn)組件12的邊界的額外多晶硅條帶16，因 此，當(dāng)組件位于相鄰組件附近時(shí)，該額外多晶硅條帶16會越過邊界且實(shí)際上與相鄰組件的 對應(yīng)多晶硅條帶IO連接，進(jìn)而補(bǔ)償由于該組件中多晶硅條帶的意外切割所造成的影響。應(yīng) 注意，該額外條帶在標(biāo)準(zhǔn)組件22中無功能目的，而是簡單地在于減小該處非均一邊界狀態(tài) 對相鄰組件的影響。 圖5展示包含多個(gè)標(biāo)準(zhǔn)組件的集成電路30，即三個(gè)根據(jù)本發(fā)明實(shí)施例的標(biāo)準(zhǔn)組件 22及一個(gè)傳統(tǒng)組件14。如圖可見，該實(shí)施例中的額外多晶硅條帶延伸越過組件邊界而進(jìn)入 相鄰組件中，進(jìn)而補(bǔ)償當(dāng)切割標(biāo)準(zhǔn)組件22中的較短多晶硅條帶時(shí)導(dǎo)致的相鄰組件中任何 的多晶硅條帶被意外切割的情形。如可見，本發(fā)明實(shí)施例的標(biāo)準(zhǔn)組件可彼此組合或與傳統(tǒng) 的均一組件相組合。 盡管先前所述的實(shí)施例是用于多晶硅條帶，但是本領(lǐng)域技術(shù)人員應(yīng)明了，本技術(shù) 可用于組件的邊界狀態(tài)中出現(xiàn)的任何非均一性，技術(shù)概念可簡單表述為對組件增加另一非 均一性以減小該非均一性對鄰近組件的影響。 藉由根據(jù)圖4組合多個(gè)標(biāo)準(zhǔn)組件(例如，已在適當(dāng)位置具有它們的其它非均一性 的標(biāo)準(zhǔn)組件)，來建立圖5的集成電路，或可使用根據(jù)本發(fā)明一實(shí)施例的后置放技術(shù)(post placement techniques)來建立圖5的集成電路，其中在組件已定位于集成電路上各自的 置放位點(diǎn)中且已設(shè)計(jì)連接電路之后，識別該組件的邊界狀態(tài)的非均一性。隨后增加額外的 非均一性以減小所識別的非均一性對相鄰組件的影響。 舉例而言，圖6示意地展示如何藉由增加額外金屬化條帶來補(bǔ)償由金屬化所產(chǎn)生 的邊界狀態(tài)非均一性，在該狀況下，該金屬化條帶實(shí)際上不越過組件邊界而僅延伸超過通 常允許條帶延伸至的預(yù)定距離。應(yīng)注意，在該狀況下，條帶在預(yù)定距離的前方開始但在預(yù)定 距離的后方結(jié)束，而在其它實(shí)施例中，取決于設(shè)計(jì)標(biāo)準(zhǔn)，條帶可能在預(yù)定距離的后方或在預(yù) 定距離處開始。 亦應(yīng)注意，通常認(rèn)為標(biāo)準(zhǔn)組件是可以被保持為計(jì)算機(jī)碼并且實(shí)際上為產(chǎn)生屏
9蔽之前的制造視圖的標(biāo)準(zhǔn)組件表示形式。在標(biāo)準(zhǔn)組件的該表示中，仍存在層次關(guān)系 (hierarchy)，以便獨(dú)立觀察各個(gè)標(biāo)準(zhǔn)組件。 一旦制成屏蔽，該層次將在某種程度上損失且 更難以看見個(gè)別的標(biāo)準(zhǔn)組件。 可將標(biāo)準(zhǔn)組件視為印刷在硅上的標(biāo)準(zhǔn)組件，也可視為該標(biāo)準(zhǔn)組件的表示 (representation)。 圖7示意地展示切割屏蔽的一部分，該切割屏蔽可用于產(chǎn)生類似于圖4所示的標(biāo) 準(zhǔn)組件的標(biāo)準(zhǔn)組件22，其中兩個(gè)多晶硅條帶的一端被切掉，并且在邊界處提供額外的多晶 硅條帶(通過不切割而提供)以補(bǔ)償所述較短的多晶硅條帶。已切割的特征結(jié)構(gòu)52用來 產(chǎn)生組件之間的邊界層，在邊界層中通常不存在多晶硅條帶，而已切割的形狀55表示移除 多晶硅條帶的末端，以使該多晶硅條帶比相鄰的多晶硅條帶更短。如可于該圖中所見，已切 割的形狀55止于距離組件邊界的預(yù)定距離處，使得該多晶硅條帶的通常自兩個(gè)組件之間 的邊界被移除的部分不被移除，而是從該組件延伸且跨過該組件而進(jìn)入下一個(gè)組件中。此 舉補(bǔ)償該較短多晶硅條帶對相鄰組件的影響。 圖8展示流程圖，其圖示根據(jù)本發(fā)明一實(shí)施例的標(biāo)準(zhǔn)組件設(shè)計(jì)方法。第一步驟涉 及分析標(biāo)準(zhǔn)組件，并且在該分析中確定是否存在非均一邊界狀態(tài)。若檢測到非均一邊界狀 態(tài)，則產(chǎn)生另一非均一邊界狀態(tài)來減小所檢測的非均一邊界狀態(tài)對相鄰組件的影響。隨后 分析該組件以檢查是否存在任何其它的非均一邊界狀態(tài)，并且各非均一邊界狀態(tài)均藉由增 加另一非均一邊界狀態(tài)以減小所識別的非均一邊界狀態(tài)對相鄰組件的影響的方式來解決。 當(dāng)未檢測到其它非均一邊界狀態(tài)時(shí)，不需要對組件進(jìn)行修正。 圖9展示流程圖，其顯示根據(jù)本發(fā)明一實(shí)施例的集成電路設(shè)計(jì)方法。第一步驟包 含在置放位點(diǎn)布置多個(gè)標(biāo)準(zhǔn)組件，且在標(biāo)準(zhǔn)組件之間布置連接電路。隨后執(zhí)行下一步驟，即 識別在標(biāo)準(zhǔn)組件中的至少一個(gè)標(biāo)準(zhǔn)組件的邊界狀態(tài)中影響相鄰標(biāo)準(zhǔn)組件的特性的非均一 性，且隨后執(zhí)行的步驟是以塊級別(block level)引入結(jié)構(gòu)以減小所識別的非均一邊界狀 態(tài)對該相鄰標(biāo)準(zhǔn)組件的特性的影響。重復(fù)識別非均一性以及修正所述非均一性的這些步 驟，直到不再識別出非均一邊界狀態(tài)為止。因此，在該狀況下，利用在置放標(biāo)準(zhǔn)組件之后將 其它非均一性增加至標(biāo)準(zhǔn)組件在集成電路上的位點(diǎn)中來修正非均一性。 一旦完成此步驟， 輸出該集成電路的設(shè)計(jì)。應(yīng)注意，在集成電路的設(shè)計(jì)中，引入其它非均一性的結(jié)構(gòu)是以塊級 別(block level)引入的，亦即以比標(biāo)準(zhǔn)組件的層級較高的層次級引入。
本領(lǐng)域技術(shù)人員應(yīng)明了，盡管已描述涉及由邊界處的多晶硅層或金屬化層的非均 一性引起的非均一邊界狀態(tài)的特定實(shí)施例，但可以相同方式來補(bǔ)償其它的非均一邊界狀 態(tài)。舉例而言，沿著邊緣可能存在接觸點(diǎn)或通孔，而這些接觸點(diǎn)和通孔影響組件的邊界狀 態(tài)，且這些接觸點(diǎn)或通孔的非均一性(諸如由從一組均一的通孔中移除其中一個(gè)通孔而導(dǎo) 致的非均一性)可藉由將另一非均一性引入該標(biāo)準(zhǔn)組件中來補(bǔ)償。 盡管已在本文中參考附圖詳細(xì)描述了本發(fā)明的說明性實(shí)施例，但應(yīng)了解本發(fā)明不 限于上述這些確切說明的實(shí)施例，且在不脫離如由所附的權(quán)利要求所定義的本發(fā)明范疇及 精神的情況下，本領(lǐng)域技術(shù)人員可在這些實(shí)施例中實(shí)現(xiàn)各種改變及修改。舉例而言，在不 脫離本發(fā)明的范疇的情況下，可將下面的從屬權(quán)利要求的特征與獨(dú)立項(xiàng)的特征進(jìn)行各種組合。 主要組件符號說明
3 、4、 22 標(biāo)準(zhǔn)組件 10 多晶硅條帶 10a 12 13 14 15 16額外非均一性/額外多晶硅條帶 30 集成電路 52 特征結(jié)構(gòu) 55 形狀
性
g件界件
權(quán)利要求
一種標(biāo)準(zhǔn)組件的設(shè)計(jì)方法，包含以下步驟識別在該標(biāo)準(zhǔn)組件的邊界狀態(tài)中將會影響相鄰標(biāo)準(zhǔn)組件的特性的非均一性；引入另一非均一性至該組件中，以減小該所識別的非均一邊界狀態(tài)對該相鄰標(biāo)準(zhǔn)組件的該特性的影響。
2. 如權(quán)利要求1所述的設(shè)計(jì)方法，其中所述另一非均一性延伸超出該組件的該組件邊界。
3. 如權(quán)利要求1所述的設(shè)計(jì)方法，所述另一非均一性不改變該標(biāo)準(zhǔn)組件的邏輯功能。
4. 如權(quán)利要求1所述的設(shè)計(jì)方法，其中該標(biāo)準(zhǔn)組件包含由基板上的膜層所形成的電 路，且該標(biāo)準(zhǔn)組件的制造包含圖案化技術(shù)，其中至少一個(gè)屏蔽用以在各個(gè)膜層中產(chǎn)生制造 該標(biāo)準(zhǔn)組件的該電路所需要的圖案。
5. 如權(quán)利要求4所述的設(shè)計(jì)方法，其中所述圖案包括由所述膜層中的一個(gè)所形成的多個(gè)平行條帶，所述條帶中的至少一部分條帶被布置為從該標(biāo)準(zhǔn)組件的一邊界延伸至預(yù)定 距離，識別所述非均一性的所述步驟包含識別不延伸遠(yuǎn)至該預(yù)定距離的至少一個(gè)較短條 帶，以及引入所述另一非均一性的所述步驟包含在對應(yīng)于所述至少一個(gè)較短條帶的位置處 引入至少一個(gè)額外條帶，使得所述至少一個(gè)較短條帶與所述至少一個(gè)額外條帶之間存在間 隙，且所述至少一個(gè)額外條帶延伸超過該預(yù)定距離。
6. 如權(quán)利要求5所述的設(shè)計(jì)方法，其中所述至少一個(gè)額外條帶延伸跨過該組件的該邊界。
7. 如權(quán)利要求4所述的設(shè)計(jì)方法，其中所述圖案包括由所述膜層中的一個(gè)所形成的多 個(gè)平行條帶，所述條帶被布置成實(shí)質(zhì)均一的圖案，所述均一的圖案包含多個(gè)彼此間隔相同 距離而被定位且自該標(biāo)準(zhǔn)組件的一邊界延伸至預(yù)定距離的條帶，所述實(shí)質(zhì)均一的圖案包含 位于所述均一的圖案中且在與該邊界距離該預(yù)定距離處的至少一個(gè)間隙，引入所述另一非 均一性的所述步驟包含在對應(yīng)于所述至少一個(gè)間隙的位置處引入至少一個(gè)額外條帶，所述 至少一個(gè)額外條帶延伸超過該預(yù)定距離。
8. 如權(quán)利要求7所述的設(shè)計(jì)方法，其中所述至少一個(gè)額外條帶延伸跨過該組件的該邊界。
9. 如權(quán)利要求8所述的設(shè)計(jì)方法，其中所述至少一個(gè)間隙對應(yīng)于以下至少一個(gè)不存 在條帶，以及存在不從該組件的該邊界延伸至該預(yù)定距離的較短條帶。
10. 如權(quán)利要求4所述的設(shè)計(jì)方法，其中所述制造方法包含涉及每個(gè)膜層使用兩個(gè)屏 蔽的雙圖案化技術(shù)。
11. 如權(quán)利要求10所述的設(shè)計(jì)方法，其中該第一屏蔽包含用于繪制膜層的屏蔽，以及 該第二屏蔽包含用于切割所述膜層的部分的屏蔽。
12. 如權(quán)利要求IO所述的設(shè)計(jì)方法，其中該第一屏蔽包含用于繪制膜層的屏蔽，以及 該第二屏蔽包含用于繪制膜層的屏蔽，所述屏蔽具有不同形狀以產(chǎn)生總體最終圖案。
13. 如權(quán)利要求4所述的設(shè)計(jì)方法，其中所述膜層中的一膜層為多晶硅層。
14. 如權(quán)利要求4所述的設(shè)計(jì)方法，其中所述膜層中的一膜層是下列至少一個(gè)擴(kuò)散 層、接觸層、通孔層及金屬化層。
15. 如權(quán)利要求1所述的設(shè)計(jì)方法，其中引入所述另一非均一性至該組件中的所述步 驟包含使該組件增加結(jié)構(gòu)以減小該組件對該相鄰組件的影響。
16. 如權(quán)利要求1所述的設(shè)計(jì)方法，其中引入所述另一非均一性的所述步驟實(shí)質(zhì)上不 影響該組件的特性。
17. —種由權(quán)利要求1所述的設(shè)計(jì)所產(chǎn)生的標(biāo)準(zhǔn)組件。
18. —種包含至少兩個(gè)特征結(jié)構(gòu)的標(biāo)準(zhǔn)組件，各特征結(jié)構(gòu)產(chǎn)生非均一邊界狀態(tài)，所述非 均一邊界狀態(tài)中的至少一個(gè)減小所述至少兩個(gè)非均一邊界狀態(tài)中的至少另一個(gè)對相鄰標(biāo) 準(zhǔn)組件的影響。
19. 如權(quán)利要求18所述的標(biāo)準(zhǔn)組件，其中產(chǎn)生所述另一非均一性的所述特征結(jié)構(gòu)延伸 超出該組件的該組件邊界。
20. 如權(quán)利要求18所述的標(biāo)準(zhǔn)組件，其中產(chǎn)生所述另一非均一性的所述特征結(jié)構(gòu)不改 變該組件涉及其功能的結(jié)構(gòu)。
21. 如權(quán)利要求18所述的標(biāo)準(zhǔn)組件，該標(biāo)準(zhǔn)組件包含由基板上的膜層所形成的電路， 所述膜層被布置成圖案以形成該電路。
22. 如權(quán)利要求18所述的標(biāo)準(zhǔn)組件，其中所述圖案包括由所述膜層中的一個(gè)所形成 的多個(gè)平行條帶，其中所述條帶中的至少一部分條帶被布置成從該標(biāo)準(zhǔn)組件的一邊界延伸 至預(yù)定距離，以及不延伸遠(yuǎn)至該預(yù)定距離的至少一個(gè)較短條帶，以及對應(yīng)的至少一個(gè)額外 條帶，其布置在對應(yīng)于所述至少一個(gè)較短條帶的位置處，使得所述至少一個(gè)較短條帶與所 述至少一個(gè)額外條帶之間存在間隙，且所述至少一個(gè)額外條帶延伸超過該預(yù)定距離。
23. 如權(quán)利要求22所述的標(biāo)準(zhǔn)組件，其中所述至少一個(gè)額外條帶延伸跨過該組件的該 邊界。
24. 如權(quán)利要求21所述的標(biāo)準(zhǔn)組件，其中所述圖案包括由所述膜層中的一個(gè)所形成的 多個(gè)平行條帶，所述條帶被布置成實(shí)質(zhì)均一的圖案，所述均一的圖案包含多個(gè)以彼此間隔 相同距離而被定位且從該標(biāo)準(zhǔn)組件的一邊界延伸至預(yù)定距離的條帶，所述實(shí)質(zhì)均一的圖案 包含位于所述均一圖案中且在與該邊界距離該預(yù)定距離處的至少一個(gè)間隙，該標(biāo)準(zhǔn)組件包 含位于對應(yīng)于所述至少一個(gè)間隙的位置處的額外條帶，該額外條帶延伸超過該預(yù)定距離。
25. 如權(quán)利要求24所述的標(biāo)準(zhǔn)組件，其中該額外條帶延伸跨過該邊界。
26. 如權(quán)利要求24所述的標(biāo)準(zhǔn)組件，其中所述至少一個(gè)間隙對應(yīng)于以下至少一個(gè)不 存在條帶，以及存在不從該組件的該邊界延伸至該預(yù)定距離的較短條帶。
27. 如權(quán)利要求25所述的標(biāo)準(zhǔn)組件，其中該額外條帶自該預(yù)定距離與該組件邊界之間 的點(diǎn)延伸至超過該標(biāo)準(zhǔn)組件邊界的點(diǎn)。
28. 如權(quán)利要求25所述的標(biāo)準(zhǔn)組件，其中該額外條帶從該預(yù)定距離前方的點(diǎn)延伸至超 過該標(biāo)準(zhǔn)組件邊界的點(diǎn)。
29. 如權(quán)利要求21所述的標(biāo)準(zhǔn)組件，其中所述圖案包含多個(gè)條帶，所述多個(gè)條帶由多 晶硅形成。
30. 如權(quán)利要求21所述的標(biāo)準(zhǔn)組件，其中所述圖案包含多個(gè)條帶，所述多個(gè)條帶是由 擴(kuò)散層、接觸層、通孔層及金屬化層中的至少一個(gè)所形成。
31. —種集成電路，其包含多個(gè)標(biāo)準(zhǔn)組件，所述標(biāo)準(zhǔn)組件布置在標(biāo)準(zhǔn)組件置放位點(diǎn)中以 形成邏輯系統(tǒng)，所述標(biāo)準(zhǔn)組件中的至少一個(gè)包含如權(quán)利要求18所述的標(biāo)準(zhǔn)組件。
32. —種計(jì)算機(jī)程序碼，其包含如權(quán)利要求18所述的標(biāo)準(zhǔn)組件的邏輯功能的物理表示。
33. —種設(shè)計(jì)包含多個(gè)標(biāo)準(zhǔn)組件的集成電路的方法，包含以下步驟 在置放位點(diǎn)布置所述多個(gè)標(biāo)準(zhǔn)組件，且布置連接電路以連接所述多個(gè)標(biāo)準(zhǔn)組件； 識別在所述標(biāo)準(zhǔn)組件中的至少一個(gè)標(biāo)準(zhǔn)組件的邊界狀態(tài)中會影響相鄰標(biāo)準(zhǔn)組件的特 性的非均一性；以塊級別引入另一非均一性，以減小所識別的所述非均一邊界狀態(tài)對該相鄰標(biāo)準(zhǔn)組件 的該特性的影響。
全文摘要
本發(fā)明公開了標(biāo)準(zhǔn)組件的非均一邊界狀態(tài)的補(bǔ)償。本發(fā)明揭示一種設(shè)計(jì)標(biāo)準(zhǔn)組件的方法及一種標(biāo)準(zhǔn)組件。該設(shè)計(jì)方法包含以下步驟識別出在該標(biāo)準(zhǔn)組件的邊界狀態(tài)中會影響相鄰標(biāo)準(zhǔn)組件特性的非均一性；引入另一非均一性至該組件中以減小該所識別的非均一邊界狀態(tài)對該相鄰標(biāo)準(zhǔn)組件的特性的影響。
文檔編號G06F17/50GK101714179SQ20091017902
公開日2010年5月26日 申請日期2009年10月9日 優(yōu)先權(quán)日2008年10月7日
發(fā)明者D·P·克拉克, M·W·小弗里德里克 申請人:Arm有限公司