專利名稱：查詢設(shè)備以獲得信息的制作方法
查詢設(shè)備以獲得信息
背景技術(shù)：
在現(xiàn)代計算機系統(tǒng)中，各種部件根據(jù)給定的通信協(xié)議來彼此通信。例如，外圍
設(shè)備可以經(jīng)由中間接口與系統(tǒng)的處理器進(jìn)行通信，所述中間接口例如耦合在設(shè)備與處
理器之間的控制中心。這種通信的一種示例形式是根據(jù)所謂的快速外圍組件互連(PCI E^reSSTM(PCIeTM))通信協(xié)議。 典型的事務(wù)包括寫入事務(wù)和讀取事務(wù)、中斷等。典型地，外圍設(shè)備使用讀取事務(wù)從 存儲器獲得數(shù)據(jù)。然而，這些設(shè)備通常不將讀取事務(wù)直接傳送給處理器，例如不查詢關(guān)于處 理器的信息。這是因為由于會發(fā)生輸入輸出相關(guān)并且會進(jìn)一步在處理器中產(chǎn)生排序問題， 所以允許這樣的查詢是非常規(guī)的并且困難的。因此，雖然處理器可以包括各種標(biāo)識信息，例 如處理器標(biāo)識符(ID)信息、融合信息、狀態(tài)信息或關(guān)于其性能的配置信息等，但是耦合到 處理器的設(shè)備通常難以或者不可能獲得這些信息。


圖1是根據(jù)本發(fā)明的一個實施例的方法的流程圖。 圖2是根據(jù)本發(fā)明的一個實施例的系統(tǒng)的一部分的框圖。 圖3是根據(jù)本發(fā)明的實施例的處理器單元的框圖。 圖4是根據(jù)本發(fā)明的另一個實施例的處理器單元的框圖。 圖5是根據(jù)本發(fā)明的一個實施例的系統(tǒng)的框圖。 圖6是根據(jù)本發(fā)明的另一個實施例的系統(tǒng)的框圖。
具體實施例方式
在各種實施例中，為了使耦合到處理器單元的設(shè)備能夠直接從該處理器單元獲得 信息，可以提供包括寫入-寫入事務(wù)的數(shù)據(jù)流。特別地，來自諸如外圍設(shè)備這樣的設(shè)備的寫 入事務(wù)的寄存器存取的廠商定義的消息(RAVDM，或簡稱VDM)可以用于從處理器單元請求 信息。響應(yīng)于該寫入請求，處理器單元可以使用類似的寫入請求事務(wù)來獲得所請求的信息， 并將其提供回外圍設(shè)備。以這種方式，可以避免與讀取請求有關(guān)的復(fù)雜問題。這些復(fù)雜問題 包括數(shù)據(jù)相關(guān)性問題和排序問題。此外，對處理器的這種讀取通常不發(fā)生，因為存儲器控制 器或其它控制器設(shè)備不提供允許對處理器單元的內(nèi)部設(shè)備進(jìn)行讀取的對等周期。從歷史上 看，未曾支持過從外圍設(shè)備對根(例如，處理器)單元的上游配置讀取/寫入(R/W)訪問。 在一個實施例中，這種寫入-寫入事務(wù)可以與使用模型一起使用，以獲得關(guān)于處
理器單元的配置信息，例如可以在系統(tǒng)加電或初始化期間發(fā)生。特別地，在一種這樣的實現(xiàn) 中，外設(shè)控制器中心(PCH)可以請求與處理器單元有關(guān)的所謂的庫存單位(SKU)信息。這 種SKU信息可以提供關(guān)于處理器在工廠中所配置的配置細(xì)節(jié)。也就是說，某些處理器可以 制造成具有各種特征，例如多個核心、可用的工作頻率、附加的功能單元、工作模式等。然 而，在制造期間可以對不同的處理器進(jìn)行不同的配置。例如，可編程熔絲可以用于僅使能給 定處理器功能的特定部分。以這種方式，制造商可以容易地制造具有相同半導(dǎo)體加工工序
4(例如，掩模等)的許多批設(shè)備，然后在工廠中，每一個處理器可以被單獨編程以使能/禁用 各種特征。以這種方式，可以根據(jù)所使能的特征以不同的價格水平出售共同制造的設(shè)備。
因此在一些使用模型中，PCH或其它耦合到這樣的處理器的外圍設(shè)備可以在啟動 時設(shè)法確定處理器的性能。所以，使用根據(jù)本發(fā)明的實施例的寫入-寫入事務(wù)，外圍設(shè)備可 以獲得能夠包含ID信息的配置和性能信息，例如處理器廠商、處理器類型(即，用途細(xì)分 (segment targeted))、處理器的年代(即，生產(chǎn)的年份)、使能/禁用的特征、最大功耗、典 型時延等。 現(xiàn)在參照圖l，示出了根據(jù)本發(fā)明的一個實施例的方法的流程圖。如圖1所示，方 法100可以由處理器單元執(zhí)行來接收寫入請求并且對它進(jìn)行相應(yīng)的處理。如圖1所示，方 法100可以從接收針對預(yù)定位置的寫入查詢開始(框IIO)。例如，處理器單元的接口可以 從耦合在它與諸如PCH這樣的外圍設(shè)備之間的互連接收寫入請求。該寫入請求可以是針對 預(yù)定總線/設(shè)備/功能(BDF&BAR)及偏移的RAV匿寫入。此外，除了寫入請求的該地址信 息之外，該請求還可以包括可以被使用或者可以不被使用的數(shù)據(jù)，如后文對此的進(jìn)一步描 述。作為一個示例，BDF/Bar和偏移可以用于標(biāo)識處理器單元內(nèi)的在其中存儲請求的隊列， 例如，廠商定義的消息(V匿)隊列。 仍然參照圖l，基于所述位置信息，可以將寫入請求路由到所述位置(框120)。因 此，例如可以通過處理器單元的各種電路將寫入請求轉(zhuǎn)發(fā)給寫入隊列。
之后，可以隨后從目標(biāo)位置讀取寫入查詢的信息(框130)。例如，當(dāng)VDM隊列的 針對該寫入請求的條目到達(dá)該隊列的頂部時，可以處理該條目。所讀取的信息可以用于處 理來自外圍設(shè)備的寫入請求，就像該寫入請求是訪問處理器單元的期望信息的讀取請求一 樣。例如，條目中的偏移信息可以用于指示要從何處獲得所請求的信息。因此，可以基于所 請求的信息從所述位置獲得期望信息(框140)。本發(fā)明的范圍并不限于此，例如，偏移可以 預(yù)先確定要獲得的信息。在這種實現(xiàn)中，偏移可以用來觸發(fā)微碼或其它硬件、軟件或固件來 獲得期望信息。該信息可以與處理器單元中存在的一組配置寄存器中的一個或更多個相對 應(yīng)。這種配置寄存器可以包括處理器ID寄存器、一個或更多個包含關(guān)于使能或禁用各種處 理器特征、總線速度等的信息的性能寄存器。如下文將討論的，可以使用與寫入查詢一同接 收到的數(shù)據(jù)來實現(xiàn)其他獲得信息的方式。 接著，當(dāng)已經(jīng)獲得了請求信息時，可以形成因此作為輸入的寫入請求的響應(yīng)的寫
入請求(框150)。作為一個示例，該寫入請求可以是類似的RAV匿消息，以將所獲得的信息
寫回外圍設(shè)備。因此，在框160處，可以將寫入請求從處理器單元輸出到請求設(shè)備。可替換
地，在框160處，可以將所形成的寫入請求從處理器單元輸出到借助CPU單元寄存器確定的
不同設(shè)備。由此，所形成的寫入請求用作對輸入的寫入查詢的響應(yīng)。因此，多個寫入-寫入
事務(wù)與輸入的讀取請求及相關(guān)聯(lián)的返回到請求設(shè)備的完成消息具有相同的效果，而不存在
給出的通信協(xié)議在排序需求、相關(guān)性方面的復(fù)雜性、額外的內(nèi)部數(shù)據(jù)路徑復(fù)雜性等問題。雖
然所描述的是圖1的實施例中的特定實現(xiàn)，但是本發(fā)明的范圍并不限于此。 這些實施例可以用許多不同的系統(tǒng)和處理器類型來實現(xiàn)。然而，某些實現(xiàn)可以結(jié)
合具有處理器單元的平臺來使用，所述處理器單元可以是單沖模集成電路，其包括多個處
理器核心、高速緩沖存儲器、相關(guān)聯(lián)的邏輯、存儲器控制器、接口控制器等。 現(xiàn)在參照圖2，示出了根據(jù)本發(fā)明的一個實施例的系統(tǒng)的一部分的框圖。如圖2所示，系統(tǒng)200包括耦合到存儲器260的處理器單元210和PCH280，所述存儲器260在一個實 施例中可以是動態(tài)隨機存取存儲器(DRAM)。如圖2所示，處理器單元210可以包括多個核 心220a-220d(總稱為核心220)。每一個核心可以與相應(yīng)的高速緩沖存儲器225a_225d(總 稱為高速緩沖存儲器225)相關(guān)聯(lián)。此外，處理器單元210包括非核心邏輯230，其可以包括 處理器的不在核心中的各種邏輯，例如，特定接口和控制邏輯。處理器單元210內(nèi)還存在輸 入/輸出(I/O)接口 240，其提供與互連245的接口，所述互連245在一個實施例中可以是 直接媒體接口 (DMI)或另一耦合在處理器單元210與PCH 280之間的點對點互連。此外， 處理器單元210還包括存儲器控制器250，其提供了處理器單元與存儲器260之間的接口 。 盡管為了便于說明示出了這些受限的部件，但是應(yīng)當(dāng)理解，在處理器單元210內(nèi)可以存在 附加部件，例如，固定功能單元、其它處理單元等。 如還在圖2中示出的，非核心邏輯230可以包括能夠幫助處理寫入-寫入事務(wù)的 各種部件。更特別地，可以被外圍設(shè)備請求的信息能夠保存在一組配置或存儲器映射寄存 器232中。如上所述，這些寄存器可以包括關(guān)于處理器單元210的標(biāo)識和性能的各種信息。 當(dāng)請求經(jīng)由仲裁器234被非核心邏輯230接收時，其被存儲在廠商定義的消息(VDM)隊列 235中。當(dāng)隊列的該條目到達(dá)隊列的頂部或頭部時，非核心邏輯230從寄存器232獲得信息 并通過多路分路器236發(fā)送該信息，之后對該信息排隊以存儲到VDM隊列238中。當(dāng)輸出 到仲裁器239時，對包含期望信息的寫入請求消息與其他輸出請求進(jìn)行仲裁。注意，在圖2 的說明中，僅示出了單個到仲裁器234和239的輸入。然而，應(yīng)當(dāng)理解，在各種實現(xiàn)中，這些 仲裁器可以被配置為在從不同核心、邏輯、接口等接收到的各種輸入的請求之間進(jìn)行仲裁。
因此，當(dāng)從PCH 280(并且更具體地，從PCH 280內(nèi)的管理引擎285)接收到輸入的 RAV匿寫入查詢時，可以通過I/O接口 240將請求提供給非核心邏輯230以供處理。然后， 響應(yīng)于所述查詢，可以從非核心邏輯230發(fā)送具有所請求的信息的對應(yīng)寫入查詢，以通過 1/0接口 240將其傳輸回PCH 280。盡管為了便于說明示出了圖2的實施例中的受限的細(xì) 節(jié)，但是應(yīng)當(dāng)理解，本發(fā)明的范圍并不限于此方案。 現(xiàn)在參照圖3，進(jìn)一步說明了根據(jù)本發(fā)明的實施例的處理器單元。如在圖3中所 示，提供了關(guān)于非核心邏輯230的其它細(xì)節(jié)。具體地說，圖3示出了根據(jù)本發(fā)明的實施例 的寫入-寫入事務(wù)的數(shù)據(jù)流。從PCH 280發(fā)起RAV匿寫入查詢(1)，在處理器單元210中 通過I/O接口 240接收該查詢(2)，該I/O接口 240使得將該查詢寫入到VDM隊列235中 (3)。注意，此時在所述事務(wù)中，來自PCH的寫入查詢已經(jīng)被處理，因此關(guān)于通信協(xié)議(例 如，PCIe協(xié)議)的排序規(guī)則終止。當(dāng)該寫入查詢所請求的信息被獲取時，第二寫入查詢(4) 被形成，然后該第二寫入查詢從非核心邏輯230被發(fā)送(5)，并且通過I/O接口 240傳輸至 PCH 280(6)。注意，該第二寫入請求是獨立生成并且已排序的事務(wù)，從而不存在關(guān)于之前寫 入事務(wù)的相關(guān)性或排序問題。 在其它實現(xiàn)中，可以提供更靈活的方式來處理寫入-寫入事務(wù)，而不是接收促使 (基于總線/設(shè)備/功能/bar和偏移)獲得和發(fā)送來自預(yù)定的位置的響應(yīng)數(shù)據(jù)的寫入請 求。例如，可以接收具有數(shù)據(jù)的RAVDM寫入。如上所述，該數(shù)據(jù)可以被存儲在例如VDM隊列 中。當(dāng)從V匿隊列進(jìn)行訪問時，該數(shù)據(jù)可以用作信息索引被寫回外圍設(shè)備。注意，該索引可 以直接訪問信息或者可以結(jié)合門鈴機制來使用，下文將進(jìn)一步對此進(jìn)行描述。在又一些實 施例中，與寫入查詢一起被接收的數(shù)據(jù)可以被使用、操作(例如，增加、加密等)并且在響應(yīng)
6寫入查詢中被返回。例如，在一種這樣的實現(xiàn)中，處理器單元可以接收具有第一值(例如， 值l)的ping信號。然后，當(dāng)發(fā)送相應(yīng)的寫入查詢時，該數(shù)據(jù)值可以被增加并且以值2返回 給請求的外圍設(shè)備。注意，在一些實現(xiàn)中，可以反向進(jìn)行這種處理，即其中處理器單元發(fā)送 Ping信號，而外圍設(shè)備發(fā)送具有更新的數(shù)據(jù)值的ping返回數(shù)據(jù)。 此外，在一些實施例中，可以從外圍設(shè)備接收多個寫入請求，并且基于這些請求從 這些寫入請求本身所指示的位置獲得數(shù)據(jù)。也就是說，其它實現(xiàn)可以使用所謂的門鈴寄存 器來訪問由一個或更多個寫入請求所指示的信息，而不是預(yù)定傳送作為對預(yù)定BDF/BAR和 偏移的單個寫入請求的響應(yīng)的特定配置或其它信息。作為一種這樣的示例，來自外圍設(shè)備 的第一寫入請求可以包括針對門鈴寄存器的BDF/BAR和偏移，該門鈴寄存器寫有這樣的數(shù) 據(jù)，該數(shù)據(jù)可以包含關(guān)于來自處理器單元的期望響應(yīng)的信息。例如，該數(shù)據(jù)可以包括與以下 內(nèi)容相關(guān)的信息響應(yīng)BDF/BAR和偏移、信息源(例如，熔絲、寄存器、隱藏寄存器等)、返回 的數(shù)據(jù)量的指示、諸如路由提示這樣的屬性以及要采取的操作等。這些操作可以對觸發(fā)的 寫入數(shù)據(jù)進(jìn)行處理。例如，可以對返回數(shù)據(jù)進(jìn)行加密，可以增加與寫入請求一起發(fā)送的數(shù)據(jù) 值并將其與對應(yīng)的應(yīng)答寫入請求一起返回，或者可以執(zhí)行另一操作，例如請求的處理器操 作，這些操作一旦完成，可以使得應(yīng)答寫入請求被發(fā)送?？梢栽诙鄠€寫入請求中發(fā)送這樣的 信息，其中第二或之后的請求觸發(fā)其中存儲較早的寫入請求的數(shù)據(jù)的門鈴寄存器。
現(xiàn)在參照圖4，示出了根據(jù)本發(fā)明的另一個實施例的處理器單元的框圖。如在圖4 中所示，系統(tǒng)400包括處理器單元410。處理器單元410可以包括與圖2中的部件類似的 部件，即420"420d、高速緩沖存儲器425"425d、非核心邏輯430、 I/O接口 440和MCH 450。 然而，在該實現(xiàn)中，非核心邏輯430包括門鈴寄存器435，其被配置為通過仲裁器434從PCH 480接收輸入的寫入請求。在存儲了來自第一寫入請求的初始數(shù)據(jù)之后，來自PCH 480的第 二寫入事務(wù)可以訪問該信息并且將它用作索引從特定的一個或更多個配置寄存器432獲 得信息。所獲得的信息又可以通過多路分路器436被發(fā)送并被存儲在VDM隊列438中，直 到將它從仲裁器439發(fā)送到接口 440。 可以以許多不同的系統(tǒng)類型來實現(xiàn)這些實施例?，F(xiàn)在參照圖5，示出了根據(jù)本發(fā) 明的實施例的系統(tǒng)的框圖。如在圖5中所示，多處理器系統(tǒng)500是點對點互連系統(tǒng)，并且包 括具有第一處理器570和芯片組590的處理器單元571。如在圖5中所示，第一處理器570 和第二處理器580通過點對點互連550進(jìn)行耦合。如在圖5中所示，處理器570和580的 每一個可以是多核處理器，包括第一和第二處理器核心(即，處理器核心574a和574b以及 處理器核心584a和584b)。每一個處理器還可以包括非核心邏輯575和585，其可以處理 來自外圍設(shè)備的輸入的寫入請求，就像該寫入請求是用于獲得并提供處理器的配置信息的 讀取請求一樣。 仍然參照圖5，第一處理器570還包括存儲器控制器572和點對點(P_P)接口 576 與578。類似地，第二處理器580包括存儲器控制器582和P_P接口 586與588。如在圖5 中所示，存儲器控制器572和582將處理器耦合到相應(yīng)的存儲器，即存儲器532和存儲器 534，其可以是在本地附接到相應(yīng)處理器的主存儲器(例如，動態(tài)隨機存取存儲器(DRAM)) 的部分。第一處理器570和第二處理器580可以通過P-P互連552和554分別耦合到芯片 組590。如在圖5中所示，芯片組590包括P-P接口 594和598。 此外，芯片組590包括接口 592，用于將芯片組590與高性能圖形引擎538進(jìn)行耦合。芯片組590又可以通過接口 596耦合到第一總線516。如在圖5中所示，各種I/O設(shè)備 514和總線橋518可以耦合到第一總線516，該總線橋518將第一總線516耦合到第二總線 520。各種設(shè)備可以耦合到第二總線520，在一個實施例中，例如包括鍵盤/鼠標(biāo)522、通信 設(shè)備526和諸如磁盤驅(qū)動器或其他大容量存儲設(shè)備這樣的數(shù)據(jù)存儲單元528，該數(shù)據(jù)存儲 單元528可以包括代碼530。此外，音頻I/0 524可以耦合到第二總線520。
現(xiàn)在參照圖6，示出了根據(jù)本發(fā)明的另一個實施例的系統(tǒng)的框圖。如在圖6中所 示，系統(tǒng)400可以是前端總線(FSB)系統(tǒng)，或其它基于互連的處理器系統(tǒng)，其中，處理器420 通過處理器互連415耦合到包括非核心邏輯430的芯片組410。在其它方面，系統(tǒng)400可以 類似于圖4的系統(tǒng)。但是要注意存在也耦合到芯片組410的外部圖形卡465。
這些實施例可以用代碼來實現(xiàn)并且可以被存儲在其上存儲有指令的存儲介質(zhì)上， 所述指令可以用來對系統(tǒng)進(jìn)行編程以執(zhí)行這些指令。所述存儲介質(zhì)可以包括但不限于任 何類型的盤，包括軟盤、光盤、致密盤只讀存儲器(CD-ROM)、可重寫致密盤(CD-RW)以及磁 光盤；半導(dǎo)體器件，例如只讀存儲器(ROM)、諸如動態(tài)隨機存取存儲器(DRAM)與靜態(tài)隨機存 取存儲器(SRAM)這樣的隨機存取存儲器(RAM)、可擦可編程只讀存儲器(EPROM)、閃存存儲 器、電可擦可編程只讀存儲器(EEPROM)、磁卡或光卡；或者適合于存儲電子指令的任何其 他類型的介質(zhì)。 盡管已經(jīng)針對數(shù)量有限的實施例描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員將從中意識 到許多修改和變體。所附權(quán)利要求書意圖涵蓋落入本發(fā)明的實質(zhì)精神和范圍內(nèi)的所有這種 修改和變體。
權(quán)利要求
一種方法，包括在處理器單元中接收來自外圍設(shè)備的第一寫入請求；響應(yīng)于所述第一寫入請求，獲得所述處理器單元的信息；以及將包括所述信息的第二寫入請求從所述處理器單元發(fā)送到所述外圍設(shè)備，其中，所述第二寫入請求是響應(yīng)于所述第一寫入請求被發(fā)送的。
2. 根據(jù)權(quán)利要求1所述的方法，其中，所述信息包括存儲在一個或更多個寄存器中的、關(guān)于所述處理器單元的廠商特有信息，并且其中，用于在所述處理器單元與所述外圍設(shè)備之間進(jìn)行通信的通信協(xié)議未規(guī)定來自所述外圍設(shè)備的讀取請求對所述一個或更多個配置寄存器進(jìn)行訪問。
3. 根據(jù)權(quán)利要求1所述的方法，還包括接收包含總線/設(shè)備/功能/Bar和偏移的所述第一寫入請求，其中，所述總線/設(shè)備/功能/Bar和所述偏移用于將條目存儲在所述處理器單元的非核心邏輯的第一隊列中。
4. 根據(jù)權(quán)利要求3所述的裝置，其中，所述第一寫入請求不包括數(shù)據(jù)，并且所述偏移用于向所述非核心邏輯指示所述處理器單元中獲得所述信息的預(yù)定位置。
5. 根據(jù)權(quán)利要求4所述的裝置，其中，所述第一寫入請求查找所述處理器單元的庫存單位(SKU)信息，而不從所述外圍設(shè)備向所述處理器單元發(fā)送讀取請求。
6. 根據(jù)權(quán)利要求1所述的方法，還包括將所述第一寫入請求的數(shù)據(jù)寫入所述處理器單元的第一隊列的條目中，并且獲得所述處理器單元的與所述第一隊列中存儲的所述數(shù)據(jù)相對應(yīng)的位置處的信息。
7. 根據(jù)權(quán)利要求6所述的方法，其中，所述處理器單元在所述條目到達(dá)所述第一隊列的頭部時，從所述處理器單元的至少一個配置寄存器獲得信息。
8. 根據(jù)權(quán)利要求6所述的方法，還包括在所述第一寫入請求被寫入所述第一隊列時，針對所述第一寫入請求終止通信協(xié)議的排序規(guī)則。
9. 根據(jù)權(quán)利要求8所述的方法，還包括生成就所述排序規(guī)則而言與所述第一寫入請求無關(guān)的所述第二寫入請求。
10. —種裝置，包括處理器單元，包括接口 ，其通過互連與外圍設(shè)備進(jìn)行通信，所述接口接收來自所述外圍設(shè)備的寫入查詢以執(zhí)行對所述處理器單元的第一位置的寫入操作，其中，所述寫入查詢包括請求所述處理器單元的廠商特有信息的指示；耦合到所述第一位置的邏輯，其中，所述邏輯響應(yīng)于所述寫入查詢來訪問所述廠商特有信息，并且生成第二寫入查詢以將所述廠商特有信息發(fā)送給所述外圍設(shè)備，其中，在所述邏輯中接收到所述寫入查詢時，所述互連的通信協(xié)議的排序規(guī)則關(guān)于所述寫入查詢終止，并且就所述排序規(guī)則而言所述第二寫入查詢獨立于所述寫入查詢；多個核心，其耦合到所述邏輯以響應(yīng)于指令來執(zhí)行操作；以及存儲器控制器，其耦合到所述邏輯以與存儲器進(jìn)行通信。
11. 根據(jù)權(quán)利要求io所述的裝置，其中，所述邏輯在多個輸入的請求之間進(jìn)行仲裁并且選擇寫入查詢來存儲到所述第一位置。
12. 根據(jù)權(quán)利要求IO所述的裝置，其中，所述第一位置是廠商定義的消息隊列，并且其中，當(dāng)與所述寫入查詢相對應(yīng)的寫入查詢的條目在所述廠商定義的消息隊列的頭部時，所 述邏輯訪問所述處理器單元的至少一個寄存器，以獲得所述廠商特有信息。
13. 根據(jù)權(quán)利要求10所述的裝置，其中，所述廠商特有信息被存儲在一個或更多個配 置寄存器中，并且其中，所述通信協(xié)議未規(guī)定來自所述外圍設(shè)備的讀取請求對所述一個或 更多個配置寄存器進(jìn)行訪問。
14. 根據(jù)權(quán)利要求IO所述的裝置，其中，所述邏輯包括包含輸入仲裁器的非核心邏輯， 所述輸入仲裁器接收輸入的請求并且選擇所述輸入的請求之一來輸入到第一隊列中。
15. 根據(jù)權(quán)利要求14所述的裝置，其中，所述非核心邏輯還包括多路復(fù)用器，所述多路 分路器響應(yīng)于所述寫入查詢來選擇輸出到第二隊列的廠商特有信息。
16. 根據(jù)權(quán)利要求15所述的裝置，其中，所述非核心邏輯還包括輸出仲裁器，所述仲裁器接收輸出請求并且選擇所述輸出請求之一來發(fā)送給所述接口。
17. 根據(jù)權(quán)利要求IO所述的裝置，其中，所述邏輯響應(yīng)于從所述外圍設(shè)備的管理引擎 所接收到的寫入查詢，生成所述第二查詢。
18. —種系統(tǒng)，包括處理器單元，其包括通過互連與外圍設(shè)備進(jìn)行通信的接口 、響應(yīng)于指令來執(zhí)行操作的 多個核心、與存儲器進(jìn)行通信的存儲器控制器，所述接口從所述外圍設(shè)備接收寫入請求，以 將信息寫入所述處理器單元，其中，所述寫入請求被所述處理器單元當(dāng)做讀取請求一樣處 理，從而，所述處理器單元將包括所述處理器單元的廠商特有信息的第二寫入請求發(fā)送給 所述外圍設(shè)備；所述外圍設(shè)備，其通過所述互連耦合到所述處理器單元，其中，所述外圍設(shè)備在所述系 統(tǒng)初始化時生成所述寫入請求；以及所述存儲器，其耦合到所述處理器單元。
19. 根據(jù)權(quán)利要求18所述的系統(tǒng)，其中，所述處理器單元還包括邏輯，所述邏輯響應(yīng)于 所述寫入請求來訪問所述廠商特有信息，并生成所述第二寫入請求，并且其中，在所述邏輯 中接收到所述寫入請求時，所述互連的通信協(xié)議的排序規(guī)則關(guān)于所述寫入請求終止，并且 就所述排序規(guī)則而言所述第二寫入請求獨立于所述寫入請求。
20. 根據(jù)權(quán)利要求19所述的系統(tǒng)，其中，所述互連上的通信是根據(jù)快速外圍組件互連 (PCIe)協(xié)議，并且其中，所述PCIe協(xié)議未規(guī)定來自所述外圍設(shè)備的讀取請求對所述處理器 單元的廠商特有信息進(jìn)行訪問。
全文摘要
在一個實施例中，本發(fā)明包括一種用于查詢設(shè)備以獲得信息的方法，用于在處理器單元中接收來自外圍設(shè)備的第一寫入請求；響應(yīng)于所述第一寫入請求來獲得所述處理器單元的信息；以及將包括所述信息的第二寫入請求從所述處理器單元發(fā)送到所述外圍設(shè)備。描述了其它實施例，并且要求保護這些實施例。
文檔編號G06F13/20GK101714127SQ20091022145
公開日2010年5月26日 申請日期2009年9月29日 優(yōu)先權(quán)日2008年9月29日
發(fā)明者B·R·懷特 申請人:英特爾公司