專利名稱：存儲(chǔ)裝置以及用來(lái)存取非揮發(fā)性存儲(chǔ)器的存儲(chǔ)器控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種存儲(chǔ)裝置，尤指一種可以主動(dòng)對(duì)外部寫入數(shù)據(jù)進(jìn)行壓縮的存儲(chǔ)裝 置以及用來(lái)存取一非揮發(fā)性存儲(chǔ)器的一存儲(chǔ)器控制器。
背景技術(shù)：
在一般的快閃存儲(chǔ)器中，其每一個(gè)區(qū)塊的抹除(erase)與寫入(write)次數(shù)是有 限制的，亦即，若是一區(qū)塊的抹除與寫入的次數(shù)超過(guò)一定值(例如10萬(wàn)次)，則該區(qū)塊很有 可能會(huì)損毀，而造成快閃存儲(chǔ)器無(wú)法繼續(xù)使用。因此，為了延長(zhǎng)快閃存儲(chǔ)器的壽命，一般可 以使用一種平均抹寫儲(chǔ)存區(qū)塊技術(shù)(wear-leveling)將來(lái)自外部的數(shù)據(jù)平均地寫入至快 閃存儲(chǔ)器中的每一個(gè)區(qū)塊，或是其它類似的算法。然而，雖然上述算法能達(dá)到延長(zhǎng)快閃存儲(chǔ) 器的效果，但如何進(jìn)一步減少快閃存儲(chǔ)器中區(qū)塊的抹除以及寫入次數(shù)以延長(zhǎng)快閃存儲(chǔ)器的 壽命，仍是一重要的課題。

發(fā)明內(nèi)容
因此，本發(fā)明的目的之一在于提供一種可以主動(dòng)對(duì)外部寫入數(shù)據(jù)進(jìn)行壓縮的存儲(chǔ) 裝置以及用來(lái)存取一非揮發(fā)性存儲(chǔ)器的一存儲(chǔ)器控制器，以解決上述的問(wèn)題。依據(jù)本發(fā)明一方面提供的一種存儲(chǔ)裝置，包含有一非揮發(fā)性存儲(chǔ)器以及一存儲(chǔ)器 控制器，其中該存儲(chǔ)器控制器耦接于該非揮發(fā)性存儲(chǔ)器，并用來(lái)存取該非揮發(fā)性存儲(chǔ)器，且 該存儲(chǔ)器控制器與該非揮發(fā)性存儲(chǔ)器是分別設(shè)置于兩個(gè)獨(dú)立的芯片中；當(dāng)一外部數(shù)據(jù)欲寫 入至該非揮發(fā)性存儲(chǔ)器時(shí)，該存儲(chǔ)器控制器對(duì)該外部數(shù)據(jù)進(jìn)行壓縮，并將壓縮后的外部數(shù) 據(jù)儲(chǔ)存至該非揮發(fā)性存儲(chǔ)器中。依據(jù)本發(fā)明另一方面提供一種用來(lái)存取一非揮發(fā)性存儲(chǔ)器的存儲(chǔ)器控制器，其中 該存儲(chǔ)器控制器與該非揮發(fā)性存儲(chǔ)器是分別設(shè)置于兩個(gè)獨(dú)立的芯片中，且該存儲(chǔ)器控制器 包含有一壓縮/解壓縮處理器。該壓縮/解壓縮器是用來(lái)對(duì)一外部數(shù)據(jù)進(jìn)行壓縮，并將壓 縮后的外部數(shù)據(jù)儲(chǔ)存至該非揮發(fā)性存儲(chǔ)器。依據(jù)本發(fā)明又一方面的提供一種存儲(chǔ)裝置，包含有一非揮發(fā)性存儲(chǔ)器、一存儲(chǔ)器 控制器以及一壓縮/解壓縮處理器。該非揮發(fā)性存儲(chǔ)器是設(shè)置于一第一芯片中；該存儲(chǔ)器 控制器耦接于該非揮發(fā)性存儲(chǔ)器，且用來(lái)存取(Access)該非揮發(fā)性存儲(chǔ)器；該壓縮/解壓 縮處理器耦接該存儲(chǔ)器控制器，其中該存儲(chǔ)器控制器以及該壓縮/解壓縮處理器是設(shè)置于 一第二芯片中，且該第二芯片是不同于該第一芯片。當(dāng)一外部數(shù)據(jù)欲寫入至該非揮發(fā)性存 儲(chǔ)器時(shí)，該壓縮/解壓縮處理器對(duì)該外部數(shù)據(jù)進(jìn)行壓縮，并將壓縮后的外部數(shù)據(jù)通過(guò)該存 儲(chǔ)器控制器儲(chǔ)存至該非揮發(fā)性存儲(chǔ)器中。依據(jù)本發(fā)明的存儲(chǔ)裝置以及存儲(chǔ)器控制器，外部數(shù)據(jù)是先經(jīng)過(guò)壓縮后才會(huì)儲(chǔ)存至 快閃存儲(chǔ)器中，因此，可以減少快閃存儲(chǔ)器中區(qū)塊的抹除以及寫入次數(shù)，進(jìn)而延長(zhǎng)快閃存儲(chǔ) 器的壽命。


圖1為依據(jù)本發(fā)明一第一實(shí)施例的存儲(chǔ)裝置的示意圖。圖2為依據(jù)本發(fā)明一第二實(shí)施例的存儲(chǔ)裝置的示意圖。
具體實(shí)施例方式請(qǐng)參考圖1，圖1為依據(jù)本發(fā)明一第一實(shí)施例的存儲(chǔ)裝置100的示意圖。如圖1所 示，存儲(chǔ)裝置100包含有一接口電路110、一實(shí)體層(physical layer)處理裝置121、一接 口控制器122、一總線123、一存儲(chǔ)器124、一處理器125以及一快閃存儲(chǔ)器控制器126以及 一非揮發(fā)性存儲(chǔ)器(在本實(shí)施例中是以快閃存儲(chǔ)器電路130為例)，其中快閃存儲(chǔ)器控制 器1 包含有一壓縮/解壓縮處理器128。此外，接口電路110可以為串行先進(jìn)技術(shù)附加 裝置(Serial Advanced Technology Attachment, SATA)接口、通用串行總線(Universal Serial Bus, USB)接 口 或是夕卜圍元件互連(Peripheral Component Interconnect Express,PCIE)接口其中之一，也可以是結(jié)合USB以及SATA接口，或是USB、SATA以及PCIE 接口的任意組合；此外，實(shí)體層處理裝置121可以依據(jù)接口電路的規(guī)格而采用SATA、USB或 是PCIE實(shí)體層處理裝置，或是USB、SATA以及PCIE實(shí)體層處理裝置的任意組合；且接口控 制器122亦可以依據(jù)接口電路的規(guī)格而采用SATA、USB或是PCIE接口控制器，或是USB、 SATA以及PCIE接口控制器的任意組合；存儲(chǔ)裝置100可為一可攜式存儲(chǔ)裝置，且可以與一 電腦主機(jī)140中的接口插座150連結(jié)。此外，快閃存儲(chǔ)器電路130是設(shè)置于至少一第一芯 片中(亦即，快閃存儲(chǔ)器電路130可以為一個(gè)或多個(gè)芯片)，而實(shí)體層處理裝置121、接口控 制器122、總線123、存儲(chǔ)器124、處理器125以及快閃存儲(chǔ)器控制器1 是設(shè)置于一第二芯 片中，且該第二芯片與至少該第一芯片分別為獨(dú)立的芯片。當(dāng)存儲(chǔ)裝置100與電腦主機(jī)140連結(jié)后，且電腦主機(jī)140欲將一數(shù)據(jù)寫入至快閃 存儲(chǔ)器電路130中時(shí)，首先，數(shù)據(jù)信號(hào)會(huì)先通過(guò)接口電路110、實(shí)體層處理裝置121以及接口 控制器122來(lái)將該數(shù)據(jù)通過(guò)總線123傳送至快閃存儲(chǔ)器控制器126中。接著，當(dāng)快閃存儲(chǔ)器控制器1 接收到通過(guò)總線123傳來(lái)的外部數(shù)據(jù)后，壓縮/解 壓縮處理器1 對(duì)所接收到的外部數(shù)據(jù)進(jìn)行壓縮，之后再將壓縮后的外部數(shù)據(jù)儲(chǔ)存至快閃 存儲(chǔ)器電路130。換句話說(shuō)，從電腦主機(jī)140所傳送來(lái)的數(shù)據(jù)是先經(jīng)過(guò)壓縮才會(huì)儲(chǔ)存至快閃 存儲(chǔ)器電路130中，如此一來(lái)，儲(chǔ)存至快閃存儲(chǔ)器電路130中的數(shù)據(jù)量將會(huì)減少，進(jìn)而減少 快閃存儲(chǔ)器電路130中區(qū)塊的抹除與寫入次數(shù)，快閃存儲(chǔ)器電路130的壽命也因此延長(zhǎng)。詳細(xì)來(lái)說(shuō)，在傳統(tǒng)的存儲(chǔ)裝置中，外部數(shù)據(jù)是直接通過(guò)快閃存儲(chǔ)器控制器來(lái)傳送 至快閃存儲(chǔ)器電路，假設(shè)存儲(chǔ)裝置接收到IK位組(byte)的數(shù)據(jù)，且存儲(chǔ)裝置每一個(gè)周期 (cycle)處理1位組數(shù)據(jù)，，則傳統(tǒng)的存儲(chǔ)裝置需要進(jìn)行10M個(gè)周期的數(shù)據(jù)處理來(lái)將數(shù)據(jù)儲(chǔ) 存至快閃存儲(chǔ)器電路，而儲(chǔ)存至快閃存儲(chǔ)器電路中的數(shù)據(jù)量為IK位組。相較于傳統(tǒng)的存儲(chǔ) 裝置，本發(fā)明的快閃存儲(chǔ)控制器126中的壓縮/解壓縮處理器1 會(huì)將所接收到的IK位組 數(shù)據(jù)，動(dòng)態(tài)壓縮為N位組數(shù)據(jù)，其中N < 1024，之后，實(shí)時(shí)經(jīng)過(guò)N個(gè)周期后，將N位組數(shù)據(jù)儲(chǔ) 存至快閃存儲(chǔ)器電路1130中。需注意的是，壓縮/解壓縮控制器1 可以將所有欲寫入快閃存儲(chǔ)器電路130的 數(shù)據(jù)進(jìn)行壓縮，并將壓縮后的數(shù)據(jù)進(jìn)入至快閃存儲(chǔ)器電路130中；或是僅針對(duì)部分的數(shù)據(jù) 進(jìn)行壓縮，并將部份的壓縮后數(shù)據(jù)以及部分的未壓縮數(shù)據(jù)寫入至快閃存儲(chǔ)器電路130中，這些設(shè)計(jì)上的變化均應(yīng)隸屬于本發(fā)明的范疇。此外，在本實(shí)施例中，壓縮/解壓縮控制器1 對(duì)數(shù)據(jù)進(jìn)行壓縮后，可以直接將壓 縮后的數(shù)據(jù)存入至快閃存儲(chǔ)器電路130中，亦可以將壓縮后數(shù)據(jù)先儲(chǔ)存至存儲(chǔ)器124，之后 再將儲(chǔ)存在存儲(chǔ)器124中的壓縮后數(shù)據(jù)傳送至快閃存儲(chǔ)器電路130中。另一方面，當(dāng)存儲(chǔ)裝置100與電腦主機(jī)140連結(jié)后，且電腦主機(jī)140欲讀取快閃存 儲(chǔ)器電路130中的一內(nèi)部數(shù)據(jù)時(shí)，壓縮/解壓縮控制器1觀可以對(duì)該內(nèi)部數(shù)據(jù)進(jìn)行解壓縮， 并將解壓縮后的內(nèi)部數(shù)據(jù)輸出至電腦主機(jī)140。詳細(xì)來(lái)說(shuō)，在解壓縮的流程中，當(dāng)快閃存儲(chǔ)器控制器126收到一讀取快閃存儲(chǔ)器 電路130中內(nèi)部數(shù)據(jù)的命令后，假設(shè)所需讀取的數(shù)據(jù)量為IK位組(實(shí)際上儲(chǔ)存在快閃存儲(chǔ) 器電路130中的數(shù)據(jù)量為N位組，且N< 10M)，則經(jīng)過(guò)N個(gè)周期(cycle)后，壓縮/解壓縮 控制器1 會(huì)將儲(chǔ)存在快閃存儲(chǔ)器電路130中的N位組料進(jìn)行解壓縮作業(yè)并并儲(chǔ)存至存儲(chǔ) 器124中，此時(shí)，儲(chǔ)存至存儲(chǔ)器124中的數(shù)據(jù)量為IK位組。此外，在內(nèi)部數(shù)據(jù)通過(guò)快閃存儲(chǔ) 器控制器1 儲(chǔ)存至存儲(chǔ)器124的過(guò)程中，壓縮/解壓縮處理器1 會(huì)動(dòng)態(tài)地去存取存儲(chǔ) 器124中的數(shù)據(jù)，并將解壓縮后的數(shù)據(jù)通過(guò)總線123傳至接口控制器122，其中壓縮/解壓 縮處理器1 傳送數(shù)據(jù)至接口控制器122的時(shí)間為IK的周期，且數(shù)據(jù)量為IK位組。請(qǐng)參考圖2，圖2為依據(jù)本發(fā)明一第二實(shí)施例的存儲(chǔ)裝置200的示意圖。如圖2所 示，存儲(chǔ)裝置200包含有一接口電路210、一實(shí)體層(physical layer)處理裝置221、一接 口控制器222、一總線223、一存儲(chǔ)器224、一處理器225以及一快閃存儲(chǔ)器控制器226、一壓 縮/解壓縮處理器228以及一非揮發(fā)性存儲(chǔ)器(在本實(shí)施例中是以快閃存儲(chǔ)器電路230為 例)。此外，接口電路210可以為SATA接口、USB接口或是PCIE接口其中的一，也可以是結(jié) 合USB以及SATA接口，或是USB、SATA以及PCIE接口的任意組合；此外，實(shí)體層處理裝置 221可以依據(jù)接口電路的規(guī)格而采用SATA、USB或是PCIE實(shí)體層處理裝置，或是USB、SATA 以及PCIE實(shí)體層處理裝置的任意組合；且接口控制器222亦可以依據(jù)接口電路的規(guī)格而采 用SATA、USB或是PCIE接口控制器，或是USB、SATA以及PCIE接口控制器的任意組合；存 儲(chǔ)裝置200可為一可攜式存儲(chǔ)裝置，且可以與一電腦主機(jī)MO中的接口插座250連結(jié)。此 外，快閃存儲(chǔ)器電路230設(shè)置于至少一第一芯片中(亦即，快閃存儲(chǔ)器230可以為一個(gè)或多 個(gè)芯片)，而實(shí)體層處理裝置221、接口控制器222、總線223、存儲(chǔ)器224、處理器225以及快 閃存儲(chǔ)器控制器226、壓縮/解壓縮處理器2 是設(shè)置于一第二芯片中，且該第二芯片與至 少該第一芯片分別為獨(dú)立的芯片。存儲(chǔ)裝置200與圖1所示的存儲(chǔ)裝置100的差異僅在于存儲(chǔ)裝置100中的壓縮/ 解壓縮處理器1 是實(shí)作于快閃存儲(chǔ)器控制器126中(亦即為快閃存儲(chǔ)器控制器1 中的 一個(gè)模塊)，而存儲(chǔ)裝置200中的壓縮/解壓縮處理器2 則是獨(dú)立實(shí)作于第二芯片中(亦 即，獨(dú)立實(shí)作于快閃存儲(chǔ)器控制器2 之外)，此外，存儲(chǔ)裝置200中元件的操作與圖1所 示的存儲(chǔ)裝置100非常類似，本發(fā)明所屬領(lǐng)域中具有通常知識(shí)者在閱讀過(guò)上述有關(guān)存儲(chǔ)裝 置100的相關(guān)敘述后，應(yīng)能輕易了解存儲(chǔ)裝置200中各個(gè)元件的操作，因此細(xì)節(jié)在此不再贅 述。簡(jiǎn)要?dú)w納本發(fā)明，依據(jù)本發(fā)明的存儲(chǔ)裝置以及快閃存儲(chǔ)器控制器，外部數(shù)據(jù)是先 經(jīng)過(guò)存儲(chǔ)器控制器的壓縮后才會(huì)儲(chǔ)存至快閃存儲(chǔ)器電路中，因此，可以減少快閃存儲(chǔ)器電 路中區(qū)塊的抹除以及寫入次數(shù)，進(jìn)而延長(zhǎng)快閃存儲(chǔ)器電路的壽命。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡根據(jù)本發(fā)明申請(qǐng)專利范圍所做的均等變化 與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種存儲(chǔ)裝置，包含有一非揮發(fā)性存儲(chǔ)器；以及一存儲(chǔ)器控制器，耦接于該非揮發(fā)性存儲(chǔ)器，用來(lái)存取該非揮發(fā)性存儲(chǔ)器，其中該存儲(chǔ) 器控制器與該非揮發(fā)性存儲(chǔ)器是分別設(shè)置于兩個(gè)獨(dú)立的芯片中；其中當(dāng)一外部數(shù)據(jù)欲寫入至該非揮發(fā)性存儲(chǔ)器時(shí)，該存儲(chǔ)器控制器對(duì)該外部數(shù)據(jù)進(jìn)行 壓縮，并將壓縮后的外部數(shù)據(jù)儲(chǔ)存至該非揮發(fā)性存儲(chǔ)器中。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)裝置，其特征在于，該非揮發(fā)性存儲(chǔ)器是一快閃存儲(chǔ)器。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)裝置，其特征在于，該存儲(chǔ)器控制器對(duì)所有欲寫入至該 非揮發(fā)性存儲(chǔ)器的外部數(shù)據(jù)進(jìn)行壓縮，并將壓縮后的外部數(shù)據(jù)儲(chǔ)存至該非揮發(fā)性存儲(chǔ)器 中。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)裝置，其特征在于，當(dāng)一主機(jī)欲讀取該非揮發(fā)性存儲(chǔ)器 中一內(nèi)部數(shù)據(jù)時(shí)，該存儲(chǔ)器控制器對(duì)該內(nèi)部數(shù)據(jù)進(jìn)行解壓縮，并將解壓縮后的內(nèi)部數(shù)據(jù)輸 出至該主機(jī)。
5.一種用來(lái)存取一非揮發(fā)性存儲(chǔ)器的存儲(chǔ)器控制器，其中該存儲(chǔ)器控制器與該非揮發(fā) 性存儲(chǔ)器是分別設(shè)置于兩個(gè)獨(dú)立的芯片中，該存儲(chǔ)器控制器包含有一壓縮/解壓縮處理器，用來(lái)對(duì)一外部數(shù)據(jù)進(jìn)行壓縮，并將壓縮后的外部數(shù)據(jù)儲(chǔ)存至 該非揮發(fā)性存儲(chǔ)器。
6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器控制器，其特征在于，該非揮發(fā)性存儲(chǔ)器是一快閃存 儲(chǔ)器。
7.根據(jù)權(quán)利要求5所述的存儲(chǔ)器控制器，其特征在于，該壓縮/解壓縮處理器對(duì)所有欲 寫入該非揮發(fā)性存儲(chǔ)器中的的外部數(shù)據(jù)進(jìn)行壓縮，并將壓縮后的外部數(shù)據(jù)輸出至該非揮發(fā) 性存儲(chǔ)器。
8.根據(jù)權(quán)利要求5所述的存儲(chǔ)器控制器，其特征在于，當(dāng)一主機(jī)欲讀取該非揮發(fā)性存 儲(chǔ)器中一內(nèi)部數(shù)據(jù)時(shí)，該壓縮/解壓縮處理器讀取該內(nèi)部數(shù)據(jù)，且對(duì)該內(nèi)部數(shù)據(jù)進(jìn)行解壓 縮，并將解壓縮后的內(nèi)部數(shù)據(jù)輸出至該主機(jī)。
9.一種存儲(chǔ)裝置，包含有一非揮發(fā)性存儲(chǔ)器，設(shè)置于一第一芯片中；以及一存儲(chǔ)器控制器，耦接于該非揮發(fā)性存儲(chǔ)器，用來(lái)存取該非揮發(fā)性存儲(chǔ)器；一壓縮/解壓縮處理器，耦接該存儲(chǔ)器控制器，其中該存儲(chǔ)器控制器以及該壓縮/解壓 縮處理器是設(shè)置于一第二芯片中，且該第二芯片是不同于該第一芯片；其中當(dāng)一外部數(shù)據(jù)欲寫入至該非揮發(fā)性存儲(chǔ)器時(shí)，該壓縮/解壓縮處理器對(duì)該外部數(shù) 據(jù)進(jìn)行壓縮，并將壓縮后的外部數(shù)據(jù)通過(guò)該存儲(chǔ)器控制器儲(chǔ)存至該非揮發(fā)性存儲(chǔ)器中。
10.根據(jù)權(quán)利要求9所述的存儲(chǔ)裝置，其特征在于，該非揮發(fā)性存儲(chǔ)器是一快閃存儲(chǔ)器。
11.根據(jù)權(quán)利要求9所述的存儲(chǔ)裝置，其特征在于，該壓縮/解壓縮處理器對(duì)所有欲寫 入至該非揮發(fā)性存儲(chǔ)器的外部數(shù)據(jù)進(jìn)行壓縮，并將壓縮后的外部數(shù)據(jù)儲(chǔ)存至該非揮發(fā)性存 儲(chǔ)器中。
12.根據(jù)權(quán)利要求9所述的存儲(chǔ)裝置，其特征在于，當(dāng)一主機(jī)欲讀取該非揮發(fā)性存儲(chǔ)器 中一內(nèi)部數(shù)據(jù)時(shí)，該壓縮/解壓縮處理器對(duì)該內(nèi)部數(shù)據(jù)進(jìn)行解壓縮，并將解壓縮后的內(nèi)部數(shù)據(jù)輸出至該主機(jī)。
全文摘要
本發(fā)明是一種存儲(chǔ)裝置以及用來(lái)存取非揮發(fā)性存儲(chǔ)器的存儲(chǔ)器控制器。該存儲(chǔ)器控制器耦接于該非揮發(fā)性存儲(chǔ)器，并用來(lái)存取該非揮發(fā)性存儲(chǔ)器，且該存儲(chǔ)器控制器與該非揮發(fā)性存儲(chǔ)器分別設(shè)置于兩個(gè)獨(dú)立的芯片中；當(dāng)一外部數(shù)據(jù)欲寫入至該非揮發(fā)性存儲(chǔ)器時(shí)，該存儲(chǔ)器控制器對(duì)該外部數(shù)據(jù)進(jìn)行壓縮，并將壓縮后的外部數(shù)據(jù)儲(chǔ)存至該非揮發(fā)性存儲(chǔ)器中。
文檔編號(hào)G06F3/06GK102063265SQ20091022640
公開日2011年5月18日 申請(qǐng)日期2009年11月17日 優(yōu)先權(quán)日2009年11月17日
發(fā)明者袁國(guó)華, 陳肇男 申請(qǐng)人:智微科技股份有限公司