專利名稱：一種混合數(shù)制加法器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種混合數(shù)制加法器，特別涉及到一種混合數(shù)制加法器的實(shí)現(xiàn)方法和 具體硬件的結(jié)構(gòu)，可用于嵌入式處理器、控制器以及專用soc中的運(yùn)算器的設(shè)計(jì)和制造。
背景技術(shù)：
混合數(shù)制運(yùn)算應(yīng)用非常廣泛，例如預(yù)付費(fèi)的電子電表、電子水表、電子醫(yī)療設(shè)備 CT、電子血壓計(jì)等眾多電子產(chǎn)品中，都存在混合數(shù)制運(yùn)算與轉(zhuǎn)換的問(wèn)題，運(yùn)算主要是二進(jìn)制 運(yùn)算，傳統(tǒng)的辦法是通過(guò)軟件完成，這種方式處理效率低，而且不利于嵌入式應(yīng)用系統(tǒng)的開(kāi) 發(fā)與維護(hù)。在處理器、控制器以及專用soc迅猛發(fā)展的今天，面對(duì)嵌入式系統(tǒng)應(yīng)用開(kāi)發(fā)周期 越來(lái)越短、可靠性要求越來(lái)越高、處理速度要求越來(lái)越快的市場(chǎng)需求驅(qū)動(dòng)下，集成混合數(shù)制 運(yùn)算功能于一個(gè)單芯片已成為嵌入式處理器、嵌入式控制器以及專用soc產(chǎn)品提供商的不 二選擇?？墒?，特殊功能運(yùn)算器的設(shè)計(jì)一直是國(guó)外封鎖的核心技術(shù)，公開(kāi)發(fā)表的文獻(xiàn)中也鮮 有明確、詳盡的實(shí)現(xiàn)方法與結(jié)構(gòu)的報(bào)道。

發(fā)明內(nèi)容
本發(fā)明的技術(shù)解決問(wèn)題克服現(xiàn)有技術(shù)的不足，提供了一種混合數(shù)制加法器，本發(fā) 明的混合加法器單元結(jié)構(gòu)面積小、運(yùn)算功耗低，便于在芯片上實(shí)現(xiàn)，可根據(jù)計(jì)算需要對(duì)加法 器計(jì)算位數(shù)進(jìn)行靈活擴(kuò)展，能夠?qū)崿F(xiàn)二進(jìn)制運(yùn)算和BCD碼表示的十進(jìn)制數(shù)運(yùn)算。
本發(fā)明的技術(shù)解決方案一種混合數(shù)制加法器，由n個(gè)四位混合加法器單元構(gòu)成， 每個(gè)混合加法器單元包括輸入數(shù)據(jù)選通器、操作數(shù)a數(shù)據(jù)鎖存控制器、操作數(shù)b數(shù)據(jù)鎖存控 制器、四位加法器、數(shù)制進(jìn)位合成器、數(shù)值溢出判斷器、數(shù)制規(guī)格化器、混合數(shù)制四位運(yùn)算結(jié) 果選通器，四位操作數(shù)a和四位操作數(shù)b分別接入輸入數(shù)據(jù)選通器的數(shù)據(jù)輸入端，輸入數(shù)據(jù) 選通器在數(shù)制控制信號(hào)和執(zhí)行周期計(jì)數(shù)控制信號(hào)的控制下對(duì)輸入的四位操作數(shù)a和四位 操作數(shù)b進(jìn)行選通，輸入數(shù)據(jù)選通器的選通結(jié)果傳輸至操作數(shù)a數(shù)據(jù)鎖存控制器的輸入端 和操作數(shù)b數(shù)據(jù)鎖存控制器的輸入端，操作數(shù)a數(shù)據(jù)鎖存控制器和操作數(shù)b數(shù)據(jù)鎖存控制 器在數(shù)制控制信號(hào)和執(zhí)行周期計(jì)數(shù)控制信號(hào)的控制下對(duì)選通的四位操作數(shù)a和四位操作 數(shù)b進(jìn)行鎖存，操作數(shù)a數(shù)據(jù)鎖存控制器和操作數(shù)b數(shù)據(jù)鎖存控制器的鎖存結(jié)果接入四位 加法器的四位操作數(shù)輸入端，其中操作數(shù)a數(shù)據(jù)鎖存控制器的鎖存結(jié)果接入四位加法器的 四位操作數(shù)輸入a端，操作數(shù)b數(shù)據(jù)鎖存控制器的鎖存結(jié)果接入四位加法器的四位操作數(shù) 輸入b端，四位加法器對(duì)鎖存的四位操作數(shù)a和四位操作數(shù)b進(jìn)行四位二進(jìn)制數(shù)加法運(yùn)算， 四位加法器的四位運(yùn)算結(jié)果分別接入數(shù)值溢出判斷器、數(shù)制規(guī)格化器和混合數(shù)制四位運(yùn)算 結(jié)果選通器的輸入端，四位加法器的運(yùn)算進(jìn)位輸出接入數(shù)制進(jìn)位合成器的輸入端，數(shù)值溢 出判斷器根據(jù)四位加法器的四位運(yùn)算結(jié)果進(jìn)行數(shù)值溢出判斷輸出十進(jìn)制數(shù)BCD碼溢出信 號(hào)，十進(jìn)制數(shù)BCD碼溢出信號(hào)接入數(shù)制規(guī)格化器和數(shù)制進(jìn)位合成器，數(shù)制規(guī)格化器根據(jù)十 進(jìn)制數(shù)BCD碼溢出信號(hào)將四位加法器的四位運(yùn)算結(jié)果通過(guò)十進(jìn)制規(guī)格化操作轉(zhuǎn)變成標(biāo)準(zhǔn) BCD碼的數(shù)制規(guī)格化數(shù)，數(shù)制進(jìn)位合成器根據(jù)數(shù)制控制信號(hào)對(duì)四位加法器的運(yùn)算進(jìn)位和十進(jìn)制數(shù)BCD碼溢出信號(hào)進(jìn)行選通，數(shù)制進(jìn)位合成器的輸出作為本級(jí)混合加法器單元的進(jìn)位 輸出接入相鄰高位混合加法器單元中四位加法器中的進(jìn)位輸入端，數(shù)制規(guī)格化器輸出的數(shù) 制規(guī)格化數(shù)接入混合數(shù)制四位運(yùn)算結(jié)果選通器和輸入數(shù)據(jù)選通器的選擇輸入端，混合數(shù)制 四位運(yùn)算結(jié)果選通器在數(shù)制控制信號(hào)和執(zhí)行周期計(jì)數(shù)控制信號(hào)的控制下對(duì)四位加法器的 四位輸出結(jié)果和數(shù)制規(guī)格化數(shù)進(jìn)行選通輸出本級(jí)混合加法器單元的四位運(yùn)算結(jié)果，其中n 為自然數(shù)。 所述輸入數(shù)據(jù)選通器為4位并行結(jié)構(gòu)，每位結(jié)構(gòu)相同，其中一位的結(jié)構(gòu)包括第 一二輸入與門(mén)、第二二輸入與門(mén)、第三二輸入與門(mén)、第四二輸入與門(mén)、第一非門(mén)、第二非門(mén)、 第三非門(mén)、二輸入與非門(mén)、二輸入或門(mén)、第一二輸入選擇器和第二二輸入選擇器，執(zhí)行周期 計(jì)數(shù)控制信號(hào)的低位接第一二輸入與門(mén)的一個(gè)輸入端，執(zhí)行周期計(jì)數(shù)控制信號(hào)的高位通過(guò) 第一非門(mén)接第一二輸入與門(mén)的另一個(gè)輸入端，第一二輸入與門(mén)的輸出端接第二二輸入與門(mén) 的一個(gè)輸入端，數(shù)制控制信號(hào)接第二二輸入與門(mén)的另一個(gè)輸入端，第二二輸入與門(mén)的輸出 端接第一二輸入選擇器的AS控制端，執(zhí)行周期計(jì)數(shù)控制信號(hào)的低位與高位作為二輸入與
非門(mén)的兩個(gè)輸入端，數(shù)制控制信號(hào)通過(guò)第二非門(mén)接二輸入或門(mén)的一個(gè)輸入端，二輸入與非 門(mén)的輸出端接二輸入或門(mén)的另一個(gè)輸入端，二輸入或門(mén)的輸出端接第二二輸入選擇器的 AS控制端和第一二輸入選擇器的BS控制端，執(zhí)行周期計(jì)數(shù)控制信號(hào)的高位接第三二輸入 與門(mén)的一個(gè)輸入端，執(zhí)行周期計(jì)數(shù)控制信號(hào)的低位通過(guò)第三非門(mén)接第三二輸入與門(mén)的另一 個(gè)輸入端，第三二輸入與門(mén)的輸出端接第四二輸入與門(mén)的一個(gè)輸入端，數(shù)制控制信號(hào)接第 四二輸入與門(mén)的另一個(gè)輸入端，第四二輸入與門(mén)的輸出端接第二二輸入選擇器的BS控制 端，其中一位操作數(shù)a接第一二輸入選擇器的B數(shù)據(jù)端，與操作數(shù)a相同位的操作數(shù)b接 第二二輸入選擇器的A數(shù)據(jù)端，與操作數(shù)a相同位的數(shù)制規(guī)格化數(shù)接第一二輸入選擇器的 A數(shù)據(jù)端和第二二輸入選擇器的B數(shù)據(jù)端，第一二輸入選擇器的輸出為選通的a操作數(shù)，第 二二輸入選擇器的輸出為選通的b操作數(shù)。 所述操作數(shù)a數(shù)據(jù)鎖存控制器和操作數(shù)b數(shù)據(jù)鎖存控制器的結(jié)構(gòu)相同，均為4位 并行結(jié)構(gòu)，每位的結(jié)構(gòu)包括第一二輸入與門(mén)、第二二輸入與門(mén)、第三二輸入與門(mén)、第一反相 器、第二反相器、第三反相器、二輸入或門(mén)、二輸入或非門(mén)、二輸入選擇器和觸發(fā)器，數(shù)制控 制信號(hào)的非接二輸入選擇器的AS控制端，數(shù)制控制信號(hào)接二輸入選擇器的BS控制端，選 通的操作數(shù)分別接二輸入選擇器的A數(shù)據(jù)端和觸發(fā)器的D數(shù)據(jù)端，執(zhí)行周期計(jì)數(shù)控制信號(hào) 的低位接第二二輸入與門(mén)和第三二輸入與門(mén)的一個(gè)輸入端，執(zhí)行周期計(jì)數(shù)控制信號(hào)通過(guò)第 二反相器接第一二輸入與門(mén)的一個(gè)輸入端，執(zhí)行周期計(jì)數(shù)控制信號(hào)的高位通過(guò)第三反相器 接第一二輸入與門(mén)和第三二輸入與門(mén)的另一個(gè)輸入端，執(zhí)行周期計(jì)數(shù)控制信號(hào)的高位接第 二二輸入與門(mén)的另一個(gè)輸入端，第一二輸入與門(mén)與第二二輸入與門(mén)的輸出接二輸入或門(mén)的 兩個(gè)輸入端，二輸入或門(mén)的輸出接觸發(fā)器的時(shí)鐘端，觸發(fā)器的輸出通過(guò)第一反相器接二輸 入或非門(mén)的一個(gè)輸入端，第三二輸入與門(mén)的輸出接二輸入或非門(mén)的另一個(gè)輸入端，二輸入 或非門(mén)的輸出接二輸入選擇器的B數(shù)據(jù)端，二輸入選擇器的輸出為鎖存后的操作數(shù)。
所述四位加法器的結(jié)構(gòu)包括第一全加器、第二全加器、第三全加器、第四全加器、
四輸入或非門(mén)、反相器和二輸入選擇器，第一全加器、第二全加器、第三全加器和第四全加 器按行波進(jìn)位連接，鎖存a數(shù)據(jù)分別接到第一全加器、第二全加器、第三全加器和第四全加 器的A數(shù)據(jù)輸入端，鎖存b數(shù)據(jù)分別接到第一全加器、第二全加器、第三全加器和第四全加器的B數(shù)據(jù)輸入端，低一級(jí)的進(jìn)位合成信號(hào)接第一全加器的進(jìn)位輸入端C和二輸入選擇器 的B數(shù)據(jù)端，第一全加器的進(jìn)位輸出端CA接第二全加器的進(jìn)位輸入端C，第二全加器的進(jìn)位 輸出端CA接第三全加器的進(jìn)位輸入端C，第三全加器的進(jìn)位輸出端CA接第四全加器的進(jìn)位 輸入端C，第四全加器的進(jìn)位輸出端CA接二輸入選擇器的A數(shù)據(jù)端，第一全加器、第二全加 器、第三全加器和第四全加器的四個(gè)進(jìn)位傳遞信號(hào)端PN接四輸入或非門(mén)的四個(gè)輸入端，四 輸入或非門(mén)的輸出分別接二輸入選擇器的AS控制端和反相器的輸入端，反相器的輸出接 二輸入選擇器的BS控制端，第一全加器、第二全加器、第三全加器和第四全加器的S端輸出 四位運(yùn)算結(jié)果，二輸入選擇器的輸出為四位加法器的進(jìn)位信號(hào)。 所述全加器的結(jié)構(gòu)包括二輸入或非門(mén)、第一二輸入與非門(mén)、第二二輸入與非門(mén)、
第三二輸入與非門(mén)、第四二輸入與非門(mén)、第五二輸入與非門(mén)、第一二輸入或門(mén)、第二二輸入 或門(mén)、第一反相器和第二反相器，A數(shù)據(jù)輸入端和B數(shù)據(jù)輸入端作為二輸入或非門(mén)的兩個(gè) 輸入，二輸入或非門(mén)的輸出為進(jìn)位傳遞信號(hào)端PN，同時(shí)A數(shù)據(jù)輸入端和B數(shù)據(jù)輸入端作為 第一二輸入與非門(mén)的兩個(gè)輸入，第一二輸入與非門(mén)的輸出為進(jìn)位產(chǎn)生信號(hào)端GN， A數(shù)據(jù)輸 入端和B數(shù)據(jù)輸入端作為第一二輸入或門(mén)的兩個(gè)輸入，第一二輸入或門(mén)的輸出和第一二輸 入與非門(mén)的輸出接第二二輸入與非門(mén)的兩個(gè)輸入，第二二輸入與非門(mén)的輸出為半加運(yùn)算結(jié) 果，半加運(yùn)算結(jié)果接第一反相器的輸入，第一反相器的輸出接第二二輸入或門(mén)和第三二輸 入與非門(mén)的一個(gè)輸入端，進(jìn)位輸入端C接第二二輸入或門(mén)和第三二輸入與非門(mén)的另一個(gè)輸 入，第二二輸入或門(mén)的輸出和第三二輸入與非門(mén)的輸出接第四二輸入與非門(mén)的兩個(gè)輸入， 第四二輸入與非門(mén)的輸出接第二反相器的輸入，第二反相器的輸出為全加器的運(yùn)算結(jié)果， 第一二輸入與非門(mén)的輸出和第三二輸入與非門(mén)的輸出接第五二輸入與非門(mén)的兩個(gè)輸入，第 五二輸入與非門(mén)的輸出為全加器的進(jìn)位輸出端CA。 所述數(shù)值溢出判斷器的結(jié)構(gòu)包括二輸入或門(mén)、二輸入與非門(mén)和反相器，四位加法 器第二位和第三位的運(yùn)算結(jié)果接二輸入或門(mén)的兩個(gè)輸入端，四位加法器最高位運(yùn)算結(jié)果和 二輸入或門(mén)的輸出接二輸入與非門(mén)的兩個(gè)輸入端，二輸入與非門(mén)的輸出通過(guò)反相器后得到 十進(jìn)制數(shù)BCD碼溢出信號(hào)。 所述數(shù)制進(jìn)位合成器的結(jié)構(gòu)包括二輸入選擇器和反相器，數(shù)制控制信號(hào)分別接
二輸入選擇器的AS控制端和反相器的輸入端，反相器的輸出接二輸入選擇器的BS控制端，
十進(jìn)制數(shù)BCD碼溢出信號(hào)接二輸入選擇器的A數(shù)據(jù)端，四位加法器的進(jìn)位信號(hào)接二輸入選
擇器的B數(shù)據(jù)端，二輸入選擇器的輸出為本級(jí)混合加法器單元的進(jìn)位合成信號(hào)。 所述數(shù)制規(guī)格化器的結(jié)構(gòu)包括第一全加器、第二全加器和異或門(mén)，四位加法器的
最低位運(yùn)算結(jié)果直接輸出為十進(jìn)制規(guī)格化數(shù)的最低位，四位加法器的第二位運(yùn)算結(jié)果接入
第一全加器的A輸入端，四位加法器的第三位運(yùn)算結(jié)果接入第二全加器的A數(shù)據(jù)端，十進(jìn)制
數(shù)BCD碼溢出信號(hào)接第一全加器、第二全加器的B數(shù)據(jù)端，第一全加器的進(jìn)位輸入端C接
地，第一全加器的進(jìn)位輸出端CA接第二全加器的進(jìn)位輸入端C，第二全加器的進(jìn)位輸出端
CA和四位加法器的最高位運(yùn)算結(jié)果分別接異或門(mén)的兩個(gè)輸入端，異或門(mén)的輸出為十進(jìn)制規(guī)
格化數(shù)的最高位，第一全加器的運(yùn)算結(jié)果輸出為十進(jìn)制規(guī)格化數(shù)的第二位，第二全加器的
運(yùn)算結(jié)果輸出為十進(jìn)制規(guī)格化數(shù)的第三位。 所述混合數(shù)制四位運(yùn)算結(jié)果選通器為四位并行結(jié)構(gòu)，每位結(jié)構(gòu)相同，其中一位的 結(jié)構(gòu)包括第一反相器、第二反相器、第一二輸入與門(mén)、第二二輸入與門(mén)和二輸入選擇器，數(shù)制控制信號(hào)接第二反相器的輸入，第二反相器的輸出接二輸入選擇器的AS控制端，執(zhí)行周 期計(jì)數(shù)控制信號(hào)的低位接第一反相器的輸入，第一反相器的輸出和執(zhí)行周期計(jì)數(shù)控制信號(hào) 的高位接第一二輸入與門(mén)的兩個(gè)輸入端，第一二輸入與門(mén)的輸出與數(shù)制控制信號(hào)接第二二 輸入與門(mén)的兩個(gè)輸入端，第二二輸入與門(mén)的輸出接二輸入選擇器的BS控制端，四位加法器 的其中一位運(yùn)算結(jié)果接二輸入選擇器的A數(shù)據(jù)端，與四位加法器的運(yùn)算結(jié)果相同位的十進(jìn) 制規(guī)格化數(shù)接二輸入選擇器的B數(shù)據(jù)端，二輸入選擇器的輸出為混合加法器單元的一位運(yùn) 算結(jié)果。 本發(fā)明與現(xiàn)有技術(shù)相比具有以下優(yōu)點(diǎn) (1)本發(fā)明的混合數(shù)制加法器單元結(jié)構(gòu)簡(jiǎn)單、面積小、功耗低，便于在芯片上實(shí)現(xiàn)， 增強(qiáng)了嵌入式應(yīng)用的實(shí)用性。
(2)本發(fā)明的計(jì)算位數(shù)可根據(jù)計(jì)算需求進(jìn)行靈活的擴(kuò)展，適應(yīng)性強(qiáng)。
(3)本發(fā)明采用硬件方法實(shí)現(xiàn)不同數(shù)制的運(yùn)算，避免了軟件數(shù)制轉(zhuǎn)換，提高了混合
數(shù)制的運(yùn)算效率。 (4)本發(fā)明能夠?qū)崿F(xiàn)二進(jìn)制運(yùn)算和BCD碼表示的十進(jìn)制數(shù)運(yùn)算，處理流程簡(jiǎn)單，易 于控制，提高了混合數(shù)制計(jì)算的可靠性。


圖1是本發(fā)明混合數(shù)制加法器的結(jié)構(gòu)組成示意圖； 圖2是本發(fā)明混合加法器單元的工作流程圖； 圖3是本發(fā)明輸入數(shù)據(jù)選通器中其中一位的結(jié)構(gòu)組成示意圖； 圖4是本發(fā)明操作數(shù)a數(shù)據(jù)鎖存控制器其中一位的結(jié)構(gòu)組成示意圖； 圖5是本發(fā)明操作數(shù)b數(shù)據(jù)鎖存控制器其中一位的結(jié)構(gòu)組成示意圖； 圖6是本發(fā)明4位加法器的結(jié)構(gòu)組成示意圖； 圖7是圖6中全加器的結(jié)構(gòu)組成示意圖； 圖8是本發(fā)明數(shù)值溢出判斷器的結(jié)構(gòu)組成示意圖； 圖9是本發(fā)明數(shù)制進(jìn)位合成器的結(jié)構(gòu)組成示意圖； 圖10是本發(fā)明數(shù)制規(guī)格化器的結(jié)構(gòu)組成示意圖； 圖11是本發(fā)明混合數(shù)制4位運(yùn)算結(jié)果選通器其中一位的結(jié)構(gòu)組成示意圖。
具體實(shí)施例方式
為了更清楚的理解本發(fā)明，以下結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述。 如圖1所示，混合數(shù)制加法器主要由混合加法器單元構(gòu)成，實(shí)現(xiàn)一個(gè)n(n = 4i，其
中i = 1，2，3，4，5.......)位的混合加法器，需要n/4個(gè)混合加法器單元組成，進(jìn)位方式采
用由低位到高位的行波進(jìn)位即低位混合加法器單元的數(shù)制進(jìn)位合成器的輸出接入相鄰高 位的混合加法器單元的4位加法器中的進(jìn)位輸入端。 一個(gè)混合加法器單元可實(shí)現(xiàn)一組4位 的二進(jìn)制數(shù)的加法運(yùn)算和一組4位BCD碼表示的十進(jìn)制數(shù)運(yùn)算。 一個(gè)混合加法器單元由一 個(gè)輸入數(shù)據(jù)選通器、一個(gè)操作數(shù)a數(shù)據(jù)鎖存控制器、一個(gè)操作數(shù)b數(shù)據(jù)鎖存控制器、一個(gè)4 位加法器、一個(gè)數(shù)制進(jìn)位合成器、一個(gè)數(shù)值溢出判斷器、一個(gè)數(shù)制規(guī)格化器、一個(gè)混合數(shù)制4 位運(yùn)算結(jié)果選通器組成?；旌图臃ㄆ鲉卧獌?nèi)功能模塊的連接關(guān)系，如圖2所示，輸入數(shù)據(jù)選通器的兩個(gè)輸出端(opa_Sel和opb_Sel)分別連接到操作數(shù)a數(shù)據(jù)鎖存控制器和操作數(shù)b 數(shù)據(jù)鎖存控制器的輸入端；操作數(shù)a數(shù)據(jù)鎖存控制器的輸出opa_OUt連接到4位加法器的 4位加法器的4位操作數(shù)輸入a端，操作數(shù)b數(shù)據(jù)鎖存控制器的輸出opb_out連接到4位加 法器的4位操作數(shù)輸入b端；4位加法器的運(yùn)算結(jié)果s連接到數(shù)值溢出判斷器和數(shù)制規(guī)格 化器以及混合數(shù)制4位運(yùn)算結(jié)果選通器的輸入端；4位加法器的運(yùn)算進(jìn)位輸出(c_out)連 接到數(shù)制進(jìn)位合成器的輸入端；數(shù)值溢出判斷器的輸出(ov)連接到數(shù)制規(guī)格化器和數(shù)制 進(jìn)位合成器；數(shù)制規(guī)格化器的輸出(s_n)連接到混合數(shù)制4位運(yùn)算結(jié)果選通器和輸入數(shù)據(jù) 選通器；數(shù)制進(jìn)位合成器的輸出(c_miX_0Ut(n))為第n個(gè)混合加法器單元的進(jìn)位輸出；混 合數(shù)制4位運(yùn)算結(jié)果選通器的輸出(s_out)為第n個(gè)混合加法器單元的運(yùn)算結(jié)果輸出。以 圖1的結(jié)構(gòu)為基礎(chǔ)，按照?qǐng)D2混合加法器單元的處理流程，實(shí)現(xiàn)二進(jìn)制加法需要一個(gè)周期。 實(shí)現(xiàn)十進(jìn)制的加法需要3個(gè)周期，第一個(gè)周期對(duì)a操作數(shù)進(jìn)行規(guī)格化，同時(shí)鎖存b操作數(shù)； 第2個(gè)周期對(duì)鎖存b操作數(shù)進(jìn)行規(guī)格化，同時(shí)鎖存a操作數(shù)規(guī)格化的結(jié)果；第3個(gè)周期鎖存 b操作數(shù)規(guī)格化的結(jié)果，同時(shí)進(jìn)行兩個(gè)規(guī)格化操作數(shù)的十進(jìn)制加法。實(shí)現(xiàn)一個(gè)n = 16位的 混合數(shù)制加法器，要n/4 = 4個(gè)混合加法器單元，其連接方式和組成結(jié)構(gòu)如圖1所示，進(jìn)位 方式采用由低位到高位的行波進(jìn)位即低位混合加法器單元的數(shù)制進(jìn)位合成器輸出接入相 鄰高位的混合加法器單元的4位加法器中的進(jìn)位輸入端。 輸入數(shù)據(jù)選通器的輸入信號(hào)為操作數(shù)a、操作數(shù)b、規(guī)格化操作數(shù)s—n、執(zhí)行周期 計(jì)數(shù)控制信號(hào)cycle、數(shù)制控制信號(hào)type ;輸出信號(hào)為選通的操作數(shù)opa_Sel和opb_Sel， 執(zhí)行周期計(jì)數(shù)控制信號(hào)cycle采用二進(jìn)制表示，cycle = 0，即cycle (0) = 0， cycle (1)= 0， cycle = 1，即cycle (0) =1， cycle (1) = 0， cycle = 2，即cycle (0) = 0， cycle (1)= 1。輸入數(shù)據(jù)選通器的功能為根據(jù)數(shù)制控制信號(hào)type和執(zhí)行周期計(jì)數(shù)控制信號(hào)cycle, 控制選通操作數(shù)；當(dāng)type = 0時(shí)，表示是二進(jìn)制運(yùn)算，同時(shí)選通操作數(shù)a和操作數(shù)b ;當(dāng) type = !時(shí)，表示是十進(jìn)制運(yùn)算，根據(jù)cycle選通操作數(shù)，cycle = 0同時(shí)選通操作數(shù)a和 操作數(shù)b， cycle = l，選通規(guī)格化操作數(shù)s_n為opa_sel， cycle = 2，選通規(guī)格化操作數(shù)s_ n為opb—sel。輸入數(shù)據(jù)選通器是4位并行的結(jié)構(gòu)，每位結(jié)構(gòu)相同，輸入數(shù)據(jù)選通器中一位 的結(jié)構(gòu)如圖3所示執(zhí)行周期計(jì)數(shù)控制信號(hào)cycle (0)接第一二輸入與門(mén)And_l的一個(gè)輸 入，cycled)通過(guò)第一非門(mén)Inv_l接第一二輸入與門(mén)And_l的另一個(gè)輸入，第一二輸入與 門(mén)And_l的輸出接第二二輸入與門(mén)And_2的一個(gè)輸入，數(shù)制控制信號(hào)type接第二二輸入與 門(mén)And_2的另一個(gè)輸入，第二二輸入與門(mén)And_2的輸出接第一二輸入選擇器mux_l的AS控 制端；執(zhí)行周期計(jì)數(shù)控制信號(hào)cycle (0)與cycle(l)接二輸入與非門(mén)Nand_l的兩個(gè)輸入 端，數(shù)制控制信號(hào)type接第二非門(mén)Inv_2的輸入端，二輸入與非門(mén)Nand_l的輸出與第二非 門(mén)Inv_2的輸出接二輸入或門(mén)0r_l的兩個(gè)輸入，二輸入或門(mén)0r_l的輸出接第二二輸入選 擇器mux_2的AS控制端和第一二輸入選擇器mux_l的BS控制端；執(zhí)行周期計(jì)數(shù)控制信號(hào) cycle(l)接第三二輸入與門(mén)And_3的一個(gè)輸入，執(zhí)行周期計(jì)數(shù)控制信號(hào)cycle (0)接第三 非門(mén)Inv_3的輸入，第三Inv_3的輸出接第三二輸入與門(mén)And_3的另一個(gè)輸入，第三二輸入 與門(mén)And_3的輸出接第四二輸入與門(mén)And_4的一個(gè)輸入，數(shù)制控制信號(hào)type接第四二輸入 與門(mén)And_4的另一個(gè)輸入，第四二輸入與門(mén)And_4的輸出接第二二輸入選擇器mux_2的BS 控制端；操作數(shù)a(i)接第一二輸入選擇器muxj的B數(shù)據(jù)端，規(guī)格化操作數(shù)s_n (i)接第 一二輸入選擇器muxj的A數(shù)據(jù)端，第一二輸入選擇器muxJ的輸出為選通的操作數(shù)opa_sel(i);規(guī)格化操作數(shù)s—n(i)接第二二輸入選擇器mux—2的B數(shù)據(jù)端，操作數(shù)b(i)接第 二二輸入選擇器mux—2的A數(shù)據(jù)端，第二二輸入選擇器mux—2的輸出為選通的操作數(shù)opb_ sel(i)。 操作數(shù)a數(shù)據(jù)鎖存控制器的輸入信號(hào)為選通的操作數(shù)opa—sel、執(zhí)行周期計(jì)數(shù)控 制信號(hào)cycle、數(shù)制控制信號(hào)type ;輸出信號(hào)為opa_OUt。操作數(shù)a數(shù)據(jù)鎖存控制器的功能 為根據(jù)數(shù)制控制信號(hào)type和執(zhí)行周期計(jì)數(shù)控制信號(hào)cycle控制鎖存a操作數(shù)，當(dāng)type = 0時(shí)，表示是二進(jìn)制運(yùn)算，選通的操作數(shù)opa_Sel直接作為輸出信號(hào)opa_0ut接至4位加法 器的4位操作數(shù)輸入a端；當(dāng)type = 1時(shí)，表示是十進(jìn)制運(yùn)算，根據(jù)cycle鎖存控制操作數(shù)， cycle = 0，鎖存opa_Sel并將鎖存結(jié)果輸出到4位加法器的4位操作數(shù)輸入a端，cycle = 1，鎖存opa—sel并將鎖存結(jié)果置0輸出到4位加法器的4位操作數(shù)輸入a端，cycle = 2， 將已鎖存結(jié)果輸出到4位加法器的4位操作數(shù)輸入a端。操作數(shù)a數(shù)據(jù)鎖存控制器是4位 并行的結(jié)構(gòu)，每位結(jié)構(gòu)相同，操作數(shù)a數(shù)據(jù)鎖存控制器中一位的結(jié)構(gòu)如圖4所示type信號(hào) 的非^接二輸入選擇器muxj的AS控制端；type信號(hào)接二輸入選擇器muxj的BS控制 端；0pa_Sel (i)接mux_l的A數(shù)據(jù)端；選通的操作數(shù)opa_Sel (i)接觸發(fā)器DFF_1的D數(shù)據(jù) 端，cycle(O)接第二二輸入與門(mén)AncL2和第三二輸入與門(mén)And_3的一個(gè)輸入端，cycle(O) 通過(guò)第二反相器Inv—2接第一二輸入與門(mén)And_l的一個(gè)輸入端，cycle(l)通過(guò)第三反相 器Inv_3接第一二輸入與門(mén)And_l第三二輸入與門(mén)And_3的另一個(gè)輸入端，cycle (1)接第 二二輸入與門(mén)And_2的另一個(gè)輸入端，第一二輸入與門(mén)And_l與第二二輸入與門(mén)And_2的 輸出接二輸入或門(mén)0r_l的兩個(gè)輸入端，二輸入或門(mén)0r_l的輸出接觸發(fā)器DFFj的CLK時(shí) 鐘端，觸發(fā)器DFFj的輸出通過(guò)第一反相器Inv_l接二輸入或非門(mén)Nor_l的一個(gè)輸入端，第 三二輸入與門(mén)And_3的輸出接二輸入或非門(mén)Nor_l的另一個(gè)輸入端，二輸入或非門(mén)Nor_l 的輸出接二輸入選擇器muxj的B數(shù)據(jù)端；二輸入選擇器muxj的輸出為輸出信號(hào)opa— out(i)。 操作數(shù)b數(shù)據(jù)鎖存控制器的結(jié)構(gòu)與操作數(shù)a數(shù)據(jù)鎖存控制器的結(jié)構(gòu)相同。操作數(shù) b數(shù)據(jù)鎖存控制器的輸入信號(hào)為選通的操作數(shù)opb—sel、執(zhí)行周期計(jì)數(shù)控制信號(hào)cycle、數(shù) 制控制信號(hào)type ;輸出信號(hào)為opb—out。操作數(shù)a數(shù)據(jù)鎖存控制器的功能為根據(jù)數(shù)制控制 信號(hào)type和執(zhí)行周期計(jì)數(shù)控制信號(hào)cycle控制鎖存b操作數(shù)，當(dāng)type = 0時(shí)，表示是二進(jìn) 制運(yùn)算，選通的操作數(shù)opb_Sel直接作為輸出信號(hào)opb_out接至4位加法器的4位操作數(shù)輸 入b端；當(dāng)type = 1時(shí)，表示是十進(jìn)制運(yùn)算，根據(jù)cycle鎖存控制操作數(shù)，cycle = O，鎖存 opb_Sel并將鎖存結(jié)果輸出到4位加法器的4位操作數(shù)輸入b端，cycle = 1，鎖存opb_Sel 并將鎖存結(jié)果置0輸出到4位加法器的4位操作數(shù)輸入b端，cycle = 2，將已鎖存結(jié)果輸 出到4位加法器的4位操作數(shù)輸入b端。操作數(shù)b數(shù)據(jù)鎖存控制器是4位并行的結(jié)構(gòu)，每位 結(jié)構(gòu)相同，操作數(shù)b數(shù)據(jù)鎖存控制器中一位的結(jié)構(gòu)如圖5所示type信號(hào)的非T^接二輸 入選擇器mux_l的AS控制端；type信號(hào)接二輸入選擇器mux_l的BS控制端；0pb_Sel (i) 接mux_l的A數(shù)據(jù)端；選通的操作數(shù)opb_Sel (i)接觸發(fā)器DFF_1的D數(shù)據(jù)端，cycle (0)接 第二二輸入與門(mén)And_2和第三二輸入與門(mén)And_3的一個(gè)輸入端，cycle (0)通過(guò)第二反相 器Inv_2接第一二輸入與門(mén)And_l的一個(gè)輸入端，cycled)通過(guò)第三反相器Inv_3接第 一二輸入與門(mén)AncLl、第三二輸入與門(mén)And_3的另一個(gè)輸入端，cycle(l)接第二二輸入與 門(mén)And_2的另一個(gè)輸入端，第一二輸入與門(mén)And_l與第二二輸入與門(mén)And_2的輸出接二輸
10入或門(mén)0r_l的兩個(gè)輸入端，二輸入或門(mén)0r_l的輸出接觸發(fā)器DFFj的CLK時(shí)鐘端，觸發(fā)器 DFF_1的輸出通過(guò)第一反相器Inv_l接二輸入或非門(mén)Nor_l的一個(gè)輸入端，第三二輸入與 門(mén)And_3的輸出接二輸入或非門(mén)Nor_l的另一個(gè)輸入端，二輸入或非門(mén)Nor_l的輸出接二 輸入選擇器mux_l的B數(shù)據(jù)端；二輸入選擇器mux_l的輸出為輸出信號(hào)opb_out (i)。 [OO34] 4位加法器的輸入信號(hào)為運(yùn)算數(shù)據(jù)opa_0ut， opb_out，低一級(jí)的進(jìn)位合成信號(hào)c_ miX_0Ut(n-l);輸出信號(hào)為運(yùn)算結(jié)果s，進(jìn)位信號(hào)c—out。其功能為進(jìn)行4位二進(jìn)制數(shù)加 法的運(yùn)算。為了提高進(jìn)行傳遞的速度，對(duì)傳統(tǒng)的行波進(jìn)位加法器結(jié)構(gòu)做了改進(jìn)，4位加法器 的結(jié)構(gòu)如圖6所示4個(gè)全加器FA_1、 FA_2、 FA_3和FA_4按行波進(jìn)位連接，輸入數(shù)據(jù)opa_ out (i+3， i) 、opb_out (i+3， i)按高低位順序分開(kāi)并行接到全加器FA_1、FA_2、FA_3和FA_4 的A數(shù)據(jù)輸入端和B數(shù)據(jù)輸入端，低一級(jí)的進(jìn)位合成信號(hào)c_mix_0Ut (n-1)接最低位全加器 FA_1的進(jìn)位輸入端C和二輸入選擇器mux_l的B數(shù)據(jù)端，全加器FA_2的進(jìn)位輸出信號(hào)CA 接全加器FA_3的進(jìn)位輸入端C，全加器FA_3的進(jìn)位輸出信號(hào)CA接全加器FA_4的進(jìn)位輸 入端C，全加器FA_4的進(jìn)位輸出信號(hào)CA接二輸入選擇器mux_l的A數(shù)據(jù)端；全加器FA_1、 FA_2、 FA_3和FA_4的4個(gè)進(jìn)位傳遞信號(hào)PN接四輸入或非門(mén)Nor_l的4個(gè)輸入端，四輸入 或非門(mén)Nor_l的輸出分別接二輸入選擇器muxj的AS控制端和反相器Inv_l的輸入端，反 相器Inv_l的輸出二輸入選擇器mux_l的BS控制端；全加器FA_1、FA_2、FA_3和FA_4的S 端輸出為運(yùn)算結(jié)果s(i+3，i) ;二輸入選擇器muxj的輸出為4位加法器的進(jìn)位信號(hào)c—out。
4位加法器中，每個(gè)全加器的結(jié)構(gòu)相同，如圖7所示A數(shù)據(jù)輸入端和B數(shù)據(jù)輸入 端接二輸入或非門(mén)Nor_l的兩個(gè)輸入，Nor_l的輸出為進(jìn)位傳遞信號(hào)PN ;同時(shí)A數(shù)據(jù)輸入 端和B數(shù)據(jù)輸入端接第一二輸入與非門(mén)Nand_l的兩個(gè)輸入，第一二輸入與非門(mén)Nand_l的 輸出為進(jìn)位產(chǎn)生信號(hào)GN ;A數(shù)據(jù)輸入端和B數(shù)據(jù)輸入端接第一二輸入或門(mén)0r_l的兩個(gè)輸 入，第一二輸入或門(mén)0r_l的輸出和第一二輸入與非門(mén)Nand_l的輸出接第二二輸入與非 門(mén)Nand_2的兩個(gè)輸入，第二二輸入與非門(mén)Nand_2的輸出為半加運(yùn)算結(jié)果HN ;半加運(yùn)算結(jié) 果HN接第一反相器Inv_l的輸入，第一反相器Inv_l的輸出接第二二輸入或門(mén)0r_2和第 三二輸入與非門(mén)Nand_3的一個(gè)輸入，進(jìn)位輸入端C接第二二輸入或門(mén)0r_2和第三二輸入 與非門(mén)Nand_3的另一個(gè)輸入，第二二輸入或門(mén)0r_2的輸出和第三二輸入與非門(mén)Nand_3的 輸出接第四二輸入與非門(mén)Nand_4的兩個(gè)輸入端，第四二輸入與非門(mén)Nand_4的輸出接第二 反相器Inv_2的輸入，第二反相器Inv_2的輸出為全加器的運(yùn)算結(jié)果S ;第一二輸入與非門(mén) Nand_l的輸出和第三二輸入與非門(mén)Nand_3的輸出接第五二輸入與非門(mén)Nand_5的兩個(gè)輸 入，第五二輸入與非門(mén)Nand_5的輸出為全加器的進(jìn)位輸出信號(hào)CA。 數(shù)值溢出判斷器的輸入信號(hào)為4位加法器的運(yùn)算結(jié)果S ;輸出為十進(jìn)制數(shù)BCD碼 溢出信號(hào)0V。數(shù)值溢出判斷器的功能是產(chǎn)生十進(jìn)制運(yùn)算中的進(jìn)位信號(hào)。溢出判斷方式 有很多種，為了降低電路功耗、減小版圖面積，采用了一種譯碼判斷的方法，即當(dāng)十進(jìn)制BCD 碼值大于1010，則溢出判斷器產(chǎn)生溢出信號(hào)0V。其結(jié)構(gòu)如圖8所示輸入只需4位加法器 的運(yùn)算結(jié)果S中的高三位，S(i+3)、S(i+2)和S(i+l)，S(i+2)與S(i+l)接二輸入或門(mén)0r_l 的兩個(gè)輸入，二輸入或門(mén)0r_l的輸出和S(i+3)接二輸入與非門(mén)Nand_l的兩個(gè)輸入，二輸 入與非門(mén)Nand_l的輸出接反相器Inv_l的輸入，反相器Inv_l的輸出為數(shù)值溢出判斷器的 輸出0V。 數(shù)制進(jìn)位合成器的輸入信號(hào)為十進(jìn)制數(shù)BCD碼溢出信號(hào)OV，運(yùn)算進(jìn)位信號(hào)c—out，數(shù)制控制信號(hào)type。其作用是根據(jù)數(shù)制控制信號(hào)type，選通運(yùn)算進(jìn)位信號(hào)c_out。數(shù)制進(jìn) 位合成器的結(jié)構(gòu)如圖9所示數(shù)制控制信號(hào)type信號(hào)分別接二輸入選擇器mux_l的AS控 制端和反相器Inv_l的輸入端，反相器Inv_l的輸出接二輸入選擇器mux_l的BS控制端； 十進(jìn)制數(shù)BCD碼溢出信號(hào)0V接二輸入選擇器mux_l的A數(shù)據(jù)端；運(yùn)算進(jìn)位信號(hào)c_out接二 輸入選擇器muxj的B數(shù)據(jù)端，二輸入選擇器muxJ的輸出為本級(jí)(無(wú)妨假設(shè)為第n級(jí)) 的進(jìn)位合成信號(hào)c_miX_out (n)。 數(shù)制規(guī)格化器的輸入信號(hào)為4位加法器的運(yùn)算結(jié)果S，十進(jìn)制數(shù)BCD碼溢出信號(hào) OV ;輸出信號(hào)為規(guī)格化數(shù)s—n。數(shù)制規(guī)格化器的作用對(duì)4位加法器的運(yùn)算結(jié)果進(jìn)行十進(jìn)制 的規(guī)格化操作，使其成為標(biāo)準(zhǔn)的BCD碼。規(guī)格化的方法，對(duì)于十進(jìn)制規(guī)格化操作，通常的辦 法是(8-10、。= (8-1010)2，為了簡(jiǎn)化運(yùn)算，提高處理速度，本發(fā)明采用了加常數(shù)的方法，即 (s-1010)2= (8)補(bǔ)-(1010)補(bǔ)=(8)補(bǔ)+ (0101+0001)補(bǔ)=(s+0110)2。數(shù)制規(guī)格化器的結(jié)構(gòu)如 圖10所示4位加法器的運(yùn)算結(jié)果的最低位s(i)直接輸出為十進(jìn)制規(guī)格化數(shù)的最低位s_ n(i) ;s(i+l)、s(i+2)位分別并行接入全加器FAj、FA—2的A輸入端；十進(jìn)制數(shù)BCD碼溢出 信號(hào)OV接全加器FA_1、 FA_2的B輸入端；FA_1的進(jìn)位輸入端C接地；全加器FA_1的進(jìn)位 輸出端CA接全加器FA_2的進(jìn)位輸入端C，全加器FA_2的進(jìn)位輸出端CA和s (i+3)接異或 門(mén)Xor_l的兩個(gè)輸入端；異或門(mén)Xor_l的輸出為十進(jìn)制規(guī)格化數(shù)的最高位s_n(i+3);全加 器FA—2的運(yùn)算結(jié)果輸出為十進(jìn)制規(guī)格化數(shù)的次高位s_n(i+2);全加器FA_1的運(yùn)算結(jié)果輸 出為十進(jìn)制規(guī)格化數(shù)的s_n(i+l)位。圖10中全加器FAj、FA—2的結(jié)構(gòu)與圖7所示的全加 器結(jié)構(gòu)相同。 混合數(shù)制4位運(yùn)算結(jié)果選通器的輸入信號(hào)為十進(jìn)制規(guī)格化數(shù)s_n， 4位加法器的運(yùn) 算結(jié)果s，執(zhí)行周期計(jì)數(shù)控制信號(hào)cycle、數(shù)制控制信號(hào)type ;輸出信號(hào)為混合加法器單元 的運(yùn)算結(jié)果s_out?；旌蠑?shù)制4位運(yùn)算結(jié)果選通器的作用是根據(jù)數(shù)制控制信號(hào)type和執(zhí) 行周期計(jì)數(shù)控制信號(hào)cycle選通輸出運(yùn)算結(jié)果；當(dāng)type = 0時(shí)，表示是二進(jìn)制運(yùn)算，直接 輸出4位加法器的運(yùn)算結(jié)果；type = 1時(shí)，表示是十進(jìn)制運(yùn)算，在cycle = 2時(shí)，輸出數(shù)制 規(guī)格化器的結(jié)果。混合數(shù)制4位運(yùn)算結(jié)果選通器是4位并行的結(jié)構(gòu)，每位結(jié)構(gòu)相同，混合數(shù) 制4位運(yùn)算結(jié)果選通器中一位的結(jié)構(gòu)如圖11所示數(shù)制控制信號(hào)type信號(hào)接第二反相器 Inv_2的輸入，第二反相器Inv_2的輸出接二輸入選擇器mux_l的AS控制端；執(zhí)行周期計(jì) 數(shù)控制信號(hào)cycle (0)接第一反相器Inv_l的輸入，第一反相器Inv_l的輸出和執(zhí)行周期計(jì) 數(shù)控制信號(hào)cycled)接第一二輸入與門(mén)AncLl的兩個(gè)輸入，第一二輸入與門(mén)And_l的輸出 與數(shù)制控制信號(hào)type接第二二輸入與門(mén)And_2的兩個(gè)輸入，第二二輸入與門(mén)And_2的輸出 接二輸入選擇器mux_l的BS控制端；運(yùn)算結(jié)果的第i位s (i)接二輸入選擇器mux_l的A 數(shù)據(jù)端；十進(jìn)制規(guī)格化數(shù)第i位s_n (i)接二輸入選擇器mux_l的B數(shù)據(jù)端；二輸入選擇器 mux_l的輸出為混合加法器單元的運(yùn)算結(jié)果第i位s_out(i)。
本發(fā)明未詳細(xì)描述內(nèi)容為本領(lǐng)域技術(shù)人員公知技術(shù)。
1權(quán)利要求
一種混合數(shù)制加法器，其特征在于由n個(gè)四位混合加法器單元構(gòu)成，每個(gè)混合加法器單元包括輸入數(shù)據(jù)選通器、操作數(shù)a數(shù)據(jù)鎖存控制器、操作數(shù)b數(shù)據(jù)鎖存控制器、四位加法器、數(shù)制進(jìn)位合成器、數(shù)值溢出判斷器、數(shù)制規(guī)格化器、混合數(shù)制四位運(yùn)算結(jié)果選通器，四位操作數(shù)a和四位操作數(shù)b分別接入輸入數(shù)據(jù)選通器的數(shù)據(jù)輸入端，輸入數(shù)據(jù)選通器在數(shù)制控制信號(hào)和執(zhí)行周期計(jì)數(shù)控制信號(hào)的控制下對(duì)輸入的四位操作數(shù)a和四位操作數(shù)b進(jìn)行選通，輸入數(shù)據(jù)選通器的選通結(jié)果傳輸至操作數(shù)a數(shù)據(jù)鎖存控制器的輸入端和操作數(shù)b數(shù)據(jù)鎖存控制器的輸入端，操作數(shù)a數(shù)據(jù)鎖存控制器和操作數(shù)b數(shù)據(jù)鎖存控制器在數(shù)制控制信號(hào)和執(zhí)行周期計(jì)數(shù)控制信號(hào)的控制下對(duì)選通的四位操作數(shù)a和四位操作數(shù)b進(jìn)行鎖存，操作數(shù)a數(shù)據(jù)鎖存控制器和操作數(shù)b數(shù)據(jù)鎖存控制器的鎖存結(jié)果接入四位加法器的四位操作數(shù)輸入端，其中操作數(shù)a數(shù)據(jù)鎖存控制器的鎖存結(jié)果接入四位加法器的四位操作數(shù)輸入a端，操作數(shù)b數(shù)據(jù)鎖存控制器的鎖存結(jié)果接入四位加法器的四位操作數(shù)輸入b端，四位加法器對(duì)鎖存的四位操作數(shù)a和四位操作數(shù)b進(jìn)行四位二進(jìn)制數(shù)加法運(yùn)算，四位加法器的四位運(yùn)算結(jié)果分別接入數(shù)值溢出判斷器、數(shù)制規(guī)格化器和混合數(shù)制四位運(yùn)算結(jié)果選通器的輸入端，四位加法器的運(yùn)算進(jìn)位輸出接入數(shù)制進(jìn)位合成器的輸入端，數(shù)值溢出判斷器根據(jù)四位加法器的四位運(yùn)算結(jié)果進(jìn)行數(shù)值溢出判斷輸出十進(jìn)制數(shù)BCD碼溢出信號(hào)，十進(jìn)制數(shù)BCD碼溢出信號(hào)接入數(shù)制規(guī)格化器和數(shù)制進(jìn)位合成器，數(shù)制規(guī)格化器根據(jù)十進(jìn)制數(shù)BCD碼溢出信號(hào)將四位加法器的四位運(yùn)算結(jié)果通過(guò)十進(jìn)制規(guī)格化操作轉(zhuǎn)變成標(biāo)準(zhǔn)BCD碼的數(shù)制規(guī)格化數(shù)，數(shù)制進(jìn)位合成器根據(jù)數(shù)制控制信號(hào)對(duì)四位加法器的運(yùn)算進(jìn)位和十進(jìn)制數(shù)BCD碼溢出信號(hào)進(jìn)行選通，數(shù)制進(jìn)位合成器的輸出作為本級(jí)混合加法器單元的進(jìn)位輸出接入相鄰高位混合加法器單元中四位加法器中的進(jìn)位輸入端，數(shù)制規(guī)格化器輸出的數(shù)制規(guī)格化數(shù)接入混合數(shù)制四位運(yùn)算結(jié)果選通器和輸入數(shù)據(jù)選通器的選擇輸入端，混合數(shù)制四位運(yùn)算結(jié)果選通器在數(shù)制控制信號(hào)和執(zhí)行周期計(jì)數(shù)控制信號(hào)的控制下對(duì)四位加法器的四位輸出結(jié)果和數(shù)制規(guī)格化數(shù)進(jìn)行選通輸出本級(jí)混合加法器單元的四位運(yùn)算結(jié)果，其中n為自然數(shù)。
2. 根據(jù)權(quán)利要求1所述的一種混合數(shù)制加法器，其特征在于所述輸入數(shù)據(jù)選通器為 4位并行結(jié)構(gòu)，每位結(jié)構(gòu)相同，其中一位的結(jié)構(gòu)包括第一二輸入與門(mén)、第二二輸入與門(mén)、第 三二輸入與門(mén)、第四二輸入與門(mén)、第一非門(mén)、第二非門(mén)、第三非門(mén)、二輸入與非門(mén)、二輸入或 門(mén)、第一二輸入選擇器和第二二輸入選擇器，執(zhí)行周期計(jì)數(shù)控制信號(hào)的低位接第一二輸入 與門(mén)的一個(gè)輸入端，執(zhí)行周期計(jì)數(shù)控制信號(hào)的高位通過(guò)第一非門(mén)接第一二輸入與門(mén)的另一 個(gè)輸入端，第一二輸入與門(mén)的輸出端接第二二輸入與門(mén)的一個(gè)輸入端，數(shù)制控制信號(hào)接第 二二輸入與門(mén)的另一個(gè)輸入端，第二二輸入與門(mén)的輸出端接第一二輸入選擇器的AS控制 端，執(zhí)行周期計(jì)數(shù)控制信號(hào)的低位與高位作為二輸入與非門(mén)的兩個(gè)輸入端，數(shù)制控制信號(hào) 通過(guò)第二非門(mén)接二輸入或門(mén)的一個(gè)輸入端，二輸入與非門(mén)的輸出端接二輸入或門(mén)的另一個(gè) 輸入端，二輸入或門(mén)的輸出端接第二二輸入選擇器的AS控制端和第一二輸入選擇器的BS 控制端，執(zhí)行周期計(jì)數(shù)控制信號(hào)的高位接第三二輸入與門(mén)的一個(gè)輸入端，執(zhí)行周期計(jì)數(shù)控 制信號(hào)的低位通過(guò)第三非門(mén)接第三二輸入與門(mén)的另一個(gè)輸入端，第三二輸入與門(mén)的輸出 端接第四二輸入與門(mén)的一個(gè)輸入端，數(shù)制控制信號(hào)接第四二輸入與門(mén)的另一個(gè)輸入端，第 四二輸入與門(mén)的輸出端接第二二輸入選擇器的BS控制端，其中一位操作數(shù)a接第一二輸入 選擇器的B數(shù)據(jù)端，與操作數(shù)a相同位的操作數(shù)b接第二二輸入選擇器的A數(shù)據(jù)端，與操作 數(shù)a相同位的數(shù)制規(guī)格化數(shù)接第一二輸入選擇器的A數(shù)據(jù)端和第二二輸入選擇器的B數(shù)據(jù)端，第一二輸入選擇器的輸出為選通的a操作數(shù)，第二二輸入選擇器的輸出為選通的b操作 數(shù)。
3. 根據(jù)權(quán)利要求1所述的一種混合數(shù)制加法器，其特征在于所述操作數(shù)a數(shù)據(jù)鎖存 控制器和操作數(shù)b數(shù)據(jù)鎖存控制器的結(jié)構(gòu)相同，均為4位并行結(jié)構(gòu)，每位的結(jié)構(gòu)包括第 一二輸入與門(mén)、第二二輸入與門(mén)、第三二輸入與門(mén)、第一反相器、第二反相器、第三反相器、 二輸入或門(mén)、二輸入或非門(mén)、二輸入選擇器和觸發(fā)器，數(shù)制控制信號(hào)的非接二輸入選擇器 的AS控制端，數(shù)制控制信號(hào)接二輸入選擇器的BS控制端，選通的操作數(shù)分別接二輸入選 擇器的A數(shù)據(jù)端和觸發(fā)器的D數(shù)據(jù)端，執(zhí)行周期計(jì)數(shù)控制信號(hào)的低位接第二二輸入與門(mén)和 第三二輸入與門(mén)的一個(gè)輸入端，執(zhí)行周期計(jì)數(shù)控制信號(hào)通過(guò)第二反相器接第一二輸入與門(mén) 的一個(gè)輸入端，執(zhí)行周期計(jì)數(shù)控制信號(hào)的高位通過(guò)第三反相器接第一二輸入與門(mén)和第三二 輸入與門(mén)的另一個(gè)輸入端，執(zhí)行周期計(jì)數(shù)控制信號(hào)的高位接第二二輸入與門(mén)的另一個(gè)輸入 端，第一二輸入與門(mén)與第二二輸入與門(mén)的輸出接二輸入或門(mén)的兩個(gè)輸入端，二輸入或門(mén)的 輸出接觸發(fā)器的時(shí)鐘端，觸發(fā)器的輸出通過(guò)第一反相器接二輸入或非門(mén)的一個(gè)輸入端，第 三二輸入與門(mén)的輸出接二輸入或非門(mén)的另一個(gè)輸入端，二輸入或非門(mén)的輸出接二輸入選擇 器的B數(shù)據(jù)端，二輸入選擇器的輸出為鎖存后的操作數(shù)。
4. 根據(jù)權(quán)利要求1所述的一種混合數(shù)制加法器，其特征在于所述四位加法器的結(jié)構(gòu)包括第一全加器、第二全加器、第三全加器、第四全加器、四輸入或非門(mén)、反相器和二輸入 選擇器，第一全加器、第二全加器、第三全加器和第四全加器按行波進(jìn)位連接，鎖存a數(shù)據(jù) 分別接到第一全加器、第二全加器、第三全加器和第四全加器的A數(shù)據(jù)輸入端，鎖存b數(shù)據(jù) 分別接到第一全加器、第二全加器、第三全加器和第四全加器的B數(shù)據(jù)輸入端，低一級(jí)的進(jìn) 位合成信號(hào)接第一全加器的進(jìn)位輸入端C和二輸入選擇器的B數(shù)據(jù)端，第一全加器的進(jìn)位 輸出端CA接第二全加器的進(jìn)位輸入端C，第二全加器的進(jìn)位輸出端CA接第三全加器的進(jìn)位 輸入端C，第三全加器的進(jìn)位輸出端CA接第四全加器的進(jìn)位輸入端C，第四全加器的進(jìn)位輸 出端CA接二輸入選擇器的A數(shù)據(jù)端，第一全加器、第二全加器、第三全加器和第四全加器的 四個(gè)進(jìn)位傳遞信號(hào)端PN接四輸入或非門(mén)的四個(gè)輸入端，四輸入或非門(mén)的輸出分別接二輸 入選擇器的AS控制端和反相器的輸入端，反相器的輸出接二輸入選擇器的BS控制端，第一 全加器、第二全加器、第三全加器和第四全加器的S端輸出四位運(yùn)算結(jié)果，二輸入選擇器的 輸出為四位加法器的進(jìn)位信號(hào)。
5. 根據(jù)權(quán)利要求4所述的一種混合數(shù)制加法器，其特征在于所述全加器的結(jié)構(gòu)包括 二輸入或非門(mén)、第一二輸入與非門(mén)、第二二輸入與非門(mén)、第三二輸入與非門(mén)、第四二輸入與 非門(mén)、第五二輸入與非門(mén)、第一二輸入或門(mén)、第二二輸入或門(mén)、第一反相器和第二反相器，A 數(shù)據(jù)輸入端和B數(shù)據(jù)輸入端作為二輸入或非門(mén)的兩個(gè)輸入，二輸入或非門(mén)的輸出為進(jìn)位傳 遞信號(hào)端PN，同時(shí)A數(shù)據(jù)輸入端和B數(shù)據(jù)輸入端作為第一二輸入與非門(mén)的兩個(gè)輸入，第一二 輸入與非門(mén)的輸出為進(jìn)位產(chǎn)生信號(hào)端GN， A數(shù)據(jù)輸入端和B數(shù)據(jù)輸入端作為第一二輸入或 門(mén)的兩個(gè)輸入，第一二輸入或門(mén)的輸出和第一二輸入與非門(mén)的輸出接第二二輸入與非門(mén)的 兩個(gè)輸入，第二二輸入與非門(mén)的輸出為半加運(yùn)算結(jié)果，半加運(yùn)算結(jié)果接第一反相器的輸入， 第一反相器的輸出接第二二輸入或門(mén)和第三二輸入與非門(mén)的一個(gè)輸入端，進(jìn)位輸入端C接第二二輸入或門(mén)和第三二輸入與非門(mén)的另一個(gè)輸入，第二二輸入或門(mén)的輸出和第三二輸入 與非門(mén)的輸出接第四二輸入與非門(mén)的兩個(gè)輸入，第四二輸入與非門(mén)的輸出接第二反相器的輸入，第二反相器的輸出為全加器的運(yùn)算結(jié)果，第一二輸入與非門(mén)的輸出和第三二輸入與 非門(mén)的輸出接第五二輸入與非門(mén)的兩個(gè)輸入，第五二輸入與非門(mén)的輸出為全加器的進(jìn)位輸 出端CA。
6. 根據(jù)權(quán)利要求1所述的一種混合數(shù)制加法器，其特征在于所述數(shù)值溢出判斷器的 結(jié)構(gòu)包括二輸入或門(mén)、二輸入與非門(mén)和反相器，四位加法器第二位和第三位的運(yùn)算結(jié)果接 二輸入或門(mén)的兩個(gè)輸入端，四位加法器最高位運(yùn)算結(jié)果和二輸入或門(mén)的輸出接二輸入與非 門(mén)的兩個(gè)輸入端，二輸入與非門(mén)的輸出通過(guò)反相器后得到十進(jìn)制數(shù)BCD碼溢出信號(hào)。
7. 根據(jù)權(quán)利要求1所述的一種混合數(shù)制加法器，其特征在于所述數(shù)制進(jìn)位合成器的 結(jié)構(gòu)包括二輸入選擇器和反相器，數(shù)制控制信號(hào)分別接二輸入選擇器的AS控制端和反相器的輸入端，反相器的輸出接二輸入選擇器的BS控制端，十進(jìn)制數(shù)BCD碼溢出信號(hào)接二輸 入選擇器的A數(shù)據(jù)端，四位加法器的進(jìn)位信號(hào)接二輸入選擇器的B數(shù)據(jù)端，二輸入選擇器的 輸出為本級(jí)混合加法器單元的進(jìn)位合成信號(hào)。
8. 根據(jù)權(quán)利要求1所述的一種混合數(shù)制加法器，其特征在于所述數(shù)制規(guī)格化器的結(jié) 構(gòu)包括第一全加器、第二全加器和異或門(mén)，四位加法器的最低位運(yùn)算結(jié)果直接輸出為十進(jìn)制規(guī)格化數(shù)的最低位，四位加法器的第二位運(yùn)算結(jié)果接入第一全加器的A輸入端，四位加 法器的第三位運(yùn)算結(jié)果接入第二全加器的A數(shù)據(jù)端，十進(jìn)制數(shù)BCD碼溢出信號(hào)接第一全加 器、第二全加器的B數(shù)據(jù)端，第一全加器的進(jìn)位輸入端C接地，第一全加器的進(jìn)位輸出端CA 接第二全加器的進(jìn)位輸入端C，第二全加器的進(jìn)位輸出端CA和四位加法器的最高位運(yùn)算結(jié) 果分別接異或門(mén)的兩個(gè)輸入端，異或門(mén)的輸出為十進(jìn)制規(guī)格化數(shù)的最高位，第一全加器的 運(yùn)算結(jié)果輸出為十進(jìn)制規(guī)格化數(shù)的第二位，第二全加器的運(yùn)算結(jié)果輸出為十進(jìn)制規(guī)格化數(shù) 的第三位。
9. 根據(jù)權(quán)利要求1所述的一種混合數(shù)制加法器，其特征在于所述混合數(shù)制四位運(yùn)算結(jié)果選通器為四位并行結(jié)構(gòu)，每位結(jié)構(gòu)相同，其中一位的結(jié)構(gòu)包括第一反相器、第二反相器、第一二輸入與門(mén)、第二二輸入與門(mén)和二輸入選擇器，數(shù)制控制信號(hào)接第二反相器的輸入，第二反相器的輸出接二輸入選擇器的AS控制端，執(zhí)行周期計(jì)數(shù)控制信號(hào)的低位接第一反相器的輸入，第一反相器的輸出和執(zhí)行周期計(jì)數(shù)控制信號(hào)的高位接第一二輸入與門(mén)的 兩個(gè)輸入端，第一二輸入與門(mén)的輸出與數(shù)制控制信號(hào)接第二二輸入與門(mén)的兩個(gè)輸入端，第二二輸入與門(mén)的輸出接二輸入選擇器的BS控制端，四位加法器的其中一位運(yùn)算結(jié)果接二 輸入選擇器的A數(shù)據(jù)端，與四位加法器的運(yùn)算結(jié)果相同位的十進(jìn)制規(guī)格化數(shù)接二輸入選擇 器的B數(shù)據(jù)端，二輸入選擇器的輸出為混合加法器單元的一位運(yùn)算結(jié)果。
全文摘要
一種混合數(shù)制加法器主要由多個(gè)四位混合加法器單元構(gòu)成，每個(gè)混合加法器單元包括一個(gè)輸入數(shù)據(jù)選通器、一個(gè)操作數(shù)a數(shù)據(jù)鎖存控制器、一個(gè)操作數(shù)b數(shù)據(jù)鎖存控制器、一個(gè)四位加法器、一個(gè)數(shù)制進(jìn)位合成器、一個(gè)數(shù)值溢出判斷器、一個(gè)數(shù)制規(guī)格化器和一個(gè)混合數(shù)制四位運(yùn)算結(jié)果選通器。本發(fā)明可實(shí)現(xiàn)單拍的二進(jìn)制運(yùn)算和三拍的BCD碼表示的十進(jìn)制數(shù)運(yùn)算，采用硬件方法可實(shí)現(xiàn)不同數(shù)制的運(yùn)算，避免了軟件數(shù)制轉(zhuǎn)換，提高了混合數(shù)制的運(yùn)算效率，該混合數(shù)制加法器計(jì)算位數(shù)可根據(jù)計(jì)算需求進(jìn)行靈活的擴(kuò)展，該加法器結(jié)構(gòu)簡(jiǎn)單，面積小，功耗低，便于在芯片上實(shí)現(xiàn)，實(shí)用性強(qiáng)。
文檔編號(hào)G06F7/50GK101710271SQ200910235718
公開(kāi)日2010年5月19日 申請(qǐng)日期2009年10月22日 優(yōu)先權(quán)日2009年10月22日
發(fā)明者張奇榮, 車德亮 申請(qǐng)人:北京時(shí)代民芯科技有限公司;中國(guó)航天科技集團(tuán)公司第九研究院第七七二研究所