專利名稱：具有smp架構(gòu)的計(jì)算機(jī)處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)領(lǐng)域，更具體地，涉及一種計(jì)算機(jī)處理系統(tǒng)。
背景技術(shù)：
SMP技術(shù)的全稱是"對稱多處理"(Symmetrical Multi-Processing)技術(shù)，是指在 一個(gè)計(jì)算機(jī)上匯集了一組處理器(多個(gè)CPU)，各CPU之間共享內(nèi)存子系統(tǒng)以及總線結(jié)構(gòu)。 它是相對非對稱多處理技術(shù)而言的、是應(yīng)用十分廣泛的并行技術(shù)。 在這種架構(gòu)中，一臺(tái)計(jì)算機(jī)不再由單個(gè)CPU組成，而是同時(shí)由多個(gè)處理器運(yùn)行操 作系統(tǒng)的單一復(fù)本，并共享內(nèi)存和這臺(tái)計(jì)算機(jī)的其他資源。雖然同時(shí)使用多個(gè)CPU，但是從 管理的角度來看，它們的表現(xiàn)就像一個(gè)CPU —樣，擁有一套操作系統(tǒng)，系統(tǒng)將任務(wù)隊(duì)列對稱 地分布于多個(gè)CPU之上，從而極大地提高整個(gè)系統(tǒng)的數(shù)據(jù)處理能力。同時(shí)，所有的處理器都 可以平等地訪問內(nèi)存、1/0和外部中斷。 總的來說，在對稱多處理系統(tǒng)中，系統(tǒng)資源被系統(tǒng)中所有CPU共享，工作負(fù)載能夠 均勻地分配到所有可用的處理器上。 但SMP結(jié)構(gòu)的機(jī)型可用性比較差。因?yàn)?個(gè)或8個(gè)處理器共享一個(gè)操作系統(tǒng)和一 個(gè)存儲(chǔ)器，往往由于兼容性問題，整個(gè)機(jī)器就完全癱瘓掉了 。然而，目前還沒有出現(xiàn)一種SMP 的設(shè)計(jì)結(jié)構(gòu)來解決上述問題，進(jìn)而改善可用性差的缺陷。

發(fā)明內(nèi)容
考慮到上述問題而做出本發(fā)明，為此，本發(fā)明的主要目的在于提供一種具有SMP 架構(gòu)的計(jì)算機(jī)處理系統(tǒng)來改善系統(tǒng)的可用性。 為了實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明的實(shí)施例，提供了一種具有SMP架構(gòu)的計(jì)算機(jī)處 理系統(tǒng)，其包括主處理器，用于對數(shù)據(jù)進(jìn)行處理；一個(gè)或多個(gè)從處理器，與主處理器相連 接，用于輔助主處理器進(jìn)行數(shù)據(jù)處理；北橋芯片，連接在主處理器和后面板之間；以及南橋 芯片，與北橋芯片連接并設(shè)置在前面板和后面板之間，其中，BIOS芯片連接至主處理器。
在該具有SMP架構(gòu)的計(jì)算機(jī)處理系統(tǒng)中，主處理器與一個(gè)或多個(gè)從處理器通過 HT0總線相連接。多個(gè)從處理器之間通過HTO總線相連接。主處理器與北橋芯片通過HT1 總線相連接。 在該具有SMP架構(gòu)的計(jì)算機(jī)處理系統(tǒng)中，北橋芯片與南橋芯片通過A-link總線相 連接。 此外，該具有SMP架構(gòu)的計(jì)算機(jī)處理系統(tǒng)還包括主存儲(chǔ)器，與主處理器相連接； 以及從存儲(chǔ)器，分別與一個(gè)或多個(gè)從處理器相連接。 在該具有SMP架構(gòu)的計(jì)算機(jī)處理系統(tǒng)中，后面板具有與北橋芯片和南橋芯片相連 接的VHDM連接器。主處理器和一個(gè)或多個(gè)從處理器中的至少一個(gè)為龍芯3A處理器。其中， 多個(gè)從處理器的數(shù)量為2至4個(gè)。 根據(jù)本發(fā)明，上述的具有SMP架構(gòu)的計(jì)算機(jī)處理系統(tǒng)改善了系統(tǒng)的可用性。


附圖用來提供對本發(fā)明的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與本發(fā)明的實(shí) 施例一起用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的限制。在附圖中
圖1是根據(jù)本發(fā)明實(shí)施例的計(jì)算機(jī)處理系統(tǒng)的示意圖； 圖2是根據(jù)本發(fā)明實(shí)施例的具有龍芯3A處理器的計(jì)算機(jī)處理系統(tǒng)的示意圖；以及
圖3是根據(jù)本發(fā)明另一實(shí)施例的具有龍芯3A處理器的計(jì)算機(jī)處理系統(tǒng)的示意圖。
具體實(shí)施例方式
以下結(jié)合附圖對本發(fā)明的優(yōu)選實(shí)施例進(jìn)行說明，應(yīng)當(dāng)理解，此處所描述的優(yōu)選實(shí)
施例僅用于說明和解釋本發(fā)明，并不用于限定本發(fā)明。
圖1是根據(jù)本發(fā)明實(shí)施例的計(jì)算機(jī)處理系統(tǒng)的示意圖。 如圖1所示，具有SMP架構(gòu)的計(jì)算機(jī)處理系統(tǒng)100包括主處理器102，用于對數(shù)據(jù) 進(jìn)行處理；一個(gè)或多個(gè)從處理器104，與主處理器相連接，用于輔助主處理器102進(jìn)行數(shù)據(jù) 處理；北橋芯片106，連接在主處理器102和后面板114之間；以及南橋芯片108，與北橋芯 片106連接并設(shè)置在前面板112和后面板114之間，其中，BIOS芯片連接至主處理器102。
下面，將結(jié)合圖2和圖3，以龍芯3A處理器為例描述本發(fā)明的計(jì)算機(jī)處理系統(tǒng)。
圖2是根據(jù)本發(fā)明實(shí)施例的具有龍芯3A處理器的計(jì)算機(jī)處理系統(tǒng)的示意圖，圖3 是根據(jù)本發(fā)明另一實(shí)施例的具有龍芯3A處理器的計(jì)算機(jī)處理系統(tǒng)的示意圖。
在這兩個(gè)實(shí)施例中，采用龍芯3A作為處理器，搭載AMD RS780E和AMD SB710作為 系統(tǒng)的南北橋芯片。其中，沿用了曙光刀片的機(jī)構(gòu)及刀片中板和前面板的信號(hào)定義。
如圖2所示，主處理器與從處理器通過HT0總線相連接。北橋芯片與南橋芯片通 過A-link總線相連接。后面板具有與北橋芯片和南橋芯片相連接的VHDM連接器。具體而 言，兩個(gè)龍芯3A處理器，其中一個(gè)作為主處理器，另一個(gè)作為從處理器，這兩個(gè)處理器之間 通過HTO總線來互聯(lián)，而龍芯的BIOS設(shè)置在主處理器上，而主處理器的HT1總線與AMD的 北橋RS780E相連，至于南橋則是通過北橋的A-link與其相連的。而由于實(shí)現(xiàn)的是刀片系 統(tǒng)，因此，連接器還是采用了曙光TC2600刀片的VHDM連接器，讓其與曙光刀片的中板相連。 至于前面板同樣還是采用了曙光TC2600刀片的機(jī)構(gòu)位置。在該系統(tǒng)中，還包括主存儲(chǔ)器， 與主處理器相連接；以及從存儲(chǔ)器，分別與從處理器相連接。 在本發(fā)明的這一實(shí)施例中實(shí)現(xiàn)了使用龍芯3A處理器與AMD橋片相結(jié)合的系統(tǒng)架 構(gòu)。 圖3是在圖2所示的計(jì)算機(jī)系統(tǒng)的進(jìn)一步擴(kuò)展。在圖3中，多個(gè)從處理器之間通 過HTO總線相連接。主處理器與北橋芯片通過HT1總線相連接。圖3示出了從處理器為4 個(gè)的實(shí)施例。 一般地，從處理器的數(shù)量為2至4個(gè)。然而，隨著技術(shù)的發(fā)展，從處理器的數(shù) 量也并不限于此。本發(fā)明中從處理器的數(shù)量應(yīng)該是本領(lǐng)域技術(shù)人員隨著技術(shù)的進(jìn)步能夠預(yù) 料到的數(shù)量。此外，盡管在圖3中所示的從處理器均為龍芯3A處理器，但本領(lǐng)域技術(shù)人員 應(yīng)該能意識(shí)到，主處理器和一個(gè)或多個(gè)從處理器中的至少一個(gè)為龍芯3A處理器。從處理器 還可以為其它的處理器，如intel以及AMD的處理器。 以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修 改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
一種具有SMP架構(gòu)的計(jì)算機(jī)處理系統(tǒng)，其包括主處理器，用于對數(shù)據(jù)進(jìn)行處理；一個(gè)或多個(gè)從處理器，與所述主處理器相連接，用于輔助所述主處理器進(jìn)行數(shù)據(jù)處理；北橋芯片，連接在所述主處理器和后面板之間；以及南橋芯片，與所述北橋芯片連接并設(shè)置在前面板和所述后面板之間，其特征在于，BIOS芯片連接至所述主處理器。
2. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)處理系統(tǒng)，其特征在于，所述主處理器與所述一個(gè)或 多個(gè)從處理器通過HT0總線相連接。
3. 根據(jù)權(quán)利要求2所述的計(jì)算機(jī)處理系統(tǒng)，其特征在于，所述多個(gè)從處理器之間通過 所述HT0總線相連接。
4. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)處理系統(tǒng)，其特征在于，所述主處理器與所述北橋芯 片通過HT1總線相連接。
5. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)處理系統(tǒng)，其特征在于，所述北橋芯片與所述南橋芯 片通過A-link總線相連接。
6. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)處理系統(tǒng)，其特征在于，還包括 主存儲(chǔ)器，與所述主處理器相連接；以及從存儲(chǔ)器，分別與所述一個(gè)或多個(gè)從處理器相連接。
7. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)處理系統(tǒng)，其特征在于，所述后面板具有與所述北橋 芯片和所述南橋芯片相連接的VHDM連接器。
8. 根據(jù)上述權(quán)利要求中任一項(xiàng)所述的計(jì)算機(jī)處理系統(tǒng)，其特征在于，所述主處理器和 所述一個(gè)或多個(gè)從處理器中的至少一個(gè)為龍芯3A處理器。
9. 根據(jù)權(quán)利要求8所述的計(jì)算機(jī)處理系統(tǒng)，其特征在于，所述多個(gè)從處理器的數(shù)量為2 至4個(gè)。
全文摘要
本發(fā)明公開了一種具有SMP架構(gòu)的計(jì)算機(jī)處理系統(tǒng)，其包括主處理器，用于對數(shù)據(jù)進(jìn)行處理；一個(gè)或多個(gè)從處理器，與主處理器相連接，用于輔助主處理器進(jìn)行數(shù)據(jù)處理；北橋芯片，連接在主處理器和后面板之間；以及南橋芯片，與北橋芯片連接并設(shè)置在前面板和后面板之間，其中，BIOS芯片連接至主處理器。該具有SMP架構(gòu)的計(jì)算機(jī)處理系統(tǒng)改善了系統(tǒng)的可用性。
文檔編號(hào)G06F15/76GK101699424SQ200910236810
公開日2010年4月28日 申請日期2009年10月30日 優(yōu)先權(quán)日2009年10月30日
發(fā)明者劉新春, 歷軍, 王暉, 王英, 聶華, 邵宗有, 鄭臣明 申請人:曙光信息產(chǎn)業(yè)(北京)有限公司