專利名稱：一種智能型信號(hào)轉(zhuǎn)接系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種智能型信號(hào)轉(zhuǎn)接系統(tǒng)，它與嵌入式系統(tǒng)開(kāi)發(fā)技術(shù)、硬件系統(tǒng)檢測(cè)技術(shù)以及軟件測(cè)試技術(shù)有關(guān)，屬于信號(hào)轉(zhuǎn)接類裝置技術(shù)領(lǐng)域。

背景技術(shù)：
隨著科學(xué)技術(shù)的發(fā)展，自動(dòng)測(cè)試設(shè)備(ATE)在軍事、航空航天以及工業(yè)部門(mén)等運(yùn)用越來(lái)越廣泛，然而由于被測(cè)單元種類很多，往往一臺(tái)自動(dòng)測(cè)試設(shè)備要測(cè)試幾百甚至幾千種被測(cè)單元，這就出現(xiàn)了標(biāo)準(zhǔn)的ATE與被測(cè)單元之間適配、接線難的問(wèn)題。
在智能型信號(hào)轉(zhuǎn)接系統(tǒng)的研究方面，目前國(guó)內(nèi)外尚屬空白，市場(chǎng)無(wú)成型系統(tǒng)，而現(xiàn)有的相關(guān)產(chǎn)品，如開(kāi)關(guān)矩陣板卡，最大規(guī)模為8×32，對(duì)于ATE系統(tǒng)測(cè)試點(diǎn)數(shù)多、接線復(fù)雜的情況，其點(diǎn)數(shù)遠(yuǎn)遠(yuǎn)無(wú)法滿足要求，且大多為進(jìn)口產(chǎn)品，價(jià)格貴，成本高，無(wú)法大面積推廣使用。


發(fā)明內(nèi)容
1、目的本發(fā)明的目的是提供一種智能型信號(hào)轉(zhuǎn)接系統(tǒng)，它克服了現(xiàn)有技術(shù)的不足，具有轉(zhuǎn)接信號(hào)數(shù)量規(guī)模大、簡(jiǎn)單實(shí)用、成本低、通用性強(qiáng)等特點(diǎn)，它將徹底解決自動(dòng)測(cè)試設(shè)備與各種被測(cè)單元接線、測(cè)試難的問(wèn)題，廣泛應(yīng)用于大規(guī)模自動(dòng)測(cè)試系統(tǒng)中。該智能型信號(hào)轉(zhuǎn)接系統(tǒng)的具體作用是實(shí)現(xiàn)自動(dòng)測(cè)試設(shè)備與各種不同的被測(cè)目標(biāo)機(jī)的信號(hào)轉(zhuǎn)接。該智能型信號(hào)轉(zhuǎn)接系統(tǒng)主要完成以下功能 1)將自動(dòng)測(cè)試設(shè)備子模塊輸出的信號(hào)轉(zhuǎn)接至目標(biāo)機(jī)要求的子模塊的接口上； 2)將目標(biāo)機(jī)子模塊輸出的信號(hào)轉(zhuǎn)接至自動(dòng)測(cè)試設(shè)備子模塊的適當(dāng)測(cè)量通道接口上； 3)系統(tǒng)提供必要的檢測(cè)電路，整個(gè)系統(tǒng)啟動(dòng)測(cè)試前，對(duì)轉(zhuǎn)接電路進(jìn)行自檢、狀態(tài)顯示等，確保信號(hào)轉(zhuǎn)接關(guān)系準(zhǔn)確無(wú)誤后上電工作。
2、技術(shù)方案 如圖2所示，本發(fā)明一種智能型信號(hào)轉(zhuǎn)接系統(tǒng)，它是由操作系統(tǒng)和嵌入式檢測(cè)系統(tǒng)兩大部分組成。
所述操作系統(tǒng)，是由操作面板構(gòu)成，用戶可根據(jù)信號(hào)轉(zhuǎn)接關(guān)系及各種需要在操作面板上完成相應(yīng)連線操作。
所述嵌入式檢測(cè)系統(tǒng)，是由ARM+FPGA(ARM-Advanced RISC Machines，一類微處理器的通稱；FPGA-Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列)嵌入式系統(tǒng)構(gòu)成，ARM作為CPU(中央處理器)，是系統(tǒng)的主控芯片，而FPGA有豐富的I/O(輸入輸出)資源，適于用作CPU的外圍電路，兩者之間通過(guò)SPI(Serial Peripheral Interface，串行外設(shè)接口)總線進(jìn)行數(shù)據(jù)交互。
該ARM中央處理器，采用PHILIPS(飛利浦)公司的LPC2148(ARM芯片型號(hào))，它是一個(gè)支持實(shí)時(shí)仿真和嵌入式跟蹤的32位ARM7微控制器，帶有32KB和512KB嵌入的高速FLASH(閃速)存儲(chǔ)器，128位寬度的存儲(chǔ)器接口和獨(dú)特的加速結(jié)構(gòu)，使32位代碼能夠在最大時(shí)鐘速率下運(yùn)行，并帶有SPI總線；選用該處理器主要考慮其內(nèi)部的資源豐富，無(wú)需擴(kuò)展存儲(chǔ)器和SPI總線，且性能優(yōu)異，抗干擾能力強(qiáng)，價(jià)格低廉，具有極高的性價(jià)比. 該FPGA，采用Altera(阿爾特拉)公司的主流芯片Cyclone EP1C6Q240C8(FPGA芯片型號(hào))；該FPGA內(nèi)部有等效于10萬(wàn)門(mén)以上的邏輯資源，5980個(gè)邏輯單元，20個(gè)M4K塊(256×18bit)，可用來(lái)生成片上存儲(chǔ)器，如RAM(Random Access Memory，隨機(jī)存取存儲(chǔ)器)、ROM(ReadOnlyMemory，只讀存儲(chǔ)器)、雙口RAM以及FIFO(FirstInFirstOut，先進(jìn)先出寄存器)等；內(nèi)部集成了兩個(gè)模擬鎖相環(huán)，可用于對(duì)輸入的時(shí)鐘進(jìn)行倍頻和移相，最大可用I/O為185個(gè)。
以上兩芯片均為低成本、低功耗芯片，不用考慮芯片的散熱問(wèn)題。
由于ARM與FPGA的相互通信直接影響著控制器的性能，所以其SPI總線通信的設(shè)計(jì)就成為一個(gè)非常關(guān)鍵的問(wèn)題。
SPI是一種高速的、全雙工、同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時(shí)在電路板的布局上節(jié)省空間，提供方便，正是出于這種簡(jiǎn)單易用的特性，ARM和FPGA之間的通信集成了這種通信協(xié)議。SPI是一個(gè)環(huán)形總線結(jié)構(gòu)，由ss(cs)(從機(jī)選擇線)、sck(串行時(shí)鐘線)、sdi(主機(jī)輸出從機(jī)輸入線)、sdo(主機(jī)輸入從機(jī)輸出線)構(gòu)成，其時(shí)序簡(jiǎn)單，主要是在sck的控制下，兩個(gè)雙向移位寄存器進(jìn)行數(shù)據(jù)交換。
ARM作為中央處理器，外接電源模塊、程序加載模塊，擴(kuò)展RS-232(數(shù)據(jù)終端設(shè)備(DTE)和數(shù)據(jù)通訊設(shè)備(DCE)之間串行二進(jìn)制數(shù)據(jù)交換接口技術(shù)標(biāo)準(zhǔn))串行接口，主控計(jì)算機(jī)測(cè)試軟件通過(guò)串口與之連接，進(jìn)行控制操作。ARM片內(nèi)存儲(chǔ)模塊由SRAM(靜態(tài)RAM)和NOR型FLASH(一種典型的非易失FLASH)組成，SRAM作為ARM的內(nèi)存，存放ARM在運(yùn)行程序的動(dòng)態(tài)數(shù)據(jù)，F(xiàn)LASH存儲(chǔ)ARM程序及一些常量參數(shù)，掉電后內(nèi)容不丟失。通過(guò)SPI總線ARM與FPGA進(jìn)行數(shù)據(jù)通訊。
FPGA視作ARM的一個(gè)高速外設(shè)，由多片EP1C6Q240C8構(gòu)成，它主要包括數(shù)據(jù)輸出和輸入模塊。測(cè)試軟件發(fā)出啟動(dòng)信號(hào)，經(jīng)過(guò)RS232串口輸入ARM，ARM產(chǎn)生源數(shù)據(jù)，通過(guò)SPI總線發(fā)給FPGA，由輸出模塊的I/O口輸出，源數(shù)據(jù)經(jīng)驅(qū)動(dòng)芯片驅(qū)動(dòng)流經(jīng)操作系統(tǒng)各連線通路，通過(guò)驅(qū)動(dòng)芯片生成目標(biāo)數(shù)據(jù)，F(xiàn)PGA輸入模塊通過(guò)掃描各驅(qū)動(dòng)芯片輸入，將目標(biāo)數(shù)據(jù)讀入，通過(guò)SPI總線輸入ARM。ARM對(duì)目標(biāo)數(shù)據(jù)進(jìn)行處理、解析，判斷操作系統(tǒng)的連線關(guān)系，通過(guò)串口，將生成的連線關(guān)系數(shù)據(jù)發(fā)送給測(cè)試軟件，在主控計(jì)算機(jī)屏幕上顯示檢測(cè)結(jié)果。
系統(tǒng)充分利用了FPGA的超高速邏輯處理能力對(duì)大規(guī)模數(shù)據(jù)量信號(hào)進(jìn)行輸出和輸入，再將其送入ARM中作數(shù)據(jù)處理，提高了控制器的實(shí)時(shí)性。
ARM及FPGA芯片的在線編程接口直接關(guān)系到整個(gè)控制器是否正常工作，該接口的設(shè)計(jì)必須確保無(wú)誤。ARM微處理器的的編程調(diào)試接口采用符合IEEE1149.1-1990(IEEE，美國(guó)電氣與電子工程師學(xué)會(huì))標(biāo)準(zhǔn)的JTAG(Joint Test Action Group，一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議)調(diào)試接口。
對(duì)于FPGA芯片的配置模式，可以通過(guò)ARM的I/O管腳對(duì)FPGA進(jìn)行配置，這種方法可以省略FPGA配置芯片但同時(shí)也降低了一些成本，增強(qiáng)了FPGA與ARM之間的耦合性，但一旦ARM芯片的某些管腳損壞就會(huì)導(dǎo)致FPGA無(wú)法配置，不能正常工作，從而降低了系統(tǒng)可靠性，因此系統(tǒng)采用AS模式(Active SerialConfiguration，主動(dòng)串行配置)配置Cyclone系列的EPIC6Q240C8型FPGA，此模式選用EPCS4型Altera FPGA配置芯片通過(guò)ByteBlasterII(型號(hào))下載電纜對(duì)FPGA進(jìn)行配置，可重復(fù)配置10萬(wàn)次。該模式電路簡(jiǎn)單、使用方便、成本低廉，非常適合在工業(yè)現(xiàn)場(chǎng)使用。
(3)軟件流程 1)嵌入式檢測(cè)系統(tǒng)軟件 如圖4所示，嵌入式檢測(cè)系統(tǒng)通過(guò)串口接收到主控計(jì)算機(jī)測(cè)試軟件的啟動(dòng)信號(hào)后，首先進(jìn)行初始化設(shè)置，然后啟動(dòng)自檢測(cè)，發(fā)送檢測(cè)源數(shù)據(jù)。源數(shù)據(jù)流由一串?dāng)?shù)字信號(hào)“1”構(gòu)成，從對(duì)應(yīng)自動(dòng)測(cè)試設(shè)備各模塊的節(jié)點(diǎn)一端輸入，通過(guò)操作系統(tǒng)的相應(yīng)連線傳輸至對(duì)應(yīng)目標(biāo)機(jī)的節(jié)點(diǎn)一端，此時(shí)FPGA對(duì)目標(biāo)機(jī)各節(jié)點(diǎn)進(jìn)行循環(huán)掃描，有連線的通道接收到信號(hào)“1”，而無(wú)連線的通道信號(hào)仍保持狀態(tài)“0”，F(xiàn)PGA將此目標(biāo)數(shù)據(jù)接收，通過(guò)SPI總線發(fā)送給ARM，進(jìn)行數(shù)據(jù)處理、解析，將有效數(shù)據(jù)——即有連線關(guān)系的數(shù)據(jù)按通信協(xié)議生成關(guān)系數(shù)據(jù)，通過(guò)232串口發(fā)送給主控計(jì)算機(jī)測(cè)試軟件，由測(cè)試軟件對(duì)數(shù)據(jù)進(jìn)行進(jìn)一步處理。
2)主控計(jì)算機(jī)測(cè)試軟件 如圖5所示，主控計(jì)算機(jī)測(cè)試軟件完成串口配置，對(duì)嵌入式檢測(cè)系統(tǒng)發(fā)送控制命令，對(duì)從串口接收上傳的關(guān)系數(shù)據(jù)按通信協(xié)議進(jìn)行處理、顯示，并對(duì)所測(cè)得連線關(guān)系數(shù)據(jù)生成文件保存幾大功能。
3、優(yōu)點(diǎn)及功效 該發(fā)明基于先進(jìn)的ARM和FPGA嵌入式系統(tǒng)技術(shù)開(kāi)發(fā)，改變長(zhǎng)期以來(lái)自動(dòng)測(cè)試設(shè)備使用中的傳統(tǒng)操作方式，是自動(dòng)測(cè)試領(lǐng)域的一種新型解決優(yōu)化方案。其使用簡(jiǎn)單、方便，尤其具備高速自動(dòng)檢測(cè)的功能，判定信號(hào)轉(zhuǎn)接是否準(zhǔn)確無(wú)誤，有錯(cuò)則警示用戶，避免錯(cuò)誤發(fā)生造成巨大損失，大大提高了用戶的工作效率，節(jié)約人工成本。
其突出優(yōu)勢(shì)具體體現(xiàn)在以下方面 (1)接點(diǎn)規(guī)模超大 能滿足650個(gè)輸入/輸出個(gè)獨(dú)立接點(diǎn)(如下列表1所示)，400個(gè)輸出/輸入個(gè)獨(dú)立接點(diǎn)(如下列表2所示)，并可復(fù)用，滿足超大規(guī)模數(shù)信號(hào)轉(zhuǎn)接。
表1自動(dòng)測(cè)試設(shè)備信號(hào)模塊接口
表2目標(biāo)機(jī)接入信號(hào)轉(zhuǎn)接系統(tǒng)模塊
(2)通用性強(qiáng) 系統(tǒng)現(xiàn)今在Geste2.1(通用嵌入式軟件測(cè)試環(huán)境系統(tǒng)，由北京航空航天大學(xué)和北京新空間網(wǎng)計(jì)算機(jī)有限責(zé)任公司聯(lián)合開(kāi)發(fā))測(cè)試中廣泛使用。其標(biāo)準(zhǔn)接口對(duì)于現(xiàn)今自動(dòng)測(cè)試設(shè)備通用(如上列表1所示)，且對(duì)于被測(cè)目標(biāo)機(jī)通用(如上列表2所示)。如有特殊，只需使用前改變系統(tǒng)連接線的接頭型號(hào)。
(3)操作簡(jiǎn)單 只要在操作系統(tǒng)面板上進(jìn)行簡(jiǎn)單的插拔線操作，簡(jiǎn)化了原有繁瑣的焊線、連線等操作。
(4)人性化設(shè)計(jì) 系統(tǒng)高度適中，用戶可自行選擇站/坐式操作


圖1智能型信號(hào)轉(zhuǎn)接系統(tǒng)示意圖 圖2智能型信號(hào)轉(zhuǎn)接系統(tǒng)工作系統(tǒng)組成示意圖 圖3智能型信號(hào)轉(zhuǎn)接系統(tǒng)硬件結(jié)構(gòu)示意圖 圖4檢測(cè)系統(tǒng)軟件流程示意圖 圖5主控計(jì)算機(jī)測(cè)試軟件功能框圖 圖中符號(hào)說(shuō)明如下 圖1(1)信號(hào)通道1～m1；(2)信號(hào)通道1～m2；(n)信號(hào)通道1～mn 圖2(1)系統(tǒng)線； (2)測(cè)試線； (3)操作線
具體實(shí)施例方式 見(jiàn)圖1、圖2、圖3、圖4、圖5，本發(fā)明一種智能型信號(hào)轉(zhuǎn)接系統(tǒng)，其具體作用是實(shí)現(xiàn)自動(dòng)測(cè)試設(shè)備與各種不同的被測(cè)目標(biāo)機(jī)的信號(hào)轉(zhuǎn)接，如圖1所示，它是由操作系統(tǒng)和嵌入式檢測(cè)系統(tǒng)兩大部分組成。
所述操作系統(tǒng)，是由操作面板構(gòu)成，用戶可根據(jù)信號(hào)轉(zhuǎn)接關(guān)系及各種需要在操作面板上完成相應(yīng)連線操作。自動(dòng)測(cè)試設(shè)備通過(guò)相應(yīng)接口與操作面板連接，如表1所示；而被測(cè)目標(biāo)機(jī)也通過(guò)相應(yīng)接口與之相連，如上列表2所示。
所述嵌入式檢測(cè)系統(tǒng)，是由ARM+FPGA嵌入式系統(tǒng)構(gòu)成，ARM作為CPU即中央處理器，是系統(tǒng)的主控芯片，而FPGA有豐富的I/O即輸入輸出資源，適于用作CPU的外圍電路，兩者之間通過(guò)SPI(Serial Peripheral Interface)總線進(jìn)行數(shù)據(jù)交互。
該ARM中央處理器，采用PHILIPS公司的LPC2148，它是一個(gè)支持實(shí)時(shí)仿真和嵌入式跟蹤的32位ARM7微控制器，帶有32KB和512KB嵌入的高速FLASH存儲(chǔ)器，128位寬度的存儲(chǔ)器接口和獨(dú)特的加速結(jié)構(gòu)，使32位代碼能夠在最大時(shí)鐘速率下運(yùn)行，并帶有SPI總線；選用該處理器主要考慮其內(nèi)部的資源豐富，無(wú)需擴(kuò)展存儲(chǔ)器和SPI總線，且性能優(yōu)異，抗干擾能力強(qiáng)，價(jià)格低廉，具有極高的性價(jià)比。
該FPGA，采用Altera公司的主流芯片Cyclone EP1C6Q240C8；該FPGA內(nèi)部有等效于10萬(wàn)門(mén)以上的邏輯資源，5980個(gè)邏輯單元，20個(gè)M4K塊(256×18bit)，可用來(lái)生成片上存儲(chǔ)器，如RAM、ROM、雙口RAM以及FIFO等；內(nèi)部集成了兩個(gè)模擬鎖相環(huán)，可用于對(duì)輸入的時(shí)鐘進(jìn)行倍頻和移相，最大可用I/O為185個(gè)。
以上兩芯片均為低成本、低功耗芯片，不用考慮芯片的散熱問(wèn)題。
由于ARM與FPGA的相互通信直接影響著控制器的性能，所以其SPI總線通信的設(shè)計(jì)就成為一個(gè)非常關(guān)鍵的問(wèn)題。
SPI是一種高速的、全雙工、同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時(shí)在電路板的布局上節(jié)省空間，提供方便，正是出于這種簡(jiǎn)單易用的特性，ARM和FPGA之間的通信集成了這種通信協(xié)議。SPI是一個(gè)環(huán)形總線結(jié)構(gòu)，由ss(cs)(從機(jī)選擇線)、sck(串行時(shí)鐘線)、sdi(主機(jī)輸出從機(jī)輸入線)、sdo(主機(jī)輸入從機(jī)輸出線)構(gòu)成，其時(shí)序簡(jiǎn)單，主要是在sck的控制下，兩個(gè)雙向移位寄存器進(jìn)行數(shù)據(jù)交換。
ARM作為中央處理器，外接電源模塊、程序加載模塊，擴(kuò)展RS-232串行接口，主控計(jì)算機(jī)測(cè)試軟件通過(guò)串口與之連接，進(jìn)行控制操作.ARM片內(nèi)存儲(chǔ)模塊由SRAM和NOR型FLASH組成，SRAM作為ARM的內(nèi)存，存放ARM在運(yùn)行程序的動(dòng)態(tài)數(shù)據(jù)，F(xiàn)LASH存儲(chǔ)ARM程序及一些常量參數(shù)，掉電后內(nèi)容不丟失.通過(guò)SPI總線ARM與FPGA進(jìn)行數(shù)據(jù)通訊. FPGA視作ARM的一個(gè)高速外設(shè)，由多片EP1C6Q240C8構(gòu)成，它主要包括數(shù)據(jù)輸出和輸入模塊。測(cè)試軟件發(fā)出啟動(dòng)信號(hào)，經(jīng)過(guò)RS232串口輸入ARM，ARM產(chǎn)生源數(shù)據(jù)，通過(guò)SPI總線發(fā)給FPGA，由輸出模塊的I/O口輸出，源數(shù)據(jù)經(jīng)驅(qū)動(dòng)芯片驅(qū)動(dòng)流經(jīng)操作系統(tǒng)各連線通路，通過(guò)驅(qū)動(dòng)芯片生成目標(biāo)數(shù)據(jù)，F(xiàn)PGA輸入模塊通過(guò)掃描各驅(qū)動(dòng)芯片輸入，將目標(biāo)數(shù)據(jù)讀入，通過(guò)SPI總線輸入ARM。ARM對(duì)目標(biāo)數(shù)據(jù)進(jìn)行處理、解析，判斷操作系統(tǒng)的連線關(guān)系，通過(guò)串口，將生成的連線關(guān)系數(shù)據(jù)發(fā)送給測(cè)試軟件，在主控計(jì)算機(jī)屏幕上顯示檢測(cè)結(jié)果。
系統(tǒng)充分利用了FPGA的超高速邏輯處理能力對(duì)大規(guī)模數(shù)據(jù)量信號(hào)進(jìn)行輸出和輸入，再將其送入ARM中作數(shù)據(jù)處理，提高了控制器的實(shí)時(shí)性。
ARM及FPGA芯片的在線編程接口直接關(guān)系到整個(gè)控制器是否正常工作，該接口的設(shè)計(jì)必須確保無(wú)誤。ARM微處理器的的編程調(diào)試接口采用符合IEEE1149.1-1990標(biāo)準(zhǔn)的JTAG調(diào)試接口。
對(duì)于FPGA芯片的配置模式，可以通過(guò)ARM的I/O管腳對(duì)FPGA進(jìn)行配置，這種方法可以省略FPGA配置芯片但同時(shí)也降低了一些成本，增強(qiáng)了FPGA與ARM之間的耦合性，但一旦ARM芯片的某些管腳損壞就會(huì)導(dǎo)致FPGA無(wú)法配置，不能正常工作，從而降低了系統(tǒng)可靠性，因此系統(tǒng)采用AS模式(Active SerialConfiguration)配置Cyclone系列的EPIC6Q240C8型FPGA，此模式選用EPCS4型Altera FPGA配置芯片通過(guò)ByteBlasterII下載電纜對(duì)FPGA進(jìn)行配置，可重復(fù)配置10萬(wàn)次。該模式電路簡(jiǎn)單、使用方便、成本低廉，非常適合在工業(yè)現(xiàn)場(chǎng)使用。
(3)軟件流程 1)嵌入式檢測(cè)系統(tǒng)軟件 如圖4所示，嵌入式檢測(cè)系統(tǒng)通過(guò)串口接收到主控計(jì)算機(jī)測(cè)試軟件的啟動(dòng)信號(hào)后，首先進(jìn)行初始化設(shè)置，然后啟動(dòng)自檢測(cè)，發(fā)送檢測(cè)源數(shù)據(jù)。源數(shù)據(jù)流由一串?dāng)?shù)字信號(hào)“1”構(gòu)成，從對(duì)應(yīng)自動(dòng)測(cè)試設(shè)備各模塊的節(jié)點(diǎn)一端輸入，通過(guò)操作系統(tǒng)的相應(yīng)連線傳輸至對(duì)應(yīng)目標(biāo)機(jī)的節(jié)點(diǎn)一端，此時(shí)FPGA對(duì)目標(biāo)機(jī)各節(jié)點(diǎn)進(jìn)行循環(huán)掃描，有連線的通道接收到信號(hào)“1”，而無(wú)連線的通道信號(hào)仍保持狀態(tài)“0”，F(xiàn)PGA將此目標(biāo)數(shù)據(jù)接收，通過(guò)SPI總線發(fā)送給ARM，進(jìn)行數(shù)據(jù)處理、解析，將有效數(shù)據(jù)——即有連線關(guān)系的數(shù)據(jù)按通信協(xié)議生成關(guān)系數(shù)據(jù)，通過(guò)232串口發(fā)送給主控計(jì)算機(jī)測(cè)試軟件，由測(cè)試軟件對(duì)數(shù)據(jù)進(jìn)行進(jìn)一步處理。
2)主控計(jì)算機(jī)測(cè)試軟件 如圖5所示，主控計(jì)算機(jī)測(cè)試軟件完成串口配置，對(duì)嵌入式檢測(cè)系統(tǒng)發(fā)送控制命令，對(duì)從串口接收上傳的關(guān)系數(shù)據(jù)按通信協(xié)議進(jìn)行處理、顯示，并對(duì)所測(cè)得連線關(guān)系數(shù)據(jù)生成文件保存幾大功能。
權(quán)利要求
1.一種智能型信號(hào)轉(zhuǎn)接系統(tǒng)，其特征在于它是由操作系統(tǒng)和嵌入式檢測(cè)系統(tǒng)兩大部分組成；
所述操作系統(tǒng)，是由操作面板構(gòu)成，用戶可根據(jù)信號(hào)轉(zhuǎn)接關(guān)系及各種需要在操作面板上完成相應(yīng)連線操作；
所述嵌入式檢測(cè)系統(tǒng)，是由ARM和FPGA嵌入式系統(tǒng)構(gòu)成，ARM作為CPU即中央處理器，是系統(tǒng)的主控芯片，而FPGA有豐富的I/O即輸入輸出資源，適于用作CPU的外圍電路，兩者之間通過(guò)SPI總線進(jìn)行數(shù)據(jù)交互；
該ARM中央處理器，采用PHILIPS公司的LPC2148，它是一個(gè)支持實(shí)時(shí)仿真和嵌入式跟蹤的32位ARM7微控制器，帶有32KB和512KB嵌入的高速FLASH存儲(chǔ)器，128位寬度的存儲(chǔ)器接口和獨(dú)特的加速結(jié)構(gòu)，使32位代碼能夠在最大時(shí)鐘速率下運(yùn)行，并帶有SPI總線；SPI是一種高速的、全雙工、同步的通信總線，它是一個(gè)環(huán)形總線結(jié)構(gòu)，由從機(jī)選擇線、串行時(shí)鐘線、主機(jī)輸出從機(jī)輸入線和主機(jī)輸入從機(jī)輸出線構(gòu)成，其時(shí)序簡(jiǎn)單，在串行時(shí)鐘線即sck的控制下，兩個(gè)雙向移位寄存器進(jìn)行數(shù)據(jù)交換；并且在芯片的管腳上只占用四根線，ARM和FPGA之間的通信集成了這種通信協(xié)議；ARM作為中央處理器，外接電源模塊、程序加載模塊，擴(kuò)展RS-232串行接口，主控計(jì)算機(jī)測(cè)試軟件通過(guò)串口與之連接，進(jìn)行控制操作；ARM片內(nèi)存儲(chǔ)模塊由SRAM和NOR型FLASH組成，SRAM作為ARM的內(nèi)存，存放ARM在運(yùn)行程序的動(dòng)態(tài)數(shù)據(jù)，F(xiàn)LASH存儲(chǔ)ARM程序及一些常量參數(shù)，掉電后內(nèi)容不丟失，通過(guò)SPI總線ARM與FPGA進(jìn)行數(shù)據(jù)通訊；該FPGA，采用Altera公司的主流芯片Cyclone EP1C6Q240C8；該FPGA內(nèi)部有等效于10萬(wàn)門(mén)以上的邏輯資源，5980個(gè)邏輯單元，20個(gè)M4K塊即256×18bit，用來(lái)生成片上存儲(chǔ)器RAM、ROM、雙口RAM以及FIFO；內(nèi)部集成了兩個(gè)模擬鎖相環(huán)，用于對(duì)輸入的時(shí)鐘進(jìn)行倍頻和移相；FPGA視作ARM的一個(gè)高速外設(shè)，由多片EP1C6Q240C8構(gòu)成，它包括數(shù)據(jù)輸出和輸入模塊，測(cè)試軟件發(fā)出啟動(dòng)信號(hào)，經(jīng)過(guò)RS232串口輸入ARM，ARM產(chǎn)生源數(shù)據(jù)，通過(guò)SPI總線發(fā)給FPGA，由輸出模塊的I/O口輸出，源數(shù)據(jù)經(jīng)驅(qū)動(dòng)芯片驅(qū)動(dòng)流經(jīng)操作系統(tǒng)各連線通路，通過(guò)驅(qū)動(dòng)芯片生成目標(biāo)數(shù)據(jù)，F(xiàn)PGA輸入模塊通過(guò)掃描各驅(qū)動(dòng)芯片輸入，將目標(biāo)數(shù)據(jù)讀入，通過(guò)SPI總線輸入ARM；ARM對(duì)目標(biāo)數(shù)據(jù)進(jìn)行處理、解析，判斷操作系統(tǒng)的連線關(guān)系，通過(guò)串口，將生成的連線關(guān)系數(shù)據(jù)發(fā)送給測(cè)試軟件，在主控計(jì)算機(jī)屏幕上顯示檢測(cè)結(jié)果；ARM微處理器的的編程調(diào)試接口采用符合IEEE1149.1-1990標(biāo)準(zhǔn)的JTAG調(diào)試接口；對(duì)于FPGA芯片的配置模式，是通過(guò)ARM的I/O管腳對(duì)FPGA進(jìn)行配置，該系統(tǒng)采用AS模式即Active SerialConfiguration配置Cyclone系列的EPIC6Q240C8型FPGA。
全文摘要
本發(fā)明一種智能型信號(hào)轉(zhuǎn)接系統(tǒng)，它是由操作系統(tǒng)和嵌入式檢測(cè)系統(tǒng)兩大部分組成。所述操作系統(tǒng)，是由操作面板構(gòu)成，用戶可根據(jù)信號(hào)轉(zhuǎn)接關(guān)系及各種需要在操作面板上完成相應(yīng)連線操作。所述嵌入式檢測(cè)系統(tǒng)，是由ARM+FPGA嵌入式系統(tǒng)構(gòu)成，ARM作為CPU即中央處理器，是系統(tǒng)的主控芯片，而FPGA有豐富的I/O即輸入輸出資源，適于用作CPU的外圍電路，兩者之間通過(guò)SPI(Serial Peripheral Interface)總線進(jìn)行數(shù)據(jù)交互。本發(fā)明具有轉(zhuǎn)接信號(hào)數(shù)量規(guī)模大、簡(jiǎn)單實(shí)用、成本低、通用性強(qiáng)等特點(diǎn)，它將徹底解決自動(dòng)測(cè)試設(shè)備與各種被測(cè)單元接線、測(cè)試難的問(wèn)題，廣泛應(yīng)用于大規(guī)模自動(dòng)測(cè)試系統(tǒng)中。在信號(hào)轉(zhuǎn)接類裝置技術(shù)領(lǐng)域里，它具有實(shí)用價(jià)值和廣闊的應(yīng)用前景。
文檔編號(hào)G06F13/40GK101706762SQ20091024156
公開(kāi)日2010年5月12日 申請(qǐng)日期2009年11月26日 優(yōu)先權(quán)日2009年11月26日
發(fā)明者余正偉, 劉斌, 肖瑾, 吳冰, 周慶 申請(qǐng)人:北京航空航天大學(xué)