專利名稱：逆位序地址產(chǎn)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，涉及一種逆位序地址產(chǎn)生器。
背景技術(shù)：
專用快速傅立葉變換(FFT)通常用于高速實(shí)時FFT系統(tǒng)的硬件實(shí)現(xiàn)，并且多用于 現(xiàn)代譜估計、圖象處理等運(yùn)算量很大的領(lǐng)域。在常用的按時間抽取進(jìn)行FFT運(yùn)算時，如果輸 入序列x(n)是按照自然順序存入存儲單元的，那么輸出端X(n)的地址是亂序的。如果希望 輸出端的次序正好是順序排列的，那么輸入序列x(n)則不能按照自然順序存入存儲單元， 這就使得運(yùn)算時取數(shù)據(jù)的地址編排“混亂無序”，這種亂序的原因?qū)嵸|(zhì)上是由按時間抽取進(jìn) 行FFT運(yùn)算的原理造成的。軟件實(shí)現(xiàn)逆位序的方法很多，如雷道算法(Rader)等。在已經(jīng)公開的專利中，與 FFT相關(guān)的專利共有43個，其中發(fā)明專利42個，新型實(shí)用專利1個，主要集中在FFT結(jié)構(gòu)和 方法、FFT處理器的實(shí)現(xiàn)以及基于FFT的應(yīng)用方面，如調(diào)制解調(diào)方法，頻譜分析方法等，沒有 地址產(chǎn)生的相關(guān)專利。但是隨著越來越多的專用FFT硬件處理器的出現(xiàn)，以及對速度要求的不斷提高， 將逆位序功能放置在專用器件中用硬件實(shí)現(xiàn)已經(jīng)成為一種必然。但是逆位序功能的實(shí)現(xiàn)在 結(jié)構(gòu)和速度上卻千差萬別。本專利實(shí)現(xiàn)了一種簡捷、快速的硬件逆位序?qū)崿F(xiàn)結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的目的是解決16 1024點(diǎn)FFT運(yùn)算中存儲器地址的亂序問題，使得最終 運(yùn)算結(jié)果的數(shù)據(jù)輸出是順序的。如果將整個序列完成一次4點(diǎn)FFT蝶算稱為一個“PASS”，那么對于可以完成 16^1024點(diǎn)的器件來說，運(yùn)算過程最多為5個PASS。FFT運(yùn)算要求對輸入的數(shù)據(jù)按照一定的規(guī)律排序，才能得出正確的結(jié)果。如果數(shù)據(jù) 在進(jìn)入器件之前已經(jīng)按要求排好序，那么在器件內(nèi)部不需要再排序，但如果輸入器件的數(shù) 據(jù)是順序的，那么在運(yùn)算之前需要將數(shù)據(jù)重新排序，排序?qū)嶋H為地址的位反轉(zhuǎn)。為了后續(xù)運(yùn) 算的方便，F(xiàn)FT的最終結(jié)果同樣也可以是順序輸出或反序輸出。如果需要逆位序，只會在第 一個PASS讀地址產(chǎn)生時進(jìn)行，或者為了后續(xù)數(shù)據(jù)處理的需要，在最后一個PASS寫地址產(chǎn)生 時進(jìn)行，在其余的PASS則與之無關(guān)。單PASS操作時，SPASS = 1不需要逆位序，將地址發(fā)生器原樣輸出。在FFT運(yùn)算 時，如果需要重新排序，將會在產(chǎn)生第一個PASS讀地址和最后一個PASS寫地址時需要逆位 序，第一個PASS的寫地址和最后一個PASS的讀地址以及其余PASS都不需要反轉(zhuǎn)。為了實(shí)現(xiàn)上述目的，本發(fā)明采用了如下技術(shù)方案一種逆位序地址產(chǎn)生器，由專用譯碼邏輯單元、運(yùn)算長度標(biāo)識產(chǎn)生器單元、順序中 間地址產(chǎn)生單元和逆位序地址產(chǎn)生單元組成。單次變換長度CR<10>、CR<9>、CR<8>作為專用譯碼邏輯單元的輸入信號，CLK是時鐘信號，它們通過組合和譯碼邏輯電路共同產(chǎn)生了各級選擇器的選擇信號Kl、K2、K3、K4、 K5、K6、K7、K8、K9、K10 ；單次變換長度CR<10>、CR<9>、CR<8>又是運(yùn)算長度標(biāo)識產(chǎn)生器單元的輸入信號， 根據(jù)CR<10>、CR<9>、CR<8>的取值不同產(chǎn)生不同的運(yùn)算長度標(biāo)識信號S2、Si、SO ；順序中間地址產(chǎn)生單元由四級選擇器組成以產(chǎn)生順序中間地址信號0UT<9>、 0UT<8>、…、0UT<0>。它的輸入信號是計數(shù)器的10位正常計數(shù)值，長度標(biāo)識信號S2、S1、S0 和選擇信號Kl、K2、K3、K4、K5、K6、K7、K8、K9、KlO作為四級選擇器的選擇信號，其中第一級 選擇器的選擇信號是運(yùn)算長度標(biāo)識信號S2、S1、S0，第二級選擇器由K1、K2、K3進(jìn)行選擇，第 三級選擇器由Κ4、Κ5、Κ6、Κ7進(jìn)行選擇，第四級選擇器由Κ8、Κ9、KlO進(jìn)行選擇；逆位序地址產(chǎn)生單元由六級選擇器組成經(jīng)選擇器的選擇變換便產(chǎn)生了逆位序地 址信號 AD<9>、AD<8>、...、AD<0>，順序中間地址 0UT<9>、0UT<8>、...、0UT<0> 是它的輸入信 號，運(yùn)算長度標(biāo)識信號S2、S1、S0作為每一個選擇器的選擇信號，第一、四級選擇器由Sl進(jìn) 行選擇，第二、五級選擇器由SO進(jìn)行選擇，第三、六級選擇器由S2進(jìn)行選擇，經(jīng)這樣簡單的 變換，便產(chǎn)生了逆位序地址信號AD<9>、AD<8>、...、AD<0>。本發(fā)明的優(yōu)點(diǎn)本發(fā)明與現(xiàn)有技術(shù)相比，原理新穎，硬件結(jié)構(gòu)簡單，由于在電路實(shí)現(xiàn)時采用的器件 主要是數(shù)據(jù)選擇器，因此這種實(shí)現(xiàn)方法不僅在結(jié)構(gòu)上比較簡捷，而且在速度上也具有較大 的優(yōu)越性，且具有較強(qiáng)的獨(dú)立性，可以使用在不同的應(yīng)用環(huán)境中，采用上述原理實(shí)現(xiàn)的逆位 序電路已經(jīng)在具體應(yīng)用中實(shí)現(xiàn)，并取得了較好的實(shí)際效果。


圖1逆位序地址產(chǎn)生原理框圖；圖2逆位序控制信號產(chǎn)生電路框圖；圖3順序中間地址信號產(chǎn)生電路框4逆位序地址實(shí)現(xiàn)電路框圖；
圖5逆位序運(yùn)算電路圖。
具體實(shí)施例方式逆位序地址產(chǎn)生原理框圖如圖1所示，由專用譯碼邏輯單元、運(yùn)算長度標(biāo)識產(chǎn)生 器單元、順序中間地址產(chǎn)生單元和逆位序地址產(chǎn)生單元組成。逆位序控制信號產(chǎn)生如圖2所示，輸入信號FPASS_M表示第一個PASS和最后一個 PASS需要逆位序的控制信號，輸入信號CR<10>、CR<9>、CR<8>表示單次變換長度，它們通過 組合和譯碼邏輯電路共同產(chǎn)生了各級選擇器的選擇信號Kl、K2、K3、K4、K5、K6、K7、K8、K9、 KlO即控制信號。無論哪個PASS有逆位序，地址發(fā)生器產(chǎn)生的地址發(fā)生逆位序的過程是一樣的，而 地址重新排序是由單次變換長度決定的。順序中間地址信號的產(chǎn)生如圖3所示，輸入信號 是計數(shù)器的10位正常計數(shù)值，共需要經(jīng)過四級選擇器，其中第一級選擇器的選擇信號是運(yùn) 算長度標(biāo)識信號S2、S1、S0，它們由單次變換長度信號CR<10>、CR<9>、CR<8>產(chǎn)生出來的，由 CR<10>、CR<9>、CR<8>產(chǎn)生的S2、Si、SO真值表如表1所示。
表1運(yùn)算長度標(biāo)識信號S2、Si、SO真值表
點(diǎn)數(shù)CR1<10>CR1<9>CR1<8>S2Slso1611011064100100256010010102400000032101101128011011512001001從第二級到第四級共三級選擇器的選擇信號則由圖2中產(chǎn)生的選擇信號ΚΙ、K2、 K3、K4、K5、K6、K7、K8、K9、KlO進(jìn)行選擇，由ΚΙ、K2、…、KlO分段對計數(shù)器產(chǎn)生的計數(shù)值進(jìn) 行選擇控制，其中，第二級選擇器由ΚΙ、K2、K3進(jìn)行選擇，第三級選擇器由K4、K5、K6、K7進(jìn) 行選擇，第四級選擇器由K8、K9、K10進(jìn)行選擇。這樣經(jīng)過四級選擇器的選擇，就產(chǎn)生了順序 中間地址信號 0UT<9>、0UT<8>、...、0UT<0>。真正逆位序地址信號在圖4中產(chǎn)生。將圖3中產(chǎn)生的順序中間地址0UT<9>、 0UT<8>、…、0UT<0>輸入進(jìn)來，整個逆位序部分共有六級選擇器，每一級選擇器均由一個運(yùn) 算長度標(biāo)識信號S2、S1、SO進(jìn)行選擇，第一、四級選擇器由S1進(jìn)行選擇，第二、五級選擇器由 SO進(jìn)行選擇，第三、六級選擇器由S2進(jìn)行選擇，經(jīng)這樣簡單的變換，便產(chǎn)生了逆位序地址信 號 AD<9>、AD<8>、...、AD<0>。下面分別敘述各種長度FFT變換時的地址產(chǎn)生和逆位序地址的產(chǎn)生。1、正常點(diǎn)數(shù)第一個或最后一個PASS的逆位序逆位序運(yùn)算見圖5。(1) 16 點(diǎn)S2 = 1，Sl = 1，SO = 1，輸入第一級MUX的數(shù)據(jù)為^9a8a7af5a5a4a3a2a1ac1經(jīng)過兩級MUX，進(jìn)入第三級時變成，
再經(jīng)過兩級MUX后變成這就是輸出的地址。例如地址發(fā)生器的地址為32107654ba9 8......經(jīng)過逆位序后變成C 4 8 0 e 6 a 2 d 5 9 1……，滿足了數(shù)據(jù)重新排序的要求。(2)64 點(diǎn)S2 = 1，Sl = 0，SO = 0，輸入經(jīng)過兩級MUX進(jìn)入第三級的輸入為a9a8a7a6aoaia2a3a4a5然后將這個數(shù)據(jù)輸出即為所需要的地址。地址發(fā)生器的地址為
30 20 10 0 31 21 11 1......經(jīng)過逆位序后變成30 10 20 0 31 11 21 1......(3)256 點(diǎn)S2 = 0，Sl = 1，SO = 0，全部地址高低位顛倒后進(jìn)入第三級MUX，變成Etc1a1a2a3a4a5aea7a8a9，經(jīng)過第四級MUX 后變成3於抖於#溝溝4 3溝7，然后輸出作為排序后的地址。地址發(fā)生器的地址為CO 80 40 0 Cl 81 41 1......經(jīng)過逆位序后變成CO 40 80 0 Cl 41 81 1......(4) 1024 點(diǎn)S2 = 0，Sl = 0，SO = 0，將全部地址的高低位顛倒后變成3於#溝溝4 3溝溝溝9，作為地址輸出。正常點(diǎn)數(shù)變換的逆位序的過程，實(shí)際是將地址低4位或6位或低8位或全部位高 低位全部顛倒后仍放在原來的低位上而實(shí)現(xiàn)的。地址發(fā)生器的地址為400 300 200 100 401 301 201 101......經(jīng)過逆位序后變成400200 300 100 401 201 301 101......2中間點(diǎn)數(shù)時最后一個PASS的逆位序(1)32 點(diǎn)S2 = 1，Sl = 0，SO = 1，輸入地址agaga^a^a^a^o經(jīng)過一級MUX后變成agaga^aoa^a^as,經(jīng)過第二級 MUX后變成 a8a7a6a5a0aia2a3a4a5， 經(jīng)過第五級MUX之后變成這就是逆位序 后的地址。如輸入地址為3 2 1 0 7 6 5 4經(jīng)過逆位序后變成18 08 10 00 IC OC 14 04(2) 128點(diǎn)輸入地址agaj^aeasapshaiaQ經(jīng)過第三級MUX后高低位全部顛倒，變
經(jīng)過第四級MUX后變成
經(jīng)過第五級MUX后變成
a9a8a7a6a0aia2a3a4a5a6， 作為輸出地址。(3) 512點(diǎn)將輸入地址高低位全部顛倒后，再補(bǔ)充最高位變S9ac1a1a2a3a4a5aea7a8輸 出ο可以看出中間點(diǎn)數(shù)的逆位序?qū)嶋H是分別將低5位，低7位或9位全部顛倒后仍放 在原來的低位上而產(chǎn)生的。這樣就實(shí)現(xiàn)了從16點(diǎn) 1024點(diǎn)FFT運(yùn)算的所有逆位序要求。
權(quán)利要求
1. 一種逆位序地址產(chǎn)生器，其特征在于包括專用譯碼邏輯單元、運(yùn)算長度標(biāo)識產(chǎn)生 器單元、順序中間地址產(chǎn)生單元和逆位序地址產(chǎn)生單元；單次變換長度CR<10>、CR<9>、CR<8>作為專用譯碼邏輯單元的輸入信號，CLK是時鐘 信號，它們通過組合和譯碼邏輯電路共同產(chǎn)生了各級選擇器的選擇信號Kl、K2、K3、K4、K5、 K6、K7、K8、K9、K10 ；運(yùn)算長度標(biāo)識產(chǎn)生器單元根據(jù)輸入的單次變換長度CR<10>、CR<9>、CR<8>的不同取 值，產(chǎn)生不同的運(yùn)算長度標(biāo)識信號S2、Si、SO ；順序中間地址產(chǎn)生單元由四級選擇器組成，以產(chǎn)生順序中間地址信號0UT<9>、 0UT<8>、…、0UT<0>，它的輸入信號是計數(shù)器的10位正常計數(shù)值，長度標(biāo)識信號S2、Si、SO 和選擇信號K1、K2、K3、K4、K5、K6、K7、K8、K9、K10作為四級選擇器的選擇信號，其中第一級 選擇器的選擇信號是運(yùn)算長度標(biāo)識信號S2、S1、S0，第二級選擇器由K1、K2、K3進(jìn)行選擇，第 三級選擇器由Κ4、Κ5、Κ6、Κ7進(jìn)行選擇，第四級選擇器由Κ8、Κ9、KlO進(jìn)行選擇；逆位序地址產(chǎn)生單元由六級選擇器組成，順序中間地址0UT<9>、0UT<8>、…、0UT<0>是 它的輸入信號，運(yùn)算長度標(biāo)識信號S2、Si、SO作為每個選擇器的選擇信號，第一、四級選擇 器由Sl進(jìn)行選擇，第二、五級選擇器由SO進(jìn)行選擇，第三、六級選擇器由S2進(jìn)行選擇，經(jīng)選 擇器的選擇變換便產(chǎn)生了逆位序地址信號AD<9>、AD<8>、…、AD<0>。
全文摘要
本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，特別涉及一種逆位序地址產(chǎn)生器，以解決16～1024點(diǎn)FFT運(yùn)算中存儲器地址的亂序問題，使得最終運(yùn)算結(jié)果的數(shù)據(jù)輸出是順序的。逆位序地址產(chǎn)生器由專用譯碼邏輯單元、運(yùn)算長度標(biāo)識產(chǎn)生器單元、順序中間地址產(chǎn)生單元和逆位序地址產(chǎn)生單元組成。其中順序中間地址產(chǎn)生單元和逆位序地址產(chǎn)生單元均采用選擇器構(gòu)成，不僅在結(jié)構(gòu)上比較簡捷，而且在速度上也具有較大的優(yōu)越性，并且硬件結(jié)構(gòu)簡單可以使用在不同的應(yīng)用環(huán)境中，并取得了較好的實(shí)際效果。
文檔編號G06F17/14GK102110077SQ200910251519
公開日2011年6月29日 申請日期2009年12月25日 優(yōu)先權(quán)日2009年12月25日
發(fā)明者劉小淮, 劉霞, 張瑾, 汪健, 陳亞寧 申請人:華東光電集成器件研究所