專利名稱：內(nèi)存條控制系統(tǒng)及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及內(nèi)存條控制領(lǐng)域，特別涉及一種對電腦主板上的多內(nèi)存條進(jìn)行控制的 系統(tǒng)及其控制方法。
背景技術(shù)：
主板上的內(nèi)存條插槽用于插接內(nèi)存條，內(nèi)存條通過金手指與內(nèi)存條插槽相連接， 并通過金手指與內(nèi)存條插槽相連的主板控制芯片之間發(fā)送和接收數(shù)據(jù)，以實(shí)現(xiàn)主板控制芯 片(如南橋或北橋芯片)對內(nèi)存條的訪問。目前主板上的內(nèi)存條插槽越來越多以供用戶插 接更多的內(nèi)存條，但是現(xiàn)有的主板控制芯片通常只有一條內(nèi)存條連接總線，只能連接并控 制預(yù)定的極少數(shù)目的內(nèi)存條例如8根內(nèi)存條，當(dāng)超過此數(shù)目的內(nèi)存條同時插接于主板上更 多的內(nèi)存條插槽時，由于主板控制芯片沒有多余的內(nèi)存條總線接口及連接總線連接更多的 內(nèi)存條，因而就不能實(shí)現(xiàn)對超出預(yù)定數(shù)目的內(nèi)存條的有效控制及初始化，不能滿足目前對 更多內(nèi)存條控制及初始化的需求。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種可擴(kuò)展出多個總線接口連接多條內(nèi)存條連接總 線，并對更多內(nèi)存條進(jìn)行控制的系統(tǒng)及其控制方法。一種內(nèi)存條控制系統(tǒng)，包括一處理器、一控制芯片及一擴(kuò)展芯片；所述處理器分別 與一基本輸入輸出系統(tǒng)及所述控制芯片相連，所述控制芯片連接多根內(nèi)存條及所述擴(kuò)展芯 片，所述擴(kuò)展芯片連接多組內(nèi)存條；當(dāng)所述基本輸入輸出系統(tǒng)發(fā)送初始化與所述控制芯片 直接相連的內(nèi)存條的指令給所述控制芯片時，所述控制芯片根據(jù)所述初始化指令從與所述 控制芯片直接相連的內(nèi)存條中的相應(yīng)地址單元中取出數(shù)據(jù)，并將取得的數(shù)據(jù)通過所述處理 器傳送給所述基本輸入輸出系統(tǒng)；當(dāng)所述基本輸入輸出系統(tǒng)發(fā)送初始化與所述擴(kuò)展芯片直 接相連的內(nèi)存條的指令給所述控制芯片時，所述控制芯片將所述初始化與所述擴(kuò)展芯片直 接相連的內(nèi)存條的指令發(fā)送給所述擴(kuò)展芯片，所述擴(kuò)展芯片從與所述擴(kuò)展芯片直接相連的 內(nèi)存條中的相應(yīng)地址單元中取出數(shù)據(jù)，并將取得的數(shù)據(jù)通過所述控制芯片及所述處理器傳 送給所述基本輸入輸出系統(tǒng)。一種內(nèi)存條控制方法，包括以下步驟一基本輸入輸出系統(tǒng)發(fā)送初始化內(nèi)存條的指令通過一處理器給一控制芯片；判斷所述初始化指令是否為初始化與所述控制芯片直接相連的內(nèi)存條，若是則所 述控制芯片根據(jù)所述初始化指令從與所述控制芯片直接相連的內(nèi)存條中的相應(yīng)地址單元 中取出數(shù)據(jù)，并將取得的數(shù)據(jù)通過所述處理器傳送給所述基本輸入輸出系統(tǒng)；若否則所述控制芯片將所述初始化指令發(fā)送給一擴(kuò)展芯片；及所述擴(kuò)展芯片從與所述擴(kuò)展芯片相連的內(nèi)存條中的相應(yīng)地址單元中取出數(shù)據(jù)，并 將取得的數(shù)據(jù)傳送給所述控制芯片，再通過所述處理器傳送給所述基本輸入輸出系統(tǒng)。本發(fā)明內(nèi)存條控制系統(tǒng)及其控制方法通過所述擴(kuò)展芯片連接多組內(nèi)存條，當(dāng)所述
3基本輸入輸出系統(tǒng)通過所述處理器及控制芯片發(fā)送初始化與所述擴(kuò)展芯片直接相連的內(nèi) 存條的指令給所述擴(kuò)展芯片時，所述擴(kuò)展芯片就可從與所述擴(kuò)展芯片直接相連的內(nèi)存條中 的相應(yīng)地址單元中取出數(shù)據(jù)，從而實(shí)現(xiàn)同時進(jìn)行更多內(nèi)存條的控制及初始化，滿足目前對 多內(nèi)存條控制及初始化的需求。


圖1為本發(fā)明內(nèi)存條控制系統(tǒng)的較佳實(shí)施方式與基本輸入輸出系統(tǒng)及多組內(nèi)存 條相連的模塊圖。圖2為本發(fā)明內(nèi)存條控制方法的較佳實(shí)施方式的流程圖。
具體實(shí)施例方式請參考圖1，本發(fā)明內(nèi)存條控制系統(tǒng)10用于擴(kuò)展出多個總線接口連接多條內(nèi)存 條連接總線并同時控制及初始化四組內(nèi)存條106、108、110及112，其較佳實(shí)施方式包括 一處理器101、一控制芯片102及一擴(kuò)展芯片104。所述處理器101可以為中央處理器 (CentralProcessing Unit, CPU)等。所述控制芯片102可以為南北橋芯片或其它系統(tǒng)芯片 組。所述擴(kuò)展芯片104可以為基板管理控制器(Baseboard Management Controller,BMC) 等。每組內(nèi)存條106、108、110及112均包括若干根，例如8根。所述處理器101分別與一基本輸入輸出系統(tǒng)(Basic Input Output System, BIOS) 100及所述控制芯片102相連，所述控制芯片102包括一低針計(jì)數(shù)接口 LPCl及一系 統(tǒng)管理總線接口 SMBUS。所述系統(tǒng)管理總線接口 SMBUS引出一內(nèi)存條連接總線a，所述內(nèi)存 條連接總線a可連接多根內(nèi)存條106以使控制芯片102與所述一組內(nèi)存條106之間收發(fā)數(shù) 據(jù)。所述擴(kuò)展芯片104包括一低針計(jì)數(shù)接口 LPC2、一存儲器105、三個智能平臺管理總線接 口 IPMB1、IPMB2及IPMB3，在其它實(shí)施方式中智能平臺管理總線接口可以為多個，則與多個 智能平臺管理總線接口相對應(yīng)的內(nèi)存條連接總線也就為多根。所述控制芯片102的低針計(jì) 數(shù)接口 LPCl連接所述控制芯片104的低針計(jì)數(shù)接口 LPC2以使得所述控制芯片102與擴(kuò)展 芯片104之間收發(fā)數(shù)據(jù)。所述三個智能平臺管理總線接口 IPMB1、IPMB2及IPMB3分別引出 一條內(nèi)存條連接總線b、c、d，所述內(nèi)存條連接總線b、c、d分別與所述三組內(nèi)存條108、110 及112相連以使所述擴(kuò)展芯片104與所述三組內(nèi)存條108、110及112之間收發(fā)數(shù)據(jù)。所述處理器101用于在內(nèi)存條控制系統(tǒng)10初始化時將基本輸入輸出系統(tǒng)100發(fā) 送的初始化指令傳送給所述控制芯片102。例如初始化指令可以為從內(nèi)存條106、108、110、 112中取出存在串行檢測(Serial Presence Detect, SPD)的數(shù)據(jù)如電壓、行/列地址數(shù)量、 位寬、各種操作時序等信息。所述控制芯片102用于接收所述處理器101發(fā)送的初始化指令，當(dāng)接收的初始化 指令為初始化內(nèi)存條106的指令時，則根據(jù)所述初始化內(nèi)存條106的指令讀取內(nèi)存條106 的相應(yīng)信息(如內(nèi)存條106的存在串行檢測的數(shù)據(jù))，并將讀取的內(nèi)存條106的相應(yīng)信息傳 送給所述處理器101 ；當(dāng)接收的初始化指令為初始化內(nèi)存條108、110或112的指令時，則將 所述初始化內(nèi)存條108、110或112的指令傳送給所述擴(kuò)展芯片104。所述擴(kuò)展芯片104用于在內(nèi)存條控制系統(tǒng)10上電時將內(nèi)存條108、110或112中 的數(shù)據(jù)(如存在串行檢測的數(shù)據(jù))預(yù)先存儲到存儲器105中，當(dāng)內(nèi)存條控制系統(tǒng)10初始化時，從控制芯片102接收初始化指令，并根據(jù)所述初始化指令將存儲在存儲器105中的內(nèi)存 條108、110或112的相應(yīng)信息(如內(nèi)存條108、110或112的存在串行檢測的數(shù)據(jù))取出后 傳送給所述控制芯片102。具體地，當(dāng)內(nèi)存條控制系統(tǒng)10上電時，所述擴(kuò)展芯片104通過所述智能平臺管理 總線接口 IPMB1、IPMB2、IPMB3將內(nèi)存條108、110或112中的數(shù)據(jù)(如內(nèi)存條108、110或 112的存在串行檢測的數(shù)據(jù))預(yù)先存儲到存儲器105中，當(dāng)內(nèi)存條控制系統(tǒng)10初始化時， 所述基本輸入輸出系統(tǒng)100發(fā)送初始化內(nèi)存條106、108、110或112的指令通過所述處理器 101傳送給所述控制芯片102，所述控制芯片102根據(jù)所述初始化指令通過所述系統(tǒng)管理總 線接口 SMBUS讀取內(nèi)存條106的相應(yīng)信息并將內(nèi)存條106的相應(yīng)信息通過所述處理器101 傳送給所述基本輸出輸出系統(tǒng)100，所述控制芯片102還通過所述低針計(jì)數(shù)接口 LPC1將基 本輸入輸出系統(tǒng)100發(fā)送的初始化內(nèi)存條108、110或112的指令傳送給所述擴(kuò)展芯片104 的低針計(jì)數(shù)接口 LPC2，所述擴(kuò)展芯片104將存儲在存儲器105中的內(nèi)存條108、110或112 的相應(yīng)信息取出通過低針計(jì)數(shù)接口 LPC2傳送給所述控制芯片102的低針計(jì)數(shù)接口 LPC 1 再通過所述處理器101傳送給所述基本輸入輸出系統(tǒng)100。在其它實(shí)施方式中，內(nèi)存條控制系統(tǒng)10上電時，所述擴(kuò)展芯片104還可以根據(jù)實(shí) 際情況不需要將內(nèi)存條108、110或112中的數(shù)據(jù)(如內(nèi)存條108、110或112的存在串行檢 測的數(shù)據(jù))存儲到存儲器105中，則當(dāng)所述擴(kuò)展芯片104接收到所述控制芯片102發(fā)送的 初始化內(nèi)存條108、110、112的指令時，則根據(jù)所述初始化指令從內(nèi)存條108、110或112的 相應(yīng)地址單元中取出數(shù)據(jù)，并將取得的數(shù)據(jù)傳送給所述控制芯片102。如圖2所示，本發(fā)明內(nèi)存條控制方法，用于擴(kuò)展出多個總線接口連接多條內(nèi)存條 連接總線并同時控制及初始化四組內(nèi)存條106、108、110及112，其較佳實(shí)施方式包括以下 步驟步驟S200，內(nèi)存條控制系統(tǒng)10上電，所述擴(kuò)展芯片104通過所述智能平臺管理總 線接口 IPMB1、IPMB2、IPMB3將內(nèi)存條108、110或112中的數(shù)據(jù)(如內(nèi)存條108、110或112 的存在串行檢測的數(shù)據(jù))存儲到存儲器105中；步驟S202，內(nèi)存條控制系統(tǒng)10初始化；步驟S204，所述基本輸入輸出系統(tǒng)100發(fā)送初始化內(nèi)存條106、108、110或112的 指令通過所述處理器101傳送給所述控制芯片102 ；步驟S206，所述控制芯片102判斷所述初始化指令是否為初始化與控制芯片102 直接相連的內(nèi)存條(例如內(nèi)存條106)，若是則執(zhí)行步驟S208，若否則執(zhí)行步驟S210 ；步驟S208，所述控制芯片102根據(jù)所述初始化指令通過所述系統(tǒng)管理總線接口 SMBUS讀取內(nèi)存條106的相應(yīng)信息(如內(nèi)存條106的存在串行檢測的數(shù)據(jù))并將內(nèi)存條106 的相應(yīng)信息通過所述處理器101傳送給所述基本輸入輸出系統(tǒng)100 ；步驟S210，所述控制芯片102通過所述低針計(jì)數(shù)接口 LPC1將基本輸入輸出系統(tǒng) 100發(fā)送初始化指令傳送給所述擴(kuò)展芯片104的低針計(jì)數(shù)接口 LPC2 ；步驟S212，所述擴(kuò)展芯片104根據(jù)所述初始化指令將存儲在存儲器105中的內(nèi)存 條108、110或112中的相應(yīng)信息(如108、110或112的存在串行檢測的數(shù)據(jù))取出并通過 低針計(jì)數(shù)接口 LPC2傳送給所述控制芯片102的低針計(jì)數(shù)接口 LPC1再通過所述處理器101 傳送給所述基本輸入輸出系統(tǒng)100。
在其它實(shí)施方式中，步驟S200中當(dāng)內(nèi)存條控制系統(tǒng)10上電時，所述擴(kuò)展芯片104 還可以根據(jù)實(shí)際情況不需要將內(nèi)存條108、110或112中的數(shù)據(jù)存儲到存儲器105中，則 在步驟S212中所述擴(kuò)展芯片104根據(jù)所述初始化指令通過所述智能平臺管理總線接口 IPMBU IPMB2或IPMB3從內(nèi)存條108、110或112中的相應(yīng)地址單元中取出相應(yīng)信息。本發(fā)明內(nèi)存條控制系統(tǒng)及其控制方法，可通過系統(tǒng)管理總線接口 SMBUS及智能平 臺管理總線接口 IPMB1、IPMB2、IPMB3連接四條內(nèi)存條連接總線a、b、c、d并同時控制及初 始化四組內(nèi)存條106、108、110及112，還可根據(jù)實(shí)際需要擴(kuò)展出更多的智能平臺管理總線 接口并連接更多條內(nèi)存條連接總線并同時控制及初始化更多組內(nèi)存條，從而滿足目前對多 內(nèi)存條控制及初始化的需求。
權(quán)利要求
一種內(nèi)存條控制系統(tǒng)，包括一處理器、一控制芯片及一擴(kuò)展芯片；所述處理器分別與一基本輸入輸出系統(tǒng)及所述控制芯片相連，所述控制芯片連接多根內(nèi)存條及所述擴(kuò)展芯片，所述擴(kuò)展芯片連接多組內(nèi)存條；當(dāng)所述基本輸入輸出系統(tǒng)發(fā)送初始化與所述控制芯片直接相連的內(nèi)存條的指令給所述控制芯片時，所述控制芯片根據(jù)所述初始化指令從與所述控制芯片直接相連的內(nèi)存條中的相應(yīng)地址單元中取出數(shù)據(jù)，并將取得的數(shù)據(jù)通過所述處理器傳送給所述基本輸入輸出系統(tǒng)；當(dāng)所述基本輸入輸出系統(tǒng)發(fā)送初始化與所述擴(kuò)展芯片直接相連的內(nèi)存條的指令給所述控制芯片時，所述控制芯片將所述初始化與所述擴(kuò)展芯片直接相連的內(nèi)存條的指令發(fā)送給所述擴(kuò)展芯片，所述擴(kuò)展芯片從與所述擴(kuò)展芯片直接相連的內(nèi)存條中的相應(yīng)地址單元中取出數(shù)據(jù)，并將取得的數(shù)據(jù)通過所述控制芯片及所述處理器傳送給所述基本輸入輸出系統(tǒng)。
2.如權(quán)利要求1所述的內(nèi)存條控制系統(tǒng)，其特征在于所述控制芯片包括一系統(tǒng)管理 總線接口及一低針計(jì)數(shù)接口，所述系統(tǒng)管理總線接口連接所述多根內(nèi)存條，所述低針計(jì)數(shù) 接口連接所述擴(kuò)展芯片。
3.如權(quán)利要求2所述的內(nèi)存條控制系統(tǒng)，其特征在于所述擴(kuò)展芯片包括一低針計(jì)數(shù) 接口及多個智能平臺管理總線接口；所述低針計(jì)數(shù)接口連接所述控制芯片的低針計(jì)數(shù)接 口，所述多個智能平臺管理總線接口連接所述多組內(nèi)存條，每組內(nèi)存條均包括多根內(nèi)存條。
4.如權(quán)利要求1所述的內(nèi)存條控制系統(tǒng)，其特征在于所述擴(kuò)展芯片是通過從設(shè)在所 述擴(kuò)展芯片內(nèi)部的存儲器中取出存儲的內(nèi)存條的數(shù)據(jù)后傳送給所述控制芯片，再通過所述 處理器傳送給所述基本輸入輸出系統(tǒng)來實(shí)現(xiàn)的。
5.如權(quán)利要求1所述的內(nèi)存條控制系統(tǒng)，其特征在于所述處理器為中央處理器。
6.如權(quán)利要求1所述的內(nèi)存條控制系統(tǒng)，其特征在于所述控制芯片為南橋或北橋芯片。
7.如權(quán)利要求1所述的內(nèi)存條控制系統(tǒng)，其特征在于所述擴(kuò)展芯片為基板管理控制o
8.—種內(nèi)存條控制方法，包括以下步驟一基本輸入輸出系統(tǒng)發(fā)送初始化內(nèi)存條的指令通過一處理器給一控制芯片；判斷所述初始化指令是否為初始化與所述控制芯片直接相連的內(nèi)存條，若是則所述控 制芯片根據(jù)所述初始化指令從與所述控制芯片直接相連的內(nèi)存條中的相應(yīng)地址單元中取 出數(shù)據(jù)，并將取得的數(shù)據(jù)通過所述處理器傳送給所述基本輸入輸出系統(tǒng)；若否則所述控制芯片將所述初始化指令發(fā)送給一擴(kuò)展芯片；及所述擴(kuò)展芯片從與所述擴(kuò)展芯片相連的內(nèi)存條中的相應(yīng)地址單元中取出數(shù)據(jù)，并將取 得的數(shù)據(jù)傳送給所述控制芯片，再通過所述處理器傳送給所述基本輸入輸出系統(tǒng)。
9.如權(quán)利要求8所述的內(nèi)存條控制方法，其特征在于在所述擴(kuò)展芯片從與擴(kuò)展芯片 相連的內(nèi)存條中的相應(yīng)地址單元中取出數(shù)據(jù)的步驟中還包括步驟所述擴(kuò)展芯片通過從設(shè) 在所述擴(kuò)展芯片內(nèi)部的存儲器中取出存儲的內(nèi)存條的數(shù)據(jù)后傳送給所述控制芯片，再通過 所述處理器傳送給所述基本輸入輸出系統(tǒng)。
10.如權(quán)利要求8所述的內(nèi)存條控制方法，其特征在于所述處理器為中央處理器，所 述控制芯片為南橋或北橋芯片，所述擴(kuò)展芯片為基板管理控制器。
全文摘要
一種內(nèi)存條控制系統(tǒng)，包括一處理器、一控制芯片及一擴(kuò)展芯片；所述處理器分別與一基本輸入輸出系統(tǒng)及所述控制芯片相連，所述控制芯片連接多根內(nèi)存條及所述擴(kuò)展芯片，所述擴(kuò)展芯片連接多組內(nèi)存條。本發(fā)明還提供了一種內(nèi)存條控制方法。本發(fā)明內(nèi)存條控制系統(tǒng)及其控制方法可連接多內(nèi)存條，并對多內(nèi)存條進(jìn)行控制。
文檔編號G06F9/445GK101872308SQ20091030185
公開日2010年10月27日 申請日期2009年4月25日 優(yōu)先權(quán)日2009年4月25日
發(fā)明者陳弘儒 申請人:鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司