專利名稱:一種嵌入式計(jì)算機(jī)主板及電子設(shè)備的制作方法
技術(shù)領(lǐng)域:
本實(shí)用新型屬于計(jì)算機(jī)領(lǐng)域,尤其涉及一種嵌入式計(jì)算機(jī)主板及電子設(shè)備。
背景技術(shù):
現(xiàn)有的嵌入式計(jì)算機(jī)主板在性能、集成度、體積、功耗等方面都沒(méi)有達(dá)到很好的效果,不能^艮好的滿足一些市場(chǎng)領(lǐng)域的用戶界面、網(wǎng)頁(yè)瀏覽、工作效率以及多媒體體驗(yàn)標(biāo)準(zhǔn)等新要求。
另外,現(xiàn)有的嵌入式計(jì)算機(jī)主板在突然掉電或受到電石茲干擾時(shí)會(huì)導(dǎo)致數(shù)據(jù)或系統(tǒng)文件丟失,使得系統(tǒng)不能正常工作,往往需要設(shè)備廠家去把程序重新寫入系統(tǒng)才能恢復(fù)正常工作,不但影響系統(tǒng)運(yùn)行,還增加了維護(hù)費(fèi)用,造成產(chǎn)品
品牌損失;這在醫(yī)療領(lǐng)域以及軍工領(lǐng)域是不允許的。
實(shí)用新型內(nèi)容
本實(shí)用新型的目的在于提供一種嵌入式計(jì)算機(jī)主板,旨在解決現(xiàn)有的嵌入式計(jì)算機(jī)主板突然斷電時(shí),數(shù)據(jù)和系統(tǒng)文件會(huì)丟失導(dǎo)致系統(tǒng)可靠性低的問(wèn)題。
本實(shí)用新型是這樣實(shí)現(xiàn)的, 一種嵌入式計(jì)算機(jī)主板,包括CPU以及與所述CPU連接的外設(shè)接口;所述嵌入式計(jì)算機(jī)主板還包括分別與所述CPU連接的內(nèi)置操作系統(tǒng)的第一存儲(chǔ)模塊、內(nèi)置BIOS軟件的第二存儲(chǔ)模塊、看門狗模塊以及可編程邏輯控制模塊;所述嵌入式計(jì)算機(jī)主板還包括
與所述第一存儲(chǔ)模塊連接的第一安全保護(hù)電路,用于保護(hù)所述第一存儲(chǔ)模塊中的數(shù)據(jù)和系統(tǒng)文件不丟失;以及
與所述第二存儲(chǔ)模塊連接的第二安全保護(hù)電^各,用于保護(hù)所述第二存儲(chǔ)模塊中的數(shù)據(jù)和系統(tǒng)文件不丟失。本實(shí)用新型的另一目的在于提供一種包括上述嵌入式計(jì)算機(jī)主板的電子設(shè)備。
本實(shí)用新型實(shí)施例提供的嵌入式計(jì)算機(jī)主板采用雙存儲(chǔ)器將操作系統(tǒng)與
BIOS軟件集成在一起,當(dāng)突然斷電時(shí)由安全保護(hù)電路保護(hù)存儲(chǔ)器中的數(shù)據(jù)和系統(tǒng)文件不會(huì)丟失,提高了系統(tǒng)的可靠性;同時(shí)釆用可編程邏輯控制模塊對(duì)硬件進(jìn)行編程,減少了分立元件的個(gè)數(shù),降低了功耗并減少了輻射。
圖1是本實(shí)用新型實(shí)施例提供的嵌入式計(jì)算機(jī)主板的模塊結(jié)構(gòu)圖。
具體實(shí)施方式
為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白,
以下結(jié)合附圖及實(shí)施例,對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解,此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型,并不用于限定本實(shí)用新型。
本實(shí)用新型實(shí)施例提供的嵌入式計(jì)算機(jī)主板采用雙存儲(chǔ)器將操作系統(tǒng)與BIOS軟件集成在一起,當(dāng)突然斷電時(shí),數(shù)據(jù)和系統(tǒng)文件不會(huì)丟失,提高了系統(tǒng)的可靠性;同時(shí)采用可編程邏輯控制模塊對(duì)硬件進(jìn)行編程,減少了分立元件的個(gè)數(shù),降低了功耗并減少了輻射。
本實(shí)用新型實(shí)施例提供的嵌入式計(jì)算機(jī)主板主要應(yīng)用于醫(yī)療電子設(shè)備、軍用設(shè)備等工業(yè)級(jí)的電子設(shè)備中;尤其用于醫(yī)療領(lǐng)域中的重癥病人監(jiān)護(hù)等特定場(chǎng)合的電子設(shè)備(監(jiān)護(hù)儀等)中。其模塊結(jié)構(gòu)如圖l所示,為了便于說(shuō)明,僅示出了與本實(shí)用新型實(shí)施例相關(guān)的部分,詳述如下。
嵌入式計(jì)算機(jī)主板包括CPU1以及分別與CPU1連接的外設(shè)接口 2、第一存儲(chǔ)模塊3、第二存儲(chǔ)模塊4、看門狗模塊5以及可編程邏輯控制模塊6;其中操作系統(tǒng)內(nèi)置于第一存儲(chǔ)模塊3, BIOS軟件內(nèi)置于第二存儲(chǔ)模塊4;嵌入式計(jì)算機(jī)主板還包括與第一存儲(chǔ)模塊3連接的第一安全保護(hù)電路30,用于保護(hù)第一存儲(chǔ)模塊3中的數(shù)據(jù)和系統(tǒng)文件不丟失;以及與第二存儲(chǔ)模塊4連接的第二安全保護(hù)電路40,用于保護(hù)第二存儲(chǔ)模塊4中的數(shù)據(jù)和系統(tǒng)文件不丟失。
在本實(shí)用新型實(shí)施例中,第一存儲(chǔ)模塊3為8MB的NORFLASH;第二存儲(chǔ)模塊4為16MB的NAND FLASH;用戶可以靈活選擇FLASH存儲(chǔ)方案;將操作系統(tǒng)和BIOS軟件存儲(chǔ)于雙存儲(chǔ)模塊中,增加了系統(tǒng)的可靠性。作為本實(shí)用新型的一個(gè)實(shí)施例,操作系統(tǒng)采用可靠性高的Linux操作系統(tǒng)。
本實(shí)用新型實(shí)施例提供的嵌入式計(jì)算機(jī)主板支持《科思多操作系統(tǒng)跨平臺(tái)軟件》,同時(shí)該嵌入式計(jì)算機(jī)主板支持科思專有的BIOS軟件。
在本實(shí)用新型實(shí)施例中,外設(shè)接口 3進(jìn)一步包括USB接口 21、音視頻接口 22、鼠標(biāo)4定盤接口 23、串并行接口 24、網(wǎng)絡(luò)接口 25、揚(yáng)聲器接口 26以及顯示器接口 27。更進(jìn)一步,本實(shí)用新型實(shí)施例提供的嵌入式計(jì)算機(jī)主板支持5路異步串行口、 PS2 4建盤、PS2鼠標(biāo)、10M/100M網(wǎng)、LCD/EL顯示、VGA顯示、2路USB接口、音頻接口、標(biāo)準(zhǔn)并行接口、喇p八接口等;采用這種具有豐富的接口功能的嵌入式計(jì)算機(jī)主板有助于方便地集成至現(xiàn)有的商業(yè)或消費(fèi)類產(chǎn)品設(shè)計(jì)中,滿足了各種消費(fèi)類、工業(yè)與醫(yī)療應(yīng)用的需求,加速了各種消費(fèi)類、工業(yè)與醫(yī)療產(chǎn)品的上市進(jìn)程,為智能互聯(lián)型商用與消費(fèi)類設(shè)備的開發(fā)人員帶來(lái)成本更低的全新產(chǎn)品。
作為本實(shí)用新型的一個(gè)實(shí)施例,嵌入式計(jì)算機(jī)主板采用看門狗模塊5對(duì)系統(tǒng)進(jìn)程進(jìn)行實(shí)時(shí)監(jiān)3見(jiàn)。
本實(shí)用新型實(shí)施例提供的嵌入式計(jì)算機(jī)主板具有輻射小、干擾小、功耗低的特點(diǎn),滿足醫(yī)療行業(yè)電子設(shè)備的特殊要求;可編程邏輯控制模塊6可以采用現(xiàn)場(chǎng)可編程門陣列(FieldProgrammable Gate Array, FPGA)或復(fù)雜可編程邏輯器件(Complex Programmable Logic Device, CPLD)等芯片,通過(guò)對(duì)其硬件進(jìn)行編程,減少了使用分立元件的數(shù)量,將輻射和干擾降到了最低;提高了系統(tǒng)的可靠性。
在本實(shí)用新型實(shí)施例中,CPUl采用ARM920T 32位核心處理器,系統(tǒng)總線為100MHz,可以滿足高速處理以及大容量數(shù)據(jù)的傳輸,同時(shí)使得整個(gè)系統(tǒng)具有強(qiáng)大的處理能力和廣泛的升級(jí)空間。作為本實(shí)用新型的一個(gè)實(shí)施例,嵌入
式計(jì)算機(jī)主板進(jìn) 一 步包括64M的同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SynchronousDynamic Random Access Memory, SDRAM),總線步頁(yè)率為lOOMHz。
在本實(shí)用新型實(shí)施例中,嵌入式計(jì)算機(jī)主板的體積小、尺寸為54mmx90mm名片大小,便于攜帶,同時(shí)如此小的體積特別容易集成。
采用本實(shí)用新型實(shí)施例提供的嵌入式計(jì)算機(jī)主板,系統(tǒng)的耗電量為l ~3W,無(wú)需外加任何的散熱裝置和措施,同時(shí)采用RISC體系也更加減小了系統(tǒng)的功耗,相對(duì)于標(biāo)準(zhǔn)工業(yè)體系(如PC104),其核心設(shè)備的功耗幾乎為后者的十分之一。
本實(shí)用新型實(shí)施例提供的嵌入式計(jì)算機(jī)主板采用雙存儲(chǔ)器將操作系統(tǒng)與BIOS軟件集成在一起,當(dāng)突然斷電時(shí)由安全保護(hù)電路保護(hù)存儲(chǔ)器中的數(shù)據(jù)和系統(tǒng)文件不會(huì)丟失,提高了系統(tǒng)的可靠性;同時(shí)采用可編程邏輯控制模塊對(duì)硬件進(jìn)行編程,減少了分立元件的個(gè)數(shù),降低了功耗并減少了輻射。
以上所述僅為本實(shí)用新型的較佳實(shí)施例而已,并不用以限制本實(shí)用新型,凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等,均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1、一種嵌入式計(jì)算機(jī)主板,包括CPU以及與所述CPU連接的外設(shè)接口;其特征在于,所述嵌入式計(jì)算機(jī)主板還包括分別與所述CPU連接的內(nèi)置操作系統(tǒng)的第一存儲(chǔ)模塊、內(nèi)置BIOS軟件的第二存儲(chǔ)模塊、看門狗模塊以及可編程邏輯控制模塊;所述嵌入式計(jì)算機(jī)主板還包括與所述第一存儲(chǔ)模塊連接的第一安全保護(hù)電路,用于保護(hù)所述第一存儲(chǔ)模塊中的數(shù)據(jù)和系統(tǒng)文件不丟失;以及與所述第二存儲(chǔ)模塊連接的第二安全保護(hù)電路,用于保護(hù)所述第二存儲(chǔ)模塊中的數(shù)據(jù)和系統(tǒng)文件不丟失。
2、 如權(quán)利要求1所述的嵌入式計(jì)算機(jī)主板,其特征在于,所述第一存儲(chǔ)模 塊為NOR FLASH;所述第二存儲(chǔ)模塊為NAND FLASH。
3、 如權(quán)利要求1所述的嵌入式計(jì)算機(jī)主板,其特征在于,所述CPU為 ARM920T 32位核心處理器。
4、 如權(quán)利要求1所述的嵌入式計(jì)算機(jī)主板,其特征在于,所述嵌入式計(jì)算 沖幾主斧反的尺寸為54mmx90mm。
5、 如權(quán)利要求1所述的嵌入式計(jì)算機(jī)主板,其特征在于,所述外設(shè)接口包 括USB接口、音視頻接口、鼠標(biāo)鍵盤接口、串并行接口、網(wǎng)絡(luò)接口、揚(yáng)聲器 接口以及顯示器接口。
6、 一種電子設(shè)備,其特征在于,所述電子設(shè)備包括權(quán)利要求l-5任一項(xiàng)所 述的嵌入式計(jì)算機(jī)主板。
專利摘要本實(shí)用新型適用于計(jì)算機(jī)領(lǐng)域,提供了一種嵌入式計(jì)算機(jī)主板及電子設(shè)備,包括CPU以及與CPU連接的外設(shè)接口;還包括分別與CPU連接的內(nèi)置操作系統(tǒng)的第一存儲(chǔ)模塊、內(nèi)置BIOS軟件的第二存儲(chǔ)模塊、看門狗模塊以及可編程邏輯控制模塊;還包括與第一存儲(chǔ)模塊連接的第一安全保護(hù)電路,以及與第二存儲(chǔ)模塊連接的第二安全保護(hù)電路,用于保護(hù)第一存儲(chǔ)模塊、第二存儲(chǔ)模塊中的數(shù)據(jù)和系統(tǒng)文件不丟失。本實(shí)用新型提供的嵌入式計(jì)算機(jī)主板采用雙存儲(chǔ)器將操作系統(tǒng)與BIOS軟件集成在一起,當(dāng)突然斷電時(shí)由安全保護(hù)電路保護(hù)存儲(chǔ)器中的數(shù)據(jù)和系統(tǒng)文件不會(huì)丟失,提高了系統(tǒng)的可靠性;同時(shí)采用可編程邏輯控制模塊對(duì)硬件進(jìn)行編程,減少了分立元件的個(gè)數(shù),降低了功耗并減少了輻射。
文檔編號(hào)G06F11/00GK201364525SQ200920135119
公開日2009年12月16日 申請(qǐng)日期2009年2月27日 優(yōu)先權(quán)日2009年2月27日
發(fā)明者梁宏建, 普 湯 申請(qǐng)人:深圳市科思科技有限公司