專利名稱：可編程任意函數(shù)信號計算機(jī)發(fā)生器的制作方法
技術(shù)領(lǐng)域：
可編程任意函數(shù)信號計算機(jī)發(fā)生器技術(shù)領(lǐng)域該信號發(fā)生器是計算機(jī)技術(shù)在信號處理方面的應(yīng)用。
背景技術(shù)：
目前信號發(fā)生器有利用單板機(jī)產(chǎn)生函數(shù)值，經(jīng)D/A轉(zhuǎn)換、放大后輸出的， 也有用微機(jī)產(chǎn)生函數(shù)值，經(jīng)USB接口，通過并-串-并-D/A轉(zhuǎn)換、放大后輸出的。發(fā)明內(nèi)容為了降低現(xiàn)有信號發(fā)生器的生產(chǎn)成本，提高轉(zhuǎn)換精度，充分利用現(xiàn)有設(shè) 備，本實用新型的目的是提供一種可編程任意函數(shù)信號計算機(jī)發(fā)生器。本實用新型解決其 技術(shù)問題所采用的技術(shù)方案是計算機(jī)并行端口(1)的數(shù)據(jù)寄存器引腳2、3、4、5分別與D/ A轉(zhuǎn)換芯片DAC1210 (2)的DI4、DI5、DI6、DI7引腳對應(yīng)相連，并同時分別與DAC1210 (2)的 DI0、DI1、DI2、DI3引腳對應(yīng)相連；計算機(jī)并行端口(1)的數(shù)據(jù)寄存器引腳6、7、8、9分別 與DAC1210(2)的DI8、DI9、DI10、DI11引腳對應(yīng)相連；計算機(jī)并行端口 (1)的控制寄存器 引腳1同時與DAC121 0⑵的f^T、"M引腳相連；計算機(jī)并行端口(D的控制寄存器引 腳14、16分別與0六(1210(2)的BYTEl /BYTE2^ IFlR引腳對應(yīng)相連；DAC1210 (2)的引腳 101、102與集成運算放大電路(3)相連。本實用新型的有益效果是該信號發(fā)生器能夠利用計算機(jī)軟件產(chǎn)生各種函數(shù)信 號，D/A轉(zhuǎn)換速度快、精度高，電路結(jié)構(gòu)簡單，模塊化集成，充分利用了現(xiàn)有設(shè)備，節(jié)約了資 金，適合作任意需求的信號源。


附圖是可編程任意函數(shù)信號計算機(jī)發(fā)生器的電路原理圖。圖中是計算機(jī) 并行接口(1)，D/A轉(zhuǎn)換芯片DAC1210(2)，集成運算放大電路(3)。
具體實施方式
1、在計算機(jī)的BIOS中設(shè)置并行接口的操作模式為PS/2或EPP或 ECP。2、計算機(jī)并行端口(1)的數(shù)據(jù)寄存器引腳2、3、4、5分別與D/A轉(zhuǎn)換芯片 DAC1210(2)的 DI4、DI5、DI6、DI7 引腳對應(yīng)相連，并同時分別與 DAC1210 (2)的 DIO、DIU DI2、DI3引腳對應(yīng)相連；計算機(jī)并行端口(1)的數(shù)據(jù)寄存器引腳6、7、8、9分別與DACl 21 0(2)的018、019、0110、0111引腳對應(yīng)相連；計算機(jī)并行端口 (1)的控制寄存器引腳1同 時與DAC1210(2)的1^1、—引腳相連；計算機(jī)并行端口(1)的控制寄存器引腳14、16 分別與 DAC1210(2)的 BYTEl /BYTE2、XFER引腳對應(yīng)相連；DAC1210(2)的引腳 101、102 與集成運算放大電路(3)相連。3、用VB編寫控制程序，下載TVicLPT并行接口專用軟件，并將其作為ActiveX控 件加入到VB工具欄中，編寫計算機(jī)程序，選定所需的信號函數(shù)關(guān)系式，用16除以函數(shù)值，余 數(shù)放入變量1，商放入變量2，用“TViCLPTl.Pin(16) =0”命令將計算機(jī)并行端口(1)的引 腳16置為“1”，用“TVicLPTl.Pind) = 0”命令將計算機(jī)并行端口(1)的引腳1置為“0”， 用“TViCLPTl.Pin(14) = 0”命令將計算機(jī)并行端口(1)的引腳14置為“0”，用“TVicLPTl. DataPort=變量1”命令將變量1的數(shù)據(jù)存入計算機(jī)并行端口(1)的數(shù)據(jù)寄存器的低四位， 通過引腳2、3、4、5輸出數(shù)據(jù)至DAC1210 (2)的引腳DIO、DI1、DI2、DI3，存入DAC1210 (2)的 四位輸入鎖存器；用“TVicLPTl. Pin(14) = 1”命令將計算機(jī)并行端口(1)的引腳14置為 “1”，用“TVicLPTl. DataPort=變量2”命令將變量2的數(shù)據(jù)存入計算機(jī)并行端口(1)的數(shù)據(jù)寄存器中，通過引腳2、3、4、5、6、7、8、9輸出數(shù)據(jù)至DACl 2 10(2)的引腳DI4、DI5、DI6、 DI7、DI8、DI9、DI10、DI11，存入 DAC1210 (2)的八位輸入鎖存器中，用 “TVicLPTl. Pin (16) =0”命令將計算機(jī)并行端口(1)的引腳16置為“0”，將12位數(shù)據(jù)鎖存到DAC1210(2)的 12位DAC寄存器中，開始D/A轉(zhuǎn)換，一次轉(zhuǎn)換結(jié)束后，用“TVicLPTl. Pin(16) = 1”命令將計 算機(jī)并行端口(1)的引腳16置為“1”，采用循環(huán)語句進(jìn)行下一次的函數(shù)值轉(zhuǎn)換。 該控制程序在windows XP操作系 統(tǒng)下運行。
權(quán)利要求可編程任意函數(shù)信號計算機(jī)發(fā)生器，是由計算機(jī)、D/A轉(zhuǎn)換接口、集成運算放大電路連接而成，其特征是計算機(jī)并行端口(1)的數(shù)據(jù)寄存器引腳2、3、4、5分別與D/A轉(zhuǎn)換芯片DAC1210(2)的DI4、DI5、DI6、DI7引腳對應(yīng)相連，并同時分別與DAC1210(2)的DI0、DI1、DI2、DI3引腳對應(yīng)相連；計算機(jī)并行端口(1)的數(shù)據(jù)寄存器引腳6、7、8、9分別與DAC1210(2)的DI8、DI9、DI10、DI11引腳對應(yīng)相連；計算機(jī)并行端口(1)的控制寄存器引腳1同時與DAC1210(2)的dest_path_YZ000006018933500021.tif引腳相連；計算機(jī)并行端口(1)的控制寄存器引腳14、16分別與DAC1210(2)的 BYTE1 dest_path_YZ000006018933500022.tif引腳對應(yīng)相連；DAC1210(2)的引腳I01、I02與集成運算放大電路(3)相連。
專利摘要可編程任意函數(shù)信號計算機(jī)發(fā)生器。是計算機(jī)技術(shù)在信號處理方面的應(yīng)用。主要是為了降低現(xiàn)有信號發(fā)生器的生產(chǎn)成本。本實用新型解決其技術(shù)問題所采用的技術(shù)方案是計算機(jī)并行端口(1)的引腳2、3、4、5分別與DAC1210(2)的DI4、DI5、DI6、DI7引腳對應(yīng)相連，并同時分別與DAC1210(2)的DI0、DI1、DI2、DI3引腳對應(yīng)相連；計算機(jī)并行端口(1)的引腳6、7、8、9分別與DAC1210(2)的DI8、DI9、DI10、DI11引腳對應(yīng)相連；計算機(jī)并行端口(1)引腳1同時與DAC1210(2)的引腳相連；計算機(jī)并行端口(1)引腳14、16分別與DAC1210(2)的BYTE1/引腳對應(yīng)相連；DAC1210(2)的引腳IO1、IO2與集成運算放大電路(3)相連。該信號發(fā)生器適合作任意函數(shù)信號源。
文檔編號G06F1/02GK201569932SQ20092017362
公開日2010年9月1日 申請日期2009年8月19日 優(yōu)先權(quán)日2009年8月19日
發(fā)明者劉鵬程 申請人:劉鵬程