專利名稱：用于序向單元的電路設計的設備的制作方法
技術(shù)領(lǐng)域：
本技術(shù)涉及合成集成電路和序向單元(sequential cell)，目的是改進功率/時 序性能。更具體地，本實用新型涉及用于包括觸發(fā)器和鎖存器中至少一個的序向單元的電 路設計的設備。
背景技術(shù)：
集成電路設計流程通常要歷經(jīng)下面的階段產(chǎn)品思想、EDA軟件、流片試產(chǎn) (tapeout)、制造設備、封裝/組裝和芯片。EDA軟件階段包括下表所示出的步驟 在典型的電路設計過程中，人類設計師運行EDA (電子設計自動化)工具，該工具 根據(jù)計算機實現(xiàn)的算法來對電路設計進行布局，包括電路設計的序向單元的布局。在計算 機實現(xiàn)的布局后，人類設計師接著手動檢查和識別出造成糟糕結(jié)果(例如差的時序或差的 可布線性)的序向單元庫(bank)。該人為的反復試驗慢且昂貴。此外，由于電路設計中元 件的總數(shù)目接近于百萬個元件，并且達到并且超出幾百萬個，所以這樣的勞動密集處理變 得更加容易出錯。自動化的解決方案也有不足，因為用于布局和布線的自動化的解決方案 優(yōu)化了例如可布線性或時序的參數(shù)，但沒有進一步考慮例如低功率。修改自動化的解決方 案以增加此類考慮造成在例如可布線性或時序的主要要求中的次優(yōu)結(jié)果。因此，通常設計 師將依賴于自動化的解決方案來產(chǎn)生優(yōu)化參數(shù)(例如可布線性或時序)的設計，并且接著 手工修改這些結(jié)果，盡管此類的處理存在勞動密集且易出錯。下面將進一步討論未滿足預期的各種特定方法。對序向單元組進行人工選擇和封裝具有前面所討論的缺陷。主要缺陷是人工的序 向單元成庫(banking)過程是沉悶的、耗時的并且不太可能最小化序向單元成庫對時序和 可布線性的影響。另一種方法在布局和時鐘樹合成之間進行迭代。由時鐘樹元件(緩沖器或ICG) 所驅(qū)動的序向單元被布置成中心是時鐘樹元件的曼哈頓圓。曼哈頓成圓并不節(jié)省與序向單 元成庫同樣多的功率，因此曼哈頓圓的網(wǎng)電容量通常超過用于驅(qū)動相同數(shù)量的序向單元的 序向單元庫的網(wǎng)電容量。在另一個方法中，最小數(shù)目的連線被添加到時鐘樹以減小時間樹對變化的敏感 性，而不需要付出使用時鐘網(wǎng)格的全部功率代價。然而，使用快速SPICE來分析非時鐘樹拓 撲可能會復雜化設計流程，因為大多數(shù)設計不需要針對時鐘樹拓撲的快速SPICE以便分析 時鐘樹。

實用新型內(nèi)容本技術(shù)的各種方面針對用于序向單元的電路設計的設備，用于序向單元的電路設 計的方法和用于執(zhí)行該方法的計算機指令。序向單元被定義為指觸發(fā)器和/或鎖存器。根 據(jù)本實用新型的一個方面，提供一種用于包括觸發(fā)器和鎖存器中至少一個的序向單元的電 路設計的設備，其包括接收裝置，其配置成接收電路設計網(wǎng)表的序向單元的初步布局以形成初步設置，所述初步布局至少基于所述序向單元的時序和可布線性；以及識別裝置，其配 置成基于所述初步設置，識別在對其執(zhí)行后續(xù)布局以形成行和列的貼近設置后，得到功耗 改進和時序變化改進的初步設置中的序向單元組，其中所述組的序向單元的貼近設置不同 于所述組的序向單元的初步設置。在一個實施方式中，該設備進一步包括執(zhí)行裝置，其配 置成執(zhí)行所述組的后續(xù)布局以形成行和列的貼近設置。在一個實施方式中，該設備進一步 包括執(zhí)行裝置，其配置成執(zhí)行所述組的后續(xù)布局以形成行和列的貼近設置；以及解散裝 置，其配置成響應于布線貼近設置的失敗，解散貼近設置的組，在對所述解散的組執(zhí)行后續(xù) 布局以形成不同于所述行和列的貼近設置的所述序向單元的后續(xù)設置后，所述貼近設置的 組能得到可布線性改進。在一個實施方式中，序向單元組屬于單個流水線級。在一個實施方 式中，序向單元組構(gòu)成單個寄存器傳送語言向量。在一個實施方式中，序向單元組構(gòu)成至少 16個序向單元的單個寄存器傳送語言向量。在一個實施方式中，序向單元組由公共門控時 鐘信號提供時鐘。在一個實施方式中，序向單元組由公共門控時鐘信號提供時鐘，并且其中 所述序向單元組構(gòu)成不多于128個序向單元的單個寄存器傳送語言向量。在一個實施方式 中，第一比值超過第二比值，所述第一比值是i)所述序向單元組的總面積比上ii)包圍所 述序向單元組的最小矩形的面積，以及所述第二比值是i)所述電路設計網(wǎng)表的所有序向 單元的總面積比上ii)電路設計網(wǎng)表的總管芯面積減去電路設計網(wǎng)表的硬宏塊的總面積。 根據(jù)本實用新型的另一個方面，提供一種用于包括觸發(fā)器和鎖存器的至少一個的序向單元 的電路設計的設備，其包括接收裝置，其配置成接收電路設計網(wǎng)表的序向單元組的標識， 所述組的標識基于來自于所述序向單元的初步布局的初步設置，所述初步布局至少基于所 述序向單元的時序和可布線性；以及執(zhí)行裝置，其配置成執(zhí)行所述組的貼近布局以形成行 和列的貼近設置，所述貼近設置中的所述組具有相對于所述初步設置中的所述組功耗改進 和時序變化改進。在一個實施方式中，該設備進一步包括解散裝置，其配置成響應于布線 所述貼近設置的失敗，解散貼近設置的組，在對所述解散的組執(zhí)行后續(xù)布局以形成不同于 所述行和列的貼近設置的所述序向單元的后續(xù)設置后，所述貼近設置的組能得到可布線性 改進。在一個實施方式中，執(zhí)行裝置包括確定裝置，其配置成確定所述貼近設置的行和列的 數(shù)目，使得所述貼近設置的第一高度與寬度比近似于包圍所述初步布局中所述序向單元組 的最小矩形的第二高度與寬度比。在一個實施方式中，執(zhí)行裝置包括確定裝置，其配置成基 于所述組中的所述序向單元的初步設置中的相對位置，確定所述組中的序向單元的貼近設 置的相對位置。在一個實施方式中，執(zhí)行裝置包括確定裝置，其配置成基于所述組中的序向 單元的所述初步設置中的相對水平坐標位置，確定所述組中的序向單元的貼近設置中的相 對水平坐標位置。在一個實施方式中，執(zhí)行裝置包括確定裝置，其配置成基于所述組中的序 向單元的初步設置中的相對垂直坐標位置，確定所述組中的序向單元的貼近設置中的相對 垂直坐標位置。在一個實施方式中，執(zhí)行裝置包括布局裝置，其配置成將集成時鐘門控單元 布局在所述貼近設置的中間位置。根據(jù)本實用新型的另一個方面，提供一種用于包括觸發(fā) 器和鎖存器的至少一個的序向單元的電路設計的設備，其包括接收裝置，其配置成接收電 路設計網(wǎng)表的序向單元組的行和列的貼近設置；解散裝置，其配置成響應于布線所述貼近 設置的失敗，解散貼近設置的組，在對解散的組執(zhí)行所述后續(xù)布局以形成不同于所述行和 列的貼近設置的所述序向單元的后續(xù)設置后，所述貼近設置的組能得到可布線性改進。在 一個實施方式中，該設備進一步包括執(zhí)行裝置，其配置成執(zhí)行所述解散的組的序向單元的
6后續(xù)布局。在一個實施方式中，該設備進一步包括確定裝置，其配置成響應于布線貼近設置 的失敗，確定所述貼近設置的網(wǎng)數(shù)超出布線容量。一個實施方式具有這樣的方法步驟，接收電路設計網(wǎng)表的序向單元的初步布局； 并且基于該初步布局的初步設置，識別對其執(zhí)行后續(xù)布局后得到功耗改進和時序變化改進 的序向單元組。初步布局至少基于序向單元的時序和可布線性。識別的序向單元組的功耗 改進和時序變化改進的機會是識別的序向單元組被后續(xù)布局成行和列的貼近(proximate) 設置的結(jié)果。該組的序向單元的貼近設置不同于組的序向單元的初步設置。一些實施方式進一步包括執(zhí)行組的后續(xù)布局，以形成行和列的貼近設置。然而，盡 管有功耗改進和時序變化改進的機會，但后續(xù)布局可能失敗，其中功耗改進和時序變化改 進的機會來源于將識別的序向單元組后續(xù)布局以形成行和列的貼近設置。例如，由于不能 布線貼近設置，所以后續(xù)布局可能失敗。響應于這樣的失敗，識別的組被解散，在這種情況 下，由于在執(zhí)行解散的組的后續(xù)布局后，識別的組得到改進的可布線性。后續(xù)布局導致解散 的組的后續(xù)單元的后續(xù)設置，這不同于行和列的貼近設置。在各種實施方式中，識別的序向單元組滿足各種準則，例如序向單元組屬于單個 的流水線級，序向單元組構(gòu)成單個寄存器傳送語言矢量(例如，至少16個序向單元和/或 不多于128個序向單元)，和/或序向單元組由公共門控時鐘信號來提供時鐘。識別的序向 單元組滿足的另一個更為公式化的準則是第一比值超出第二比值。第一比值是i)序向單 元組的總面積比ii)包圍序向單元組的最小矩形的面積。第二比值是i)電路設計網(wǎng)表的 所有序向單元的總面積比ii)電路設計網(wǎng)表的總管芯面積減去電路設計網(wǎng)表的硬宏塊的 總面積。另一種實施方式具有這樣的方法步驟接收電路設計網(wǎng)表的序向單元組的標識； 并且執(zhí)行將該序向單元組的貼近布局以形成行和列的貼近設置。該組的標識基于來自序向 單元的初步布局的初步設置。初步布局至少基于序向單元的時序和可布線性。相對于初步 設置中的組，貼近設置中的組具有改進的功耗和改進的時序變化。然而，盡管行和列的貼近設置中存在識別的序向單元組的功耗改進和時序變化改 進的機會，但該貼近布局可能失敗。例如，由于不能布線貼近設置，所以貼近布局可能失敗。 響應于這樣的失敗，識別的組被解散，在這種情況下，由于在執(zhí)行解散的組的后續(xù)布局后， 識別的組得到可布線性改進。后續(xù)布局導致解散的組的后續(xù)單元的后續(xù)設置，這不同于行 和列的貼近設置。在一些實施方式中，執(zhí)行貼近布局包括確定序向單元組的貼近設置的行數(shù)和列 數(shù)，在一個例子中，行數(shù)和列數(shù)被確定成使得貼近設置的第一高度對寬度比接近于包圍初 步布局中序向單元組的最小矩形的第二高度對寬度比。在一些實施方式中，執(zhí)行貼近布局包括確定組中序向單元的貼近設置的相對位 置。例如，貼近設置中的此類相對位置基于組中序向單元的初步設置的相對位置。在另一 個例子中，基于組中序向單元的初步設置中的相對水平坐標位置來確定組中序向單元的貼 近設置中的相對水平坐標位置。在另一個例子中，基于組中序向單元的初步設置中的相對 垂直坐標位置來確定組中序向單元的貼近設置中的相對垂直坐標位置。一些實施方式進 一步包括將集成時鐘門控單元布局在貼近設置的中間位置，例如在中間行(或接近于中間 行)或中間列(或接近于中間列)或其他中間區(qū)域。[0016]另一實施方式具有這樣的方法步驟，包括接收電路設計網(wǎng)表的序向單元的行和列 的貼近設置；并且解散貼近設置的組。此類解散響應于行和列的貼近設置的失敗。例如，由 于不能布線貼近設置，所以貼近布局可能失敗，例如，確定貼近設置的網(wǎng)數(shù)超出布線容量。 在執(zhí)行解散組的后續(xù)布局后，解散的組得到可布線性改進，接著。后續(xù)布局導致解散組的后 續(xù)單元的后續(xù)設置，這不同于行和列的貼近設置。一些實施方式進一步包括執(zhí)行解散的組的序向單元的后續(xù)布局。其他的實施方式是具有計算機可讀指令的計算機可讀介質(zhì)，用于執(zhí)行這里所述的 任意方法。

圖1是集成電路的設計和制造的過程的簡化框圖；圖2是集成電路的序向單元的庫或組的改進布局的示例過程的簡化流程圖；圖3是集成電路的序向單元組的改進布局的示例過程的另一簡化框圖；圖4A、4B和4C是集成電路的序向單元組的改進布局的各種示例過程的簡化框 圖；圖5是執(zhí)行序向單元組的后續(xù)布局的過程的簡化框圖，并且使用來自初步布局的 信息以執(zhí)行貼近布局；圖6是實現(xiàn)本技術(shù)的多個方面的計算機系統(tǒng)的簡化框圖；圖7示出根據(jù)本實用新型的一個實施方式的用于序向單元的電路設計的設備的 簡化框圖；圖8示出根據(jù)本實用新型的另一個實施方式的用于序向單元的電路設計的設備 的簡化框圖；以及圖9示出根據(jù)本實用新型的另一個實施方式的用于序向單元的電路設計的設備 的簡化框圖。
具體實施方式
處理流程圖1示出說明性的數(shù)字集成電路設計和測試流程的簡化示圖。利用這里的所有流 程，將理解到圖1中的許多步驟可以組合，并行地執(zhí)行或以不同的順序執(zhí)行而不會影響所 實現(xiàn)的功能。在一些情況中，僅當也做出其他改變時，步驟的重新設置將獲得相同的結(jié)果； 而在其他情形中，僅當某些條件也得到滿足時，步驟的重新設置將獲得相同的結(jié)果。這樣的 重新設置可能性對于讀者來說是明顯的。在高層處，圖1的過程以產(chǎn)品思想開始(步驟100)并且實現(xiàn)在EDA(電子設計自 動化)軟件設計過程中(步驟110)。當設計完成時，制作過程(步驟150)和封裝和組裝過 程(步驟160)發(fā)生，最終得到完成的集成電路芯片(結(jié)果170)。在測試器機器上使用預先 確定的測試矢量和預期響應來在步驟180中測試完成的芯片的一些或所有。EDA軟件設計過程(步驟110)實際上包括多個步驟112-130，為了簡化以線性方 式示出。在實際集成電路設計過程中，具體的設計可能要不得不返回到多個步驟直到某些 測試通過。類似地，在任何實際的設計過程中，這些步驟可能以不同的順序和組合發(fā)生。因此，通過上下文以及通常的解釋而非特定的、或建議的用于特定集成電路的設計流程來提 供本說明書?，F(xiàn)在將提供EDA軟件設計過程(步驟110)的組成步驟的簡短描述。系統(tǒng)設計(步驟112)設計師描述他們想實現(xiàn)的功能性，它們可以執(zhí)行假設規(guī)劃 以精煉功能性，檢查成本等。硬件-軟件架構(gòu)劃分可以發(fā)生在該階段?？梢栽谠撾A段使用 的、來自 Synopsys 的示例 EDA 軟件產(chǎn)品包括 Model Architect、Saber、System Studio 和 Design Ware 產(chǎn)品。邏輯設計和功能驗證(步驟114)在該階段，寫入用于該系統(tǒng)中的模塊的VHDL或 Verilog代碼并且針對功能上的精確性來檢查設計。更具體地，檢查設計以確保其響應于特 定的輸入激勵而產(chǎn)生正確的輸出?？梢栽谠摬襟E使用的來自Synopsys的示例EDA軟件產(chǎn) 品包括 VCS、VERA、Design Ware 、Magellan、Formality、ESP 和 LEDA 產(chǎn)品。盡管在該階 段的某些設計可能已經(jīng)包括某些針對測試設計的特征，例如掃描鏈和相關(guān)的掃描壓縮或解 壓縮電路，這些不包括在這里所使用的術(shù)語“邏輯設計”和“電路設計”中。合成和測試用設計(DFT)(步驟116)這里，VHDL/Verilog被轉(zhuǎn)換成網(wǎng)表?？梢葬?對目標技術(shù)來優(yōu)化網(wǎng)表。附加地，測試架構(gòu)的實現(xiàn)發(fā)生在該步驟，以允許檢查完成的芯片。 可以使用在該步驟的來自Synopsys公司的示例EDA軟件產(chǎn)品包括Design Compiler 、 Physical Compiler、Test Compiler、Power Compiler、FPGA Compiler、TetraMAX、 禾口 Design Ware 產(chǎn)品。用于實現(xiàn)測試架構(gòu)、具有如上所述的較少用戶特定配置設置的當前 產(chǎn)品是DFT MAX。DFT MAX在Synopsys的DFT MAX自適應掃描壓縮合成，數(shù)據(jù)手冊(2007) 中描述，其通過參考并入在此。網(wǎng)表驗證(步驟118)在該步驟處，針對與時序限制的一致性以及針對與VHDL/ Verilog源代碼的對應性來檢查網(wǎng)表?？梢栽谠摬襟E處使用的來自Synopsys公司的示例 EDA軟件產(chǎn)品包括Formality、PrimeTime和VCS產(chǎn)品。設計規(guī)劃(步驟120)這里，構(gòu)建用于芯片的整體布圖規(guī)劃并且針對時序和頂層 布線進行分析?？梢栽谠摬襟E處使用的來自Synopsys公司的示例EDA軟件產(chǎn)品包括Astro 和 IC Compiler 產(chǎn)品。物理實現(xiàn)(步驟122)在該步驟發(fā)生布局(電路元件的定位)和布線(電路元件 的連接)?？梢栽谠摬襟E處使用的來自Synopsys公司的示例EDA軟件產(chǎn)品包括Astro和 IC Compiler 產(chǎn)品。分析和提取(步驟124)在該步驟處，在晶體管級來驗證電路功能，這接著允許假 設精煉?？梢栽谠摬襟E處使用的來自Synopsys公司的示例EDA軟件產(chǎn)品包括AstroRail、 PrimeRail、Primetime 和 Star RC/XT 產(chǎn)品。物理驗證(步驟126)在該步驟處，執(zhí)行各種檢查功能以確保對于制造、電的問 題、光刻的問題和電路的正確性?？梢栽谠摬襟E處使用的來自Synopsys公司的示例EDA軟 件產(chǎn)品包括Hercules產(chǎn)品。流片試產(chǎn)(步驟127)該步驟提供用于生產(chǎn)用于光刻使用的掩模的“流片試產(chǎn)”數(shù) 據(jù)，以便生產(chǎn)完成的芯片?？梢栽谠摬襟E處使用的來自Synopsys公司的示例EDA軟件產(chǎn)品 包括CATS (R)族產(chǎn)品。分辨率增強(步驟128)該步驟涉及布圖的幾何處理以便改進設計的可加工性。
9可以在該步驟處使用的來自Synopsys公司的示例EDA軟件產(chǎn)品包括Proteus、ProteusAF 和PSMGen產(chǎn)品。掩模制備(步驟130)該步驟包括掩模數(shù)據(jù)制備和掩模本身的寫入。介紹對于無線移動和有線高性能系統(tǒng)，低功率和對變化的低敏感性對于今天的IC設 計是很大的挑戰(zhàn)和區(qū)分。IC功耗可以被分類成動態(tài)和漏泄功率。時鐘樹是動態(tài)功率的主要 消耗體，因為它們頻繁地切換并且在芯片上傳播。時鐘樹也是漏泄功率的主要消耗體，因為 它們包含許多緩沖器以驅(qū)動所有的有線和序向單元(觸發(fā)器和鎖存器)并且平衡偏移。時 鐘樹可以消耗IC所消耗的總功率的40%。時鐘樹也是IC對變化的敏感性的主要原因。假設時鐘路徑到時序路徑的發(fā)起翻 轉(zhuǎn)(launching flop)被減慢lOOps，并且時鐘路徑到相同時序路徑的捕獲翻轉(zhuǎn)由于0CV(片 上變化)而加速lOOps。則0CV對時序路徑的影響將至少是200ps，是0CV對單條時鐘路徑 影響的兩倍。傳統(tǒng)的時鐘樹合成方法試圖合成低功率和低偏移時鐘樹，假設序向單元和 ICG(集成時鐘門控單元)的任何任意布局，這是困難的并且日益難處理。本技術(shù)通過以支持低功率并且對變化具有更小敏感性的時鐘樹的合成的方式來 對序向單元和ICG布局，從而解決了時鐘樹對IC設計的質(zhì)量(例如，低功率和低偏移)的
重要性。功率感知(power-aware)布局技術(shù)對單元進行布局以便縮短具有高切換頻率 的網(wǎng)以最小化網(wǎng)切換功率。時鐘網(wǎng)通常具有最高的切換頻率，從而功率感知布局將序向 單元拉到更接近于驅(qū)動它們的葉級時鐘樹單元(緩沖器或ICG)，這稱為序向單元凝塊 (clumping)。大約80%的時鐘樹的網(wǎng)電容量在葉級時鐘樹單元和序向單元之間的網(wǎng)上，從 而序向單元凝塊可有效地減小在葉級的時鐘樹的網(wǎng)電容量并且因此節(jié)省了時鐘樹功率。這里所述的自動化序向單元布局技術(shù)支持針對低功率IC的低功率時鐘樹的合 成。在7個工業(yè)設計中，相對較于(1)商業(yè)底流(commercial base flow)和(2)功率感知 布局技術(shù)，技術(shù)平均上分別減小時鐘樹功率19. 0%和14. 9%，總功率的15. 3%和5. 2%，以 及在片上變化(士 10%)時減小WNS達1.8%和1.5%。通過根據(jù)布局、時序和設計的擁塞信息來生成和對序向單元庫進行布局，自動化 時序和可布線性驅(qū)動算法最小化對設計時序和可布線性的影響。更具體地，算法自動地(1) 基于設計的初步布局來識別序向單元組，(2)基于序向單元的初步布局，將每個組的序向單 元布局成矩形序向單元庫，(3)基于時序分析來避免形成可能影響設計時序的序向單元庫 和(4)基于根據(jù)布局的擁塞圖來避免形成可能影響可布線性的序向單元庫。自動化的序向單元成庫算法和功率感知布局技術(shù)實現(xiàn)在現(xiàn)有技術(shù)的商業(yè)物理合 成工具、Synopsys的IC Compiler之上。然而，各種商業(yè)和非商業(yè)物理合成工具可以利用 該技術(shù)。一種實現(xiàn)在包括布局、時鐘樹合成和布線的整個物理合成流程中，將默認的物理合 成流程、功率感知布局流程和自動序向單元成庫流程應用在7個工業(yè)設計上。設計在90nm 和65nm技術(shù)中具有14K到259K個單元。在商業(yè)工具的時序器中，設計將0CV建模成具有 CRPR(時鐘再會聚悲觀移除(Clock Reconvergence Pessimism Removal)的 10%降級(每 個線路或單元的延遲可以變化士 10% )。設計通過詳細布線后的布線DRC(設計規(guī)則檢查)
10違反的數(shù)目來測量可布線性。在現(xiàn)代化的工業(yè)設計流程中，在自動詳細的布線后的布線DRC 違反通過設計工程師使用圖形用戶接口來通常固定。相比較于默認的流程和功率感知布局流程，自動序向單元成庫算法分別平均減小 時鐘樹功率19. 0%禾口 14. 9%、總芯片功率15. 3%禾口 5. 2%, 0CV下的偏移2. 5%禾口 0. 6%, 以及0CV下的WNS(最差時間違反(Worst Negative Slack)) 1. 8%和1. 5%。在可布線性 方面，自動序向單元成庫算法獲得超出功率感知布局流程30.0%的改進。相比較于默認流 程，自動序向單元成庫算法對可布線性的影響限于5. 0%。下面部分介紹時序和可布線性驅(qū)動序向單元成庫算法和序向單元成庫如何適應 于典型物理合成流程；詳細描述如何將序向單元布局成序向單元庫；提供實驗性的結(jié)果和 分析；并且討論其他特征和結(jié)論。時序和擁塞驅(qū)動序向單元成庫下面的討論示出了時序和可布線性驅(qū)動的自動序向單元成庫如何適應于完整的 物理合成流并且描述序向單元成庫算法。物理合成流程圖2示出序向單元成庫如何可以被集成進典型物理合成流程。首先，在步驟202 中執(zhí)行圖化的網(wǎng)表的初步布局。在初步布局中，序向單元連同設計的剩余部分被布局，以便 由布局者來優(yōu)化時序和可布線性。如果布局者針對時序和可布線性來決定將序向單元布局 成遠離彼此(稀疏地)，則將它們并排彼此接觸布局成序向單元庫可能對時序和可布線性 導致更大的負面影響，假設布局者在進行合理的工作。換句話說，假設布局者是“聰明的”， 那么通過將彼此遠離放置的序向單元進行成庫，布局者的算法目標被太多的違反。在步驟 202中，在圖化的網(wǎng)表初步布局后，在步驟204中基于設計的布局來執(zhí)行序向單元庫(也稱 為組)生成。接著在步驟206中，執(zhí)行增量式布局和基于布局的邏輯優(yōu)化以便物理地優(yōu)化包含 在步驟204中形成的序向單元庫的設計。在步驟208中，某些序向單元庫被分解(也稱為解 散)以最小化序向單元成庫對時序和可布線性的影響。在步驟210中，執(zhí)行另一增量式布 局和基于布局的邏輯優(yōu)化以便重新定位分解的序向單元，從而最小化時序和布線擁塞。最 終，在步驟212中，執(zhí)行時鐘樹合成和優(yōu)化，并且在步驟214中，執(zhí)行布線和物理優(yōu)化。在可能發(fā)生于整個物理合成流程的全局和具體布局期間，序向單元庫被視為像存 儲器或硬IP的硬宏塊。這里所討論的單元不需要是標準單元庫中的標準單元。“硬宏塊” 是具有固定布圖的布局和布線的單元。“軟宏塊”是通過網(wǎng)表描述并且具有可修改布圖的單兀。如果具體的布局者不能去除涉及序向單元庫的重疊，則具體的布局者將序向單元 庫分解成單獨的序向單元和ICG，并且試圖再次批準布局。在步驟206和210中，在物理優(yōu) 化期間，序向單元庫中的序向單元和ICG可以被安排尺寸。在步驟212中的像CTS(時鐘樹 合成)的物理合成操作的剩余部分以及在步驟214中的具體布線將序向單元組中的序向單 元和ICG視為具有固定布局的單個單元。圖3、圖4A、圖4B和圖4C分別是針對技術(shù)的整體方面的變化流程圖，以及在圖2 中所述的技術(shù)的各種更為具體的方面。在圖3中，流程圖包括下面的步驟。在步驟320中，接收初步布局。在步驟322中，
11基于步驟320的初步布局，識別在隨后布局后得到功率改進和/或時序改進的序向單元組。 在步驟324中，對識別的序向單元組執(zhí)行貼近布局。在步驟326中，如果貼近布局失敗，則 序向單元組被解散并且執(zhí)行解散的組的序向單元的布局。在圖4A中，流程圖包括下面的步驟。在步驟430中，接收初步布局。在步驟432 中，基于初步布局，識別在隨后布局后得到功率改進和/或時序改進的序向單元組。在圖4B中，流程圖包括下面的步驟。在步驟440中，接收在后續(xù)布局后得到功率 改進和/或時序改進的序向單元組的標識。在步驟442中，執(zhí)行識別的序向單元組的貼近 布局。在圖4C中，流程圖包括下面的步驟。在步驟450中，接收序向單元組的貼近設置。 在步驟452中，如果貼近布局失敗，則序向單元組被解散并且執(zhí)行解散的組的序向單元的 布局。布局驅(qū)動序向單元庫生成該部分將描述在圖2中示出的流程的步驟204中，識別將被包括在序向單元庫中 的序向單元。如果一組序向單元形成了 IC設計宏觀架構(gòu)中的單個流水線級，則序向單元應該 彼此靠近地布局，以便最小化設計的時序和擁塞。在一些實施方式中，“單個流水線級”是 包括序向單元的處理單元，其中一段數(shù)據(jù)由此類流水線級的序列來處理，以增加例如吞吐 量的性能。單個流水線級能夠在處理了第一個、先前的數(shù)據(jù)段后，緊接著處理第二個、跟著 的數(shù)據(jù)段。例如，在完全處理舊的輸入前，流水線化的乘法器和加法器可以開始處理新的輸 入。在其他的實施方式中，多個流水線級被布局到序向單元庫中，該序向單元庫展示出功率 改進和/或時序改進。換句話說，通過仔細地將一組序向單元封裝成序向單元庫，如下所述，在時序和可 布線性方面來說，序向單元可能不會離它們的理想布局太遠。因此，序向單元庫應該不會影 響設計時序或可布線性太多，同時減小時鐘樹功率和偏移。三種示例性準則被應用以試探性地識別是設計的宏觀架構(gòu)中的單個流水線級一 部分的序向單元。準則1 一組序向單元由單個ICG(集成時鐘門控單元)直接驅(qū)動。準則2 —組序向單元根據(jù)它們的名稱顯示出構(gòu)成RTL級處的單個向量，以及準則3 在初步布局中，一組序向單元不被“過于稀疏地”布局(圖2的步驟202)。在一些實施方式中，針對同時滿足準則1和準則3，或同時滿足準則2和準則3的 任何一組序向單元，生成序向單元庫。換句話說，針對同時滿足準則1或準則2的一組序向 單元，準則3用作最終過濾器。準則3背后的直覺在于如果在初步布局中，一組序向單元布 置在芯片上，則強迫它們形成序向單元庫將導致線長度的過多增加和/或時序中的降級。 在其他實施方式中，準則的其他組合滿足針對序向單元庫生成的要求，例如單獨的準則1、 準則2或準則3 ；準則2和準則3 ；或表示序向單元的單個流水級的某個其他準則/標準?，F(xiàn)在更為詳細地討論上述的每個準則。90nm或更小特征尺寸的多數(shù)設計使用時 鐘門控來節(jié)省時鐘樹功率。通常通過使用ICG(集成時鐘門控單元)來實現(xiàn)時鐘門控。ICG 具有兩個輸入信號(管腳)，時鐘和使能，并且一個輸出信號(管腳)，門控時鐘。如果使能 信號關(guān)閉，則門控時鐘信號也關(guān)閉。否則，時鐘信號將在整個門控時鐘信號上傳播。[0077]如果由相同的ICG來驅(qū)動一組序向單元，則該組序向單元將在相同的使能條件下 捕獲新的輸入數(shù)據(jù)。這通常指示該組序向單元是IC設計的宏觀架構(gòu)中的單個流水線級的 一部分。如果該組序向單元也滿足準則3，則該組序向單元組構(gòu)成最小數(shù)目的序向單元庫， 使得每個序向單元庫包含128或更少的序向單元。生成具有128個序向單元的序向單元庫 在一些實施方式中被避免，因為這樣尺寸的序向單元庫經(jīng)常(1)涉及具體的布局者所不能 解決的重疊以及⑵造成可布線性問題。得到的序向單元庫可以在中間行具有ICG以減小 時鐘偏移。準則2提出如果一組至少16個序向單元根據(jù)它們的名稱顯示出在RTL級的相同 向量中，則它們最有可能是單個流水級的一部分。如果該組序向單元也滿足準則3，則該組 序向單元將可以形成最小數(shù)目的序向單元庫，使得每個序向單元庫包含128或更少的序向 單元。準則3提出如果該組序向單元被“過分稀疏地”布局在網(wǎng)表的初步布局中，則即使 該組序向單元滿足準則1或準則2，對于該組序向單元也將不會形成序向單元庫。如果該組 序向單元的總面積與該組序向單元的包圍盒(bounding box)的面積的比小于設計的所有 序向單元的總面積與管芯的“標準單元面積”的比，則該組序向單元將被“過分稀疏地”布 局。管芯的“標準單元面積”是總管芯面積減去管芯中的硬宏塊的總面積。時序和可布線性驅(qū)動序向單元庫移除這里描述在圖2的步驟208中如何分解序向單元庫以便最小化序向單元成庫對時 序或可布線性的影響。如果序向單元包括在序向單元庫中，則布局者將不再能夠單獨地移動序向單元庫 中的各個序向單元；布局者必須移動整個庫。這對于物理合成工具對序向單元進行重定位 以便優(yōu)化時序路徑或最小化涉及序向單元的布線擁塞來說將變得更為困難。為了最小化序向單元成庫對設計時序的影響，在步驟206中的時序和擁塞驅(qū)動布 局后，如果序向單元的管腳仍具有設計的WNS(最差時間違反)的20%內(nèi)的時間違反，則在 圖2的流程的步驟208中，分解序向單元庫。通過分解序向單元庫，允許布局者將(分解的序向單元庫的)各個序向單元自由 地布局于芯片中的任何位置。不再強迫序向單元并排地放置于序向單元庫中。這在物理實 現(xiàn)期間是布局限制中的改變，而不是對設計的RTL代碼的改變。在針對時序和可布線性的 物理實現(xiàn)期間，布局者可以自由地將RTL向量的序向單元布局在芯片中。為了最小化對可布線性的影響，基于當前的布局來構(gòu)建擁塞圖。擁塞圖是將設計 劃分成單元的柵格。如果通過單元的邊緣的估計的網(wǎng)數(shù)目超出了單元的邊緣的布線容量， 則擁塞圖的單元將溢出。如果序向單元庫與擁塞圖的溢出單元重疊，則在圖2的流程的步 驟208中分解序向單元庫。注意在步驟210中，后續(xù)時序和擁塞驅(qū)動布局和基于布局的邏輯優(yōu)化可以重定位 各個分解的序向單元以最小化時序。序向單元庫中的序向單元布局該部分描述如何確定序向單元庫的尺寸以及如何將序向單元布局在序向單元庫 中。序向單元庫尺寸[0090]為了確定序向單元庫的尺寸，首先，在初步布局中，測量一組序向單元的包圍盒的 高度與寬度比。接著確定序向單元庫的行數(shù)和列數(shù)，使得序向單元庫的高度與寬度比將接 近于包圍盒的高度與寬度比。該方法背后的直覺在于這具有更大的機會來最小化從該組序 向單元的初步布局到序向單元庫內(nèi)的它們的布局的移位。序向單元庫內(nèi)的序向單元布局基于初步布局中的序向單元的相對位置來計算序向單元庫內(nèi)的序向單元的相對 位置，以最小化總的移位。假設一組序向單元被布局成mXn(m行和n列)序向單元庫。首 先，根據(jù)它們的y坐標對序向單元進行分類并且將序向單元分組成m行，使得每個行包含n 個序向單元，除了最后一行可以包含n或更少的序向單元。接著根據(jù)序向單元的x坐標來 對它們進行分類以便確定它們在每個行中的相對位置。如果序向單元庫由ICG來驅(qū)動，則 ICG被布局在附加的中間行中。例如，在圖5、6中，序向單元被布局在3X2序向單元庫中。 首先，6個序向單元根據(jù)它們的y坐標被分類成排序的序列1、2、3、4、5和6。根據(jù)該排序的 序列，序向單元被分組成3個行{1，2}、{3，4}和{5,6} 0在每個行內(nèi)，根據(jù)它們的x坐標， 序向單元被分類并且序向單元的最終相對布局被確定在每個行中，如{2，1}、{3,4}和{6， 5}中。最終，中間行被插入到序向單元庫中以布局ICG。在圖5中示出布局的序向單元庫。實驗結(jié)果該部分討論和分析實驗結(jié)果實驗建立自動化序向單元成庫算法和功率感知布局技術(shù)實現(xiàn)在商業(yè)物理合成工具之上。商 業(yè)物理合成工具具有內(nèi)置的時序和功率分析引擎，其提供用于我們實驗的時序和功率量。 時序分析引擎使用(1)降級，其中每個線路或單元的延遲可改變某些用戶指定百分比的途 徑以及(2)CRDR(時鐘再會聚悲觀移除)來對0CV(片上變化)進行建模。在90nm和65nm技術(shù)中執(zhí)行對范圍從14K到259K個單元的7個工業(yè)設計的實驗。 在表1中總結(jié)設計的統(tǒng)計量。 工業(yè)設計的表1統(tǒng)計默認物理合成流程、功率感知布局流程和自動的序向單元成庫流程被應用于這些
14設計中。默認流程是圖2中的流程步驟202、210k、212和214。功率感知布局流程執(zhí)行默認 流程中的時序和擁塞驅(qū)動布局期間的功率感知布局(圖2的步驟210)。所有的實驗性結(jié)果 在具體布線后測量。自動的序向單元成庫和其他流程之間的比較在表2中總結(jié)了序向單元成庫流程與默認流程和功率感知布局流程的比較。在表 2中，第一列列舉了設計質(zhì)量度量，基于其我們來比較三個流程。第2和第3列分別顯示出 相比較于默認和功率感知布局流程的來自序向單元成庫流程的平均改進百分比。相比較于 其他流程，負(正)百分比指示來自序向單元成庫流程的改進(惡化)。以10%降級(每 個線路或單元的延遲可以變化士 10% )和CRH 來測量時序數(shù)。 表2是序向單元成庫比默認和功率感知布局流程(負％ =改進)。針對時間周期來歸一化時鐘的WNS百分比數(shù)。如果設計具有多個時鐘，則WNS百 分比數(shù)是其所有時鐘的所有WNS百分比數(shù)的平均。流程的布線DRC(設計規(guī)則檢查)違反 數(shù)是相比較于默認流程或功率感知布局流程的DRC違反數(shù)。表2示出分別相比較于默認和功率感知布局流程，序向單元成庫流程平均減小時 鐘樹功率19. 03%和14. 94%、總功率15. 26%和5. 20%, 0CV下的偏移2. 53%和0. 60%, 以及0CV下的WNS(最差時間違反)1. 76%和1. 52%。從這些結(jié)果可以得出結(jié)論，相比較于 默認和功率感知布局流程，序向單元成庫在受0CV影響下、在節(jié)省時鐘樹功率和改進設計 時序方面是有效的。在具體布線后，通過布線DRC(設計規(guī)則檢查)違反的數(shù)目來測量可布線性。注意 在今天的工業(yè)設計流程中，在自動具體布線后，由設計工程師使用圖形用戶接口來固定布 線DRC違反。相比較于功率感知布局流程，序向單元成庫流程將布線DRC違反的數(shù)目減小 30. 05%。相比較于默認流程，序向單元成庫流程將布線DRC違反的總數(shù)目增加5.01%。功 率感知布局和自動序向單元成庫都影響可布線性，但在章節(jié)2. 3中所述的基于擁塞圖的序 向單元庫分解方法相比較于功率感知布局有效地減小了對可布線性的影響。用于自動序向單元成庫的代碼將運行時間相比較于默認流程增加了 1.66X并且 相比較于功率感知布局流程增加了 1. 15X?？梢灶A計進一步的改進以減小未來中的運行時
15間開銷。 表3示出在測試情況下來自運行三個流程的實驗性數(shù)據(jù)。第一列示出7個設計的 代碼名稱。第二列示出3個流程，默認(def)、功率感知布局(pwr-p)和序向單元成庫流程 (rg. bk)。第三到第七列示出5個設計質(zhì)量度量方面的實施性數(shù)據(jù)，5個設計質(zhì)量度量是在 具體布線后的時鐘功率、總功率、時間偏移、WNS和DRC違反的數(shù)目。 表3實驗性數(shù)據(jù)來自于默認、功率感知布局和序向單元成庫流程。通過自動序向單元成庫所實現(xiàn)的偏移和功率減小的分析下文討論為什么在0CV下，序向單元成庫減小了偏移。對于緊密封裝的序向單元 庫，具體布線通常產(chǎn)生類似魚骨的網(wǎng)，這對于偏移是有好處的。進一步，序向單元庫中的魚 骨狀網(wǎng)極大地減小了時鐘樹的葉級的網(wǎng)電容量，這支持時鐘樹使用更少的和更小的緩沖器 來驅(qū)動時鐘網(wǎng)。結(jié)果是，從時鐘樹根到時鐘接收(sink)的時鐘路徑的延遲被最小化，這減 小了 0CV的影響。如上所述，序向單元庫支持時鐘樹使用更少的和更小的緩沖器來驅(qū)動時鐘網(wǎng)。結(jié)果是，減小了總的緩沖器區(qū)域，這接著減小了時鐘樹單元泄漏和內(nèi)部(短電路)的功率。因 此，自動序向單元成庫不僅減小了網(wǎng)切換功率，還減小了時鐘樹單元泄露以及內(nèi)部功率。表4支持上面的分量。表4的第三到第六列示出時間樹緩沖器區(qū)域、泄露功率、單元 內(nèi)部功率和網(wǎng)切換功率方面的實驗性數(shù)據(jù)。底部行示出由自動序向單元成庫(負百分比指 示改進)所獲得的上述度量中的平均減少。注意到時鐘樹緩沖器區(qū)域中的7. 61%平均減少 將導致時鐘樹泄露功率中的7. 20%平均減小以及時鐘樹單元內(nèi)部功率中的7. 89%平均減 表4序向單元成庫減小了時鐘緩沖器區(qū)域、泄露、內(nèi)部和動態(tài)功率。結(jié)論和另外的實施方式低功率和對于變化的低敏感性是設計師今天在設計使用在無線移動和有線高性 能系統(tǒng)中所使用的IC時所面臨的具大挑戰(zhàn)。由于時鐘樹是功耗和對于變化的敏感性的主 要可能出故障的地方，具有低功率和對變化低敏感性的時鐘樹對于低功率和對變化穩(wěn)健的 IC設計來說是首選必要條件。所提出的自動序向單元成庫技術(shù)支持低功率和對變化更為穩(wěn)健的時鐘樹的合成。 序向單元成庫技術(shù)實現(xiàn)在商業(yè)物理合成工具之上。實驗性的結(jié)果顯示該技術(shù)在減小時鐘樹 功率、總功率和片上變化下的WNS方面是有效的。在具有14K到259K個單元的7個工業(yè)90nm和65nm設計上，在完整的物理合成流 程之后，分別相比較于默認和功率感知布局流程，自動序向單元成庫技術(shù)平均減小時鐘樹 功率19. 0%禾口 14. 9%，減小總功率15. 3%禾口 5. 2%,以及0CV下的WNS(士 10% )1. 8%和 1. 5%。其他的實施方式組合了序向單元成庫和功率感知布局以實現(xiàn)更多的減少總功率，進一步減小序向單元成庫對可布線性的影響，和/或相比較于默認流程減小自動序向單元 成庫的運行開銷。圖6是可以用于實現(xiàn)包括本實用新型的多個方面的軟件的計算機系統(tǒng)610的簡化 框圖。盡管流程圖和這里的其他算法描述了一系列的步驟，但將理解到流程圖或算法的每 個步驟可以通過使例如610的計算機系統(tǒng)來以指定的方式運行而實現(xiàn)。計算機系統(tǒng)610通常包括處理器子系統(tǒng)614，其經(jīng)由總線子系統(tǒng)612與多個外圍設 備進行通信。處理器子系統(tǒng)614可以包含一個或多個處理器。處理器子系統(tǒng)614提供用于 計算機系統(tǒng)610的路徑以接收和發(fā)送這里所述的信息，包括在處理器子系統(tǒng)614內(nèi)，例如具 有多核、多處理器、和/或虛擬機器實現(xiàn)。外圍設備可以包括存儲子系統(tǒng)624，包括存儲器 子系統(tǒng)626和文件存儲子系統(tǒng)628、用戶接口輸入設備622、用戶接口輸出設備620和網(wǎng)絡 接口子系統(tǒng)616。輸入和輸出設備允許用戶與計算機系統(tǒng)610交互。網(wǎng)絡接口子系統(tǒng)616 提供到外部網(wǎng)絡的接口，包括到通信網(wǎng)絡618的接口，并且經(jīng)由通信網(wǎng)絡618耦合到其他計 算機系統(tǒng)中的相應接口設備。通信網(wǎng)絡618可以包括許多互連計算機系統(tǒng)和通信鏈路。這 些通信鏈路例如是有線鏈路、光鏈路、無線鏈路或用于傳送信息的任何其他機構(gòu)。盡管在一 個實施方式中，通信網(wǎng)絡618是因特網(wǎng)，在其他實施方式中，通信網(wǎng)絡618可以是任何合適 的計算機網(wǎng)絡。通信網(wǎng)絡618提供用于計算機系統(tǒng)610的路徑以接收和發(fā)送這里所述的信 肩、o網(wǎng)絡接口的物理硬件組件有時稱為網(wǎng)絡接口卡(NIC)，盡管它們不需要是卡的形 式例如它們可以采用集成電路(IC)和適于直接連接到計算機系統(tǒng)的母板上的連接器的 形式，或采取加工在具有計算機系統(tǒng)的其他組件的單個集成電路芯片上的宏單元形式。用戶接口輸入設備622可以包括鍵盤、指向設備例如鼠標、軌跡球、觸摸板或圖形 寫字板、掃描儀、結(jié)合進顯示器的觸摸屏、音頻輸入設備，例如語音識別系統(tǒng)、麥克風和其他 類型的輸入設備。通常，術(shù)語“輸入設備”的使用旨在包括所有可能類型的設備和將信息輸 入進計算機系統(tǒng)610或送入到計算機網(wǎng)絡618的方式。用戶接口輸出設備620可以包括顯示器子系統(tǒng)、打印機、復印機、或非視覺顯示 器，例如音頻輸出設備。顯示器子系統(tǒng)可以包括陰極射線管(CRT)、例如液晶顯示器(LCD)、 投影儀的平板設備，或用于創(chuàng)建視覺圖像的某些其他機構(gòu)。顯示器子系統(tǒng)也可以經(jīng)由音頻 輸出設備來提供非視覺顯示器。通常，使用術(shù)語“輸出設備”旨在包括從計算機系統(tǒng)610向 用戶或向另一機器或計算機系統(tǒng)輸出信息的所有可能類型的設備以及方式。存儲子系統(tǒng)624存儲提供本實用新型的某些實施方式的功能性的基本編程和數(shù) 據(jù)結(jié)構(gòu)。例如，實現(xiàn)本實用新型的某些實施方式的功能性的各種模塊可以存儲在存儲子系 統(tǒng)624中。這些軟件模塊通常由處理器子系統(tǒng)614來執(zhí)行。存儲器子系統(tǒng)626通常包括多個存儲器，包括用于在程序執(zhí)行期間存儲指令和數(shù) 據(jù)的主隨機存取存儲器(RAM) 630和存儲固定指令的只讀存儲器(ROM) 632。文件存儲子系 統(tǒng)628提供用于程序和數(shù)據(jù)文件的永久存儲器，并且可以包括硬盤驅(qū)動器、具有相關(guān)可移 動介質(zhì)的軟盤驅(qū)動器(圖示為存儲電路設計680的計算機可讀介質(zhì)640)、CD ROM驅(qū)動器、 光驅(qū)動器或可移動介質(zhì)盒。實現(xiàn)本實用新型的某些實施方式的功能性的數(shù)據(jù)庫和模塊可以 提供在計算機可讀介質(zhì)上，例如一個或多個CD-ROM以及可以由文件存儲子系統(tǒng)628來存 儲。主機存儲器626此外還可以包含由處理器子系統(tǒng)614所執(zhí)行的計算機指令以造成計算機系統(tǒng)來操作或執(zhí)行這里所述的功能。如這里所使用的，這里所述的運行于“主機”或“計 算機”中或之上的處理和軟件響應于主機存儲器子系統(tǒng)626中的計算機指令和數(shù)據(jù)而執(zhí)行 在處理器子系統(tǒng)614上，該主機存儲器子系統(tǒng)626包括用于此類指令和數(shù)據(jù)的任何其他本 地或遠程存儲器?？偩€子系統(tǒng)612提供令各種組件和計算機系統(tǒng)610的子系統(tǒng)彼此如所期望的那樣 通信的機構(gòu)。盡管總線子系統(tǒng)612被示意性示為單個總線，總線子系統(tǒng)的可選實施方式可 以使用多個總線。計算機系統(tǒng)610本身具有變化的類型，包括個人計算機、便攜式計算機、工作站、 計算機終端、網(wǎng)絡計算機、電視、大型主機、并行處理系統(tǒng)、多于一臺計算機的網(wǎng)絡或任意其 他數(shù)據(jù)處理系統(tǒng)或用戶設備。由于計算機和網(wǎng)絡的不斷變化屬性，對在圖6中繪出的計算 機系統(tǒng)610的描述旨在用于說明本實用新型的優(yōu)選實施方式的特定例子。計算機系統(tǒng)610 的許多其他配置可以具有比圖6中繪出的計算機系統(tǒng)或多或少的組件。如這里所使用的，如果先前的輸入影響到給定的活動，則給定的活動“響應于”先 前的輸入。如果存在干涉處理單元、步驟或時間段，則給定的活動可以仍是“響應于”先前 的輸入。如果干涉的處理單元或步驟組合多于一個的輸入、活動被認為是“響應于”每個輸 入。根據(jù)一個或多個輸入的給定活動的“依賴性”被類似地定義。圖7示出根據(jù)本實用新 型的一個方面的用于包括觸發(fā)器和鎖存器中至少一個的序向單元的電路設計的設備700， 其包括接收裝置701，配置成接收電路設計網(wǎng)表的序向單元的初步布局以形成初步設置，所 述初步布局至少基于所述序向單元的時序和可布線性；以及識別裝置702，配置成基于所 述初步設置，識別在對其執(zhí)行后續(xù)布局以形成行和列的貼近設置后，得到功耗改進和時序 變化改進的初步設置中的序向單元組，其中所述組的序向單元的貼近設置不同于所述組的 序向單元的初步設置。在一個實施方式中，該設備700進一步包括執(zhí)行裝置，其配置成執(zhí) 行所述組的后續(xù)布局以形成行和列的貼近設置。在一個實施方式中，該設備700進一步包 括執(zhí)行裝置，其配置成執(zhí)行所述組的后續(xù)布局以形成行和列的貼近設置；以及解散裝置， 其配置成響應于布線貼近設置的失敗，解散貼近設置的組，在對所述解散的組執(zhí)行后續(xù)布 局以形成不同于所述行和列的貼近設置的所述序向單元的后續(xù)設置后，所述貼近設置的組 能得到可布線性改進。在一個實施方式中，序向單元組屬于單個流水線級。在一個實施方 式中，序向單元組構(gòu)成單個寄存器傳送語言向量。在一個實施方式中，序向單元組構(gòu)成至少 16個序向單元的單個寄存器傳送語言向量。在一個實施方式中，序向單元組由公共門控時 鐘信號提供時鐘。在一個實施方式中，序向單元組由公共門控時鐘信號提供時鐘，并且其中 所述序向單元組構(gòu)成不多于128個序向單元的單個寄存器傳送語言向量。在一個實施方 式中，第一比值超過第二比值，所述第一比值是i)所述序向單元組的總面積比上ii)包圍 所述序向單元組的最小矩形的面積，以及所述第二比值是i)所述電路設計網(wǎng)表的所有序 向單元的總面積比上ii)電路設計網(wǎng)表的總管芯面積減去電路設計網(wǎng)表的硬宏塊的總面 積。圖8示出根據(jù)本實用新型的另一個方面的用于包括觸發(fā)器和鎖存器的至少一個的序向 單元的電路設計的設備800，其包括接收裝置801，其配置成接收電路設計網(wǎng)表的序向單 元組的標識，所述組的標識基于來自于所述序向單元的初步布局的初步設置，所述初步布 局至少基于所述序向單元的時序和可布線性；以及執(zhí)行裝置802，其配置成執(zhí)行所述組的 貼近布局以形成行和列的貼近設置，所述貼近設置中的所述組具有相對于所述初步設置中的所述組功耗改進和時序變化改進。在一個實施方式中，該設備800進一步包括解散裝 置，其配置成響應于布線所述貼近設置的失敗，解散貼近設置的組，在對所述解散的組執(zhí)行 后續(xù)布局以形成不同于所述行和列的貼近設置的所述序向單元的后續(xù)設置后，所述貼近設 置的組能得到可布線性改進。在一個實施方式中，執(zhí)行裝置802包括確定裝置，其配置成確 定所述貼近設置的行和列的數(shù)目，使得所述貼近設置的第一高度與寬度比近似于包圍所述 初步布局中所述序向單元組的最小矩形的第二高度與寬度比。在一個實施方式中，執(zhí)行裝 置802包括確定裝置，其配置成基于所述組中的所述序向單元的初步設置中的相對位置， 確定所述組中的序向單元的貼近設置的相對位置。在一個實施方式中，執(zhí)行裝置802包括 確定裝置，其配置成基于所述組中的序向單元的所述初步設置中的相對水平坐標位置，確 定所述組中的序向單元的貼近設置中的相對水平坐標位置。在一個實施方式中，執(zhí)行裝置 802包括確定裝置，其配置成基于所述組中的序向單元的初步設置中的相對垂直坐標位置， 確定所述組中的序向單元的貼近設置中的相對垂直坐標位置。在一個實施方式中，執(zhí)行裝 置802包括布局裝置，其配置成將集成時鐘門控單元布局在所述貼近設置的中間位置。圖 9示出根據(jù)本實用新型的另一個方面的用于包括觸發(fā)器和鎖存器的至少一個的序向單元的 電路設計的設備900，其包括接收裝置901，其配置成接收電路設計網(wǎng)表的序向單元組的 行和列的貼近設置；以及解散裝置902，其配置成響應于布線所述貼近設置的失敗，解散貼 近設置的組，在對解散的組執(zhí)行所述后續(xù)布局以形成不同于所述行和列的貼近設置的所述 序向單元的后續(xù)設置后，所述貼近設置的組能得到可布線性改進。在一個實施方式中，該設 備900進一步包括執(zhí)行裝置，其配置成執(zhí)行所述解散的組的序向單元的后續(xù)布局。在一個 實施方式中，該設備900進一步包括確定裝置，其配置成響應于布線貼近設置的失敗，確定 所述貼近設置的網(wǎng)數(shù)超出布線容量。 提供本實用新型的優(yōu)選實施方式的上述描述以用于說明和描述的目的。不旨在窮 舉本實用新型或?qū)⒈緦嵱眯滦拖抻谶@里所公開的精確形式。對于本領(lǐng)域的從業(yè)者來說，許 多修改和變化將是明顯的。選擇和描述實施方式以便最佳地解釋本實用新型的原理和其實 際應用，由此本領(lǐng)域技術(shù)人員將能夠理解用于各種實施方式的本實用新型以及具有適于預 計具體使用的各種修改。因此本實用新型的范圍旨在由下面的權(quán)利要求書和它們的等同方 案來定義。
權(quán)利要求一種用于包括觸發(fā)器和鎖存器中至少一個的序向單元的電路設計的設備，其特征在于包括接收裝置，被配置用于接收電路設計網(wǎng)表的序向單元的初步布局以形成初步設置，所述初步布局至少基于所述序向單元的時序和可布線性；以及識別裝置，被配置用于基于所述初步設置，識別在對其執(zhí)行后續(xù)布局以形成行和列的貼近設置后，得到功耗改進和時序變化改進的初步設置中的序向單元組，其中所述組的序向單元的貼近設置不同于所述組的序向單元的初步設置。
2.根據(jù)權(quán)利要求1所述的設備，其特征在于進一步包括執(zhí)行裝置，被配置用于執(zhí)行所述組的后續(xù)布局以形成行和列的貼近設置。
3.根據(jù)權(quán)利要求1所述的設備，其特征在于進一步包括執(zhí)行裝置，被配置用于執(zhí)行所述組的后續(xù)布局以形成行和列的貼近設置；以及解散裝置，被配置用于響應于布線貼近設置的失敗，解散貼近設置的組，在對所述解散 的組執(zhí)行后續(xù)布局以形成不同于所述行和列的貼近設置的所述序向單元的后續(xù)設置后，所 述貼近設置的組能得到可布線性改進。
4.根據(jù)權(quán)利要求1所述的設備，其特征在于，所述序向單元組屬于單個流水線級。
5.根據(jù)權(quán)利要求1所述的設備，其特征在于，所述序向單元組由公共門控時鐘信號提 供時鐘。
6.一種用于包括觸發(fā)器和鎖存器的至少一個的序向單元的電路設計的設備，其特征在 于包括接收裝置，被配置用于接收電路設計網(wǎng)表的序向單元組的標識，所述組的標識基于來 自于所述序向單元的初步布局的初步設置，所述初步布局至少基于所述序向單元的時序和 可布線性；以及執(zhí)行裝置，被配置用于執(zhí)行所述組的貼近布局以形成行和列的貼近設置，所述貼近設 置中的所述組具有相對于所述初步設置中的所述組功耗改進和時序變化改進。
7.根據(jù)權(quán)利要求6所述的設備，其特征在于進一步包括解散裝置，被配置用于響應于布線所述貼近設置的失敗，解散貼近設置的組，在對所述 解散的組執(zhí)行后續(xù)布局以形成不同于所述行和列的貼近設置的所述序向單元的后續(xù)設置 后，所述貼近設置的組能得到可布線性改進。
8.根據(jù)權(quán)利要求6所述的設備，其特征在于，所述執(zhí)行裝置包括確定裝置，被配置用于確定所述貼近設置的行和列的數(shù)目，使得所述貼近設置的第一 高度與寬度比近似于包圍所述初步布局中所述序向單元組的最小矩形的第二高度與寬度 比。
9.根據(jù)權(quán)利要求6所述的設備，其特征在于，所述執(zhí)行裝置包括確定裝置，被配置用于基于所述組中的所述序向單元的初步設置中的相對位置，確定 所述組中的序向單元的貼近設置的相對位置。
10.根據(jù)權(quán)利要求6所述的設備，其特征在于，所述執(zhí)行裝置包括確定裝置，被配置用于基于所述組中的序向單元的所述初步設置中的相對水平坐標位 置，確定所述組中的序向單元的貼近設置中的相對水平坐標位置。
11.根據(jù)權(quán)利要求6所述的設備，其特征在于，所述執(zhí)行裝置包括確定裝置，被配置用于基于所述組中的序向單元的初步設置中的相對垂直坐標位置， 確定所述組中的序向單元的貼近設置中的相對垂直坐標位置。
12.根據(jù)權(quán)利要求6所述的設備，其特征在于，所述執(zhí)行裝置包括布局裝置，被配置用于將集成時鐘門控單元布局在所述貼近設置的中間位置。
13.一種用于包括觸發(fā)器和鎖存器的至少一個的序向單元的電路設計的設備，其特征 在于包括接收裝置，被配置用于接收電路設計網(wǎng)表的序向單元組的行和列的貼近設置； 解散裝置，被配置用于響應于布線所述貼近設置的失敗，解散貼近設置的組，在對解散 的組執(zhí)行所述后續(xù)布局以形成不同于所述行和列的貼近設置的所述序向單元的后續(xù)設置 后，所述貼近設置的組能得到可布線性改進。
14.根據(jù)權(quán)利要求13所述的設備，其特征在于進一步包括 執(zhí)行裝置，被配置用于執(zhí)行所述解散的組的序向單元的后續(xù)布局。
15.根據(jù)權(quán)利要求13所述的設備，其特征在于進一步包括確定裝置，被配置用于響應于布線貼近設置的失敗，確定所述貼近設置的網(wǎng)數(shù)超出布線容量。
專利摘要本實用新型公開了一種用于包括觸發(fā)器和鎖存器中至少一個的序向單元的電路設計的設備。具體地，該設備包括接收裝置，配置成接收電路設計網(wǎng)表的序向單元的初步布局以形成初步設置，所述初步布局至少基于所述序向單元的時序和可布線性；以及識別裝置，配置成基于所述初步設置，識別在對其執(zhí)行后續(xù)布局以形成行和列的貼近設置后，得到功耗改進和時序變化改進的初步設置中的序向單元組，其中所述組的序向單元的貼近設置不同于所述組的序向單元的初步設置。
文檔編號G06F17/50GK201607731SQ20092017427
公開日2010年10月13日 申請日期2009年9月15日 優(yōu)先權(quán)日2009年9月15日
發(fā)明者P-H·霍, 侯文亭 申請人:新思科技有限公司