專利名稱：用于在多線程處理器中分配中斷的方法及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本文中所揭示的發(fā)明性概念的實施例大體上涉及數(shù)據(jù)處理系統(tǒng)的領(lǐng)域。更明確地 說，本文中所揭示的發(fā)明性概念的實施例涉及在多線程處理器中分配中斷。
背景技術(shù)：
多線程處理器可包括兩個或兩個以上線程以增加任務(wù)可被處理的速度。線程可為 任務(wù)在其上被處理的硬件。任務(wù)可為與系統(tǒng)功能(例如，應(yīng)用程序或程序)相關(guān)聯(lián)的指令 序列。一些應(yīng)用程序或程序可同時與兩個或兩個以上任務(wù)相關(guān)聯(lián)。線程可通過執(zhí)行與任務(wù) 相關(guān)聯(lián)的指令序列而處理或執(zhí)行所述任務(wù)。一個線程可在另一線程處理另一任務(wù)的同時處理一個任務(wù)。處理階段可包括提取 (以獲得與任務(wù)相關(guān)聯(lián)的指令)、解碼(以將指令分解為操作及操作數(shù))、從寄存器文件檢索 操作數(shù)、執(zhí)行所述指令及寫回結(jié)果?？舍槍θ蝿?wù)中的下一指令重復(fù)所述過程，直到任務(wù)的所 有指令均被執(zhí)行為止。每一任務(wù)可與優(yōu)先級相關(guān)聯(lián)且基于所述優(yōu)先級而指派給線程。舉例 來說，軟件可將優(yōu)先級指派給每一任務(wù)，且調(diào)度器可確定具有最高優(yōu)先級的下一任務(wù)以提 供準(zhǔn)備好處理任務(wù)的線程。線程還可能夠處理中斷。中斷可為與來自系統(tǒng)裝置或由軟件產(chǎn)生的中斷處理程序 相關(guān)聯(lián)的通知。中斷處理程序可為作為未調(diào)度任務(wù)的例程。當(dāng)接收到中斷時，可由多線程處 理器的任何線程處理所述中斷。舉例來說，可在提取階段處將所述中斷處理程序提供給第 一線程，而不管所述線程當(dāng)前是否正處理任務(wù)的指令或其它線程是否處于等待模式(即， 不在處理任何任務(wù))。處理所述中斷包括線程停止對任務(wù)的指令的處理且處理與中斷處理 程序相關(guān)聯(lián)的指令序列。停止處理其當(dāng)前任務(wù)以處理中斷的線程可例如通過處理高優(yōu)先級任務(wù)而為高優(yōu) 先級線程。如果一個或一個以上線程處于等待模式或處理低優(yōu)先級的線程可用以處理中 斷，則需要高優(yōu)先級線程繼續(xù)處理高優(yōu)先級任務(wù)且不針對中斷來停止其處理。因此，需要用于多線程處理器的系統(tǒng)及過程，其可分配中斷以減少來自當(dāng)其它線 程可用以處理中斷時在高優(yōu)先級線程上執(zhí)行中斷的開銷。

發(fā)明內(nèi)容
在一實施例中，描述一種多線程處理器。所述多線程處理器包括中斷模塊及用于 執(zhí)行任務(wù)的線程。每一線程可執(zhí)行任務(wù)。所述中斷模塊可識別所述線程中的每一者的優(yōu)先 級且至少基于其優(yōu)先級而將中斷指派給所述線程中的一者。提及此說明性實施例不是為了限制或定義本文中所揭示的發(fā)明性概念，而是為了 提供實例以幫助理解所述發(fā)明性概念。在審閱完整申請案之后，本發(fā)明的其它方面、優(yōu)點及 特征將變得顯而易見，完整申請案包括以下部分


具體實施方式
及權(quán)利要求書。

在參考附圖閱讀以下具體實施方式
時，可較好地理解本文中所揭示的發(fā)明性概念 的這些及其它特征、方面及優(yōu)點，在附圖中圖1為說明向處理器線程分配中斷的處理器單元的實例的總圖。圖2為說明圖1的處理器單元的實施例的總圖。圖3為說明圖1的處理器單元的第二實施例的總圖。圖4為說明用于向處理器線程分配中斷的示范性過程的流程圖。圖5為說明可包括處理器單元的實施例的實例便攜式通信裝置的總圖。圖6為說明可包括處理器單元的實施例的實例蜂窩式電話的總圖。圖7為說明可包括處理器單元的實施例的實例無線因特網(wǎng)協(xié)議電話的總圖。圖8為說明可包括處理器單元的實施例的實例便攜式數(shù)字助理的總圖。圖9為說明可包括處理器單元的實施例的實例音頻文件播放器的總圖。
具體實施例方式貫穿整個描述，出于解釋的目的，闡述眾多特定細(xì)節(jié)以便提供對本文中所揭示的 發(fā)明性概念的透徹理解。然而，所屬領(lǐng)域的技術(shù)人員將容易明白，可在不具有這些特定細(xì)節(jié) 中的一些特定細(xì)節(jié)的情況下實踐本文中所揭示的發(fā)明性概念。在其它例子中，以框圖形式 展示眾所周知的結(jié)構(gòu)及裝置以避免混淆本文中所揭示的發(fā)明性概念的基本原理。本文中所揭示的發(fā)明性概念的實施例涉及能夠基于線程優(yōu)先級而向線程分配中 斷的多線程處理器。線程的優(yōu)先級可基于所述線程是否正執(zhí)行任務(wù)及/或其正執(zhí)行的任務(wù) 的優(yōu)先級。在一些實施例中，每一任務(wù)的優(yōu)先級由軟件產(chǎn)生且由多線程處理器的處理器單 元接收。當(dāng)線程正執(zhí)行任務(wù)時，所述線程的優(yōu)先級可對應(yīng)于其正執(zhí)行的任務(wù)。當(dāng)線程處于等 待模式(即，不在執(zhí)行任務(wù))時，其優(yōu)先級可對應(yīng)于可能的最低優(yōu)先級。在一些實施例中， 例如“1”及“0”等兩個優(yōu)先級用以指示線程正執(zhí)行任務(wù)(“1”)或處于等待模式(“0”)， 且基于所述優(yōu)先級而分配中斷(例如，分配給處于等待模式且與“0”相關(guān)聯(lián)的線程)。任務(wù)可包括彼此相關(guān)聯(lián)的指令序列。處理器線程可通過處理與任務(wù)相關(guān)聯(lián)的指令 中的每一者而執(zhí)行所述任務(wù)。多線程處理器可通過處理與一個線程上的一個任務(wù)相關(guān)聯(lián)的 指令序列及與另一線程上的另一任務(wù)相關(guān)聯(lián)的指令序列而同時執(zhí)行兩個或兩個以上任務(wù)。多線程處理器的處理器單元可接收中斷且基于線程的優(yōu)先級而確定線程以提供 所述中斷。舉例來說，所述處理器單元可識別處于等待模式的線程，或者如果多線程處理器 中的所有線程均正執(zhí)行任務(wù)，則識別具有最低優(yōu)先級的線程。所述處理器單元可將中斷指 引到經(jīng)識別的線程。中斷可為與從裝置或系統(tǒng)軟件接收的未調(diào)度事件(例如，中斷處理程序)相關(guān)聯(lián) 的通知。舉例來說，中斷處理程序可為包括待由線程處理的指令序列的未調(diào)度任務(wù)。在一 些實施例中，所述中斷包括優(yōu)先級。處理器單元可基于線程的優(yōu)先級及中斷的優(yōu)先級而確 定是否要停止執(zhí)行中的任務(wù)。舉例來說，處理器單元可確定中斷優(yōu)先級是否高于線程的優(yōu) 先級。如果中斷優(yōu)先級高于線程優(yōu)先級，則可停止具有最低優(yōu)先級的線程且可將中斷提供 給所述線程。如果中斷優(yōu)先級低于線程，則可將中斷排入隊列，直到線程完成執(zhí)行其當(dāng)前任 務(wù)為止或者直到已執(zhí)行了優(yōu)先級高于中斷的任務(wù)為止。通過基于線程優(yōu)先級來分配中斷，某些處理器單元實施例可減少開銷(例如，由中斷處理引起的等待時間)且/或允許較早 執(zhí)行高優(yōu)先級任務(wù)。根據(jù)一些實施例的多線程處理器可用處理系統(tǒng)的用以在執(zhí)行任務(wù)期間存取數(shù)據(jù) 的各種組件來實施。圖1展示包括處理器單元102的多線程處理器的一個實施例的實施方 案的框圖，所述處理器單元102用于將與中斷處理程序101相關(guān)聯(lián)的中斷100分配給處理 器線程。在一些實施例中，處理器單元102包括例如任務(wù)隊列中的任務(wù)或其它任務(wù)等可執(zhí) 行任務(wù)104，每一任務(wù)包括待由處理器線程執(zhí)行的指令序列?？稍趫?zhí)行模塊106中執(zhí)行與任 務(wù)相關(guān)聯(lián)的指令，執(zhí)行模塊106包括若干線程及與每一線程相關(guān)聯(lián)的存儲所述相關(guān)聯(lián)線程 的優(yōu)先級的寄存器或其它臨時存儲組件。執(zhí)行模塊106可包括任何數(shù)目的線程(例如，有 限數(shù)目的線程)。每一線程可例如通過執(zhí)行與任務(wù)相關(guān)聯(lián)的指令序列而執(zhí)行任務(wù)。處理器 單元102還可包括中斷模塊108，所述中斷模塊108能夠確定線程以提供中斷或以其它方式 確定中斷100及其相關(guān)聯(lián)的中斷處理程序101的分配。每一任務(wù)可與優(yōu)先級(例如，由操作系統(tǒng)指派的優(yōu)先級)相關(guān)聯(lián)。處理器單元102 或軟件(例如，操作系統(tǒng))可使用所述優(yōu)先級來確定何時在線程上執(zhí)行任務(wù)。在一些實施例 中，同時接收若干任務(wù)且基于所述任務(wù)的優(yōu)先級而將所述任務(wù)提供給有限數(shù)目的線程?？?在與低優(yōu)先級相關(guān)聯(lián)的任務(wù)之前執(zhí)行與高優(yōu)先級相關(guān)聯(lián)的任務(wù)。處理器單元102可耦合到存儲器管理單元110及輔助所述處理器單元102執(zhí)行任 務(wù)的資源112。在執(zhí)行期間，處理器單元102可經(jīng)由所述存儲器管理單元110存取資源112。 舉例來說，處理器單元102可提供對來自資源112的數(shù)據(jù)、指令、操作數(shù)或其它信息的請求。 存儲器管理單元110可例如通過使用翻譯旁視緩沖器或其它組件以提供處理器單元102搜 尋的信息所在的存儲器位置的物理地址來管理對資源112的存取。可接收來自系統(tǒng)裝置(例如，資源112或其它)的中斷100，且其相關(guān)聯(lián)的中斷處 理程序101可由處理器單元102執(zhí)行。中斷模塊108經(jīng)配置以基于執(zhí)行模塊106中的線程 的優(yōu)先級而分配中斷100，例如通過停止相對較低優(yōu)先級線程或識別處于等待模式的線程 以執(zhí)行中斷。處理器單元102的實施例可包括用以在線程當(dāng)中分配中斷的各種組件，包括將中 斷分配給處于等待模式的線程及/或基于線程及等待執(zhí)行的任務(wù)的優(yōu)先級而分配中斷的 組件。圖2及圖3說明經(jīng)配置以分配中斷的處理器單元的實施方案的實施例。圖2說明使 用經(jīng)定標(biāo)的線程優(yōu)先級向處于等待模式的線程分配中斷的實例。圖3說明基于兩選擇優(yōu)先 級向線程分配中斷的實例。圖2中的處理器單元102為包括具有若干線程202的執(zhí)行模塊的多線程處理器。 出于說明性目的，線程202包括六個線程A到F?？墒褂萌魏螖?shù)目的線程。執(zhí)行模塊還包括 存儲所述線程202中的每一者的優(yōu)先級的線程寄存器204A到204F。每一線程寄存器與線 程相關(guān)聯(lián)。舉例來說，線程寄存器204A對應(yīng)于線程202A。當(dāng)線程正執(zhí)行任務(wù)時，對應(yīng)于所 述任務(wù)優(yōu)先級的優(yōu)先級存儲于與所述線程相關(guān)聯(lián)的寄存器中。當(dāng)所述線程完成或以其它方 式停止執(zhí)行任務(wù)時，相關(guān)聯(lián)寄存器中的優(yōu)先級改變成“空”。為“空”的優(yōu)先級可對應(yīng)于可能 的最低優(yōu)先級。當(dāng)所述線程獲得另一任務(wù)來執(zhí)行時，對應(yīng)于所述任務(wù)的優(yōu)先級的優(yōu)先級存 儲于相關(guān)聯(lián)的寄存器中。在一些實施例中，寄存器存儲識別優(yōu)先級的值的一個或一個以上位。任何優(yōu)先級標(biāo)度可用以表示相對線程優(yōu)先級。在圖2中所說明的實施例中，使用在“1”與“99”之間的 數(shù)字，其中較小數(shù)字表示較高優(yōu)先級。舉例來說，線程寄存器204A包括為“5”的優(yōu)先級，其 表示線程202A的相對優(yōu)先級。線程寄存器204B包括為“25”的優(yōu)先級，其表示線程202B的 相對優(yōu)先級且指示線程202A具有比線程202B高的優(yōu)先級。線程寄存器204C包括為“空” 的優(yōu)先級，其指示線程202C當(dāng)前不在執(zhí)行任務(wù)且處于等待模式。出于示范性目的而使用包 括用以指示線程優(yōu)先級值的數(shù)值及“空”的標(biāo)度，且可使用相對線程優(yōu)先級及處于等待模式 的線程的任何識別。執(zhí)行模塊還包括耦合到線程寄存器204的優(yōu)先級編碼器206。所述優(yōu)先級編碼器 206可經(jīng)配置以接收線程寄存器204中的優(yōu)先級且確定包括最低優(yōu)先級的寄存器。在所展 示的實施例中，優(yōu)先級編碼器206確定與包括“空”(由于其為最低優(yōu)先級)的寄存器相關(guān) 聯(lián)的線程。舉例來說，線程寄存器204可各自將與所述線程寄存器相關(guān)聯(lián)的線程的優(yōu)先級 及識別提供給優(yōu)先級編碼器206。在圖2所示的實施例中，線程寄存器204C包括“空”且由 優(yōu)先級編碼器206識別為具有最低優(yōu)先級的線程。將由優(yōu)先級編碼器206識別的線程提供給中斷模塊208，所述中斷模塊208經(jīng)配置 以基于從優(yōu)先級編碼器206接收的優(yōu)先級信息分配中斷。在一些實施例中，優(yōu)先級編碼器 206連續(xù)地將優(yōu)先級信息提供給中斷模塊208。在其它實施例中，優(yōu)先級編碼器206在從中 斷模塊208接收到對優(yōu)先級信息的請求之后將所述優(yōu)先級信息提供給所述中斷模塊208。中斷模塊208可接收中斷且將其分配給線程202中的一者。在一些實施例中，中 斷模塊208確定中斷的優(yōu)先級且除從優(yōu)先級編碼器206接收的線程優(yōu)先級之外還使用所 述中斷優(yōu)先級來分配中斷。在其它實施例中，中斷模塊208在不確定中斷的優(yōu)先級的情況 下分配中斷。中斷模塊208可通過識別具有最低優(yōu)先級的線程(例如，處于等待模式的線 程)而分配中斷，且將所述中斷提供給所識別的線程。舉例來說，由于線程202C為最低優(yōu) 先級線程(因為其處于等待模式)，所以中斷模塊208識別線程202C且將中斷提供給線程 202C。線程202C在不干擾其它線程(例如，高優(yōu)先級線程)的執(zhí)行的情況下執(zhí)行中斷。如果所有線程202均正在執(zhí)行任務(wù)，則中斷模塊208還可經(jīng)配置以向低優(yōu)先級線 程提供中斷。低優(yōu)先級線程可停止執(zhí)行任務(wù)且通過執(zhí)行與所述中斷相關(guān)聯(lián)的中斷處理程序 的指令而開始處理所述中斷。舉例來說，如果線程202C正執(zhí)行具有為“17”的優(yōu)先級的任 務(wù)，則優(yōu)先級編碼器206識別線程202E (因為其具有最低優(yōu)先級)且將202E的識別提供給 中斷模塊208。中斷模塊208可停止在線程202E中執(zhí)行的任務(wù)且接收中斷以執(zhí)行。舉例來 說，線程202E可停止執(zhí)行與任務(wù)相關(guān)聯(lián)的指令序列的指令且開始執(zhí)行與中斷相關(guān)聯(lián)的中 斷處理程序的指令。線程202E在不干擾較高優(yōu)先級線程的情況下執(zhí)行中斷?？芍兄乖诰€ 程202E中正式執(zhí)行的任務(wù)，直到一線程完成執(zhí)行且準(zhǔn)備好執(zhí)行另一任務(wù)為止。在一些實施例中，可基于較簡單線程優(yōu)先級(例如，指示線程處于等待模式或正 執(zhí)行任務(wù)的線程優(yōu)先級)而分配中斷。圖3說明處理器單元102的實施例，所述處理器單 元102包括具有線程302A到302F及對應(yīng)于線程302A到302F的線程寄存器304A到304F 的執(zhí)行模塊。線程寄存器304A到304F各自包括用以指示每一線程的優(yōu)先級的“1”或“0”。 “1”可指示相關(guān)聯(lián)的線程當(dāng)前正執(zhí)行任務(wù)，且“0”可指示相關(guān)聯(lián)的線程處于等待模式。舉 例來說，線程寄存器304A、304C、304D及304F各自包括“ 1 ”，從而指示相關(guān)聯(lián)的線程302A、 302C.302D及302F正執(zhí)行任務(wù)。線程寄存器304B及304E各自包括“0”，從而指示相關(guān)聯(lián)的線程302B及302E不在執(zhí)行任務(wù)且處于等待模式。線程寄存器304A到304F耦合到向中斷模塊308識別線程優(yōu)先級的優(yōu)先級編碼器 306。在一些實施例中，優(yōu)先級編碼器306經(jīng)配置以基于來自線程寄存器304A到304F的優(yōu) 先級而向中斷模塊308識別處于等待模式的一個或一個以上線程。舉例來說，在圖3所示 的實施例中，優(yōu)先級編碼器306可向中斷模塊308識別線程302B及302E。中斷模塊308可 將中斷提供給所識別的線程302B或302E中的一者，其中可在無需當(dāng)前正處理任務(wù)的線程 停止并接受所述中斷的情況下處理所述中斷。在一些實施例中，所有線程302A到302F可能均正在處理任務(wù)且線程寄存器304A 到304F中的每一者可包括“1”，從而指示每一相關(guān)聯(lián)線程當(dāng)前正處理任務(wù)。優(yōu)先級編碼器 306可經(jīng)配置以將所有線程302A到302F均正在處理任務(wù)的指示提供給中斷模塊308。中 斷模塊308可將中斷及其中斷處理程序提供給線程302A到302F中的一者。所述線程可停 止處理其任務(wù)且通過執(zhí)行與其中斷處理程序相關(guān)聯(lián)的指令而開始處理所述中斷。如以上所描述，可實施各種方法以在多線程處理器中分配中斷。分配方法的某些 實施例可基于線程優(yōu)先級、中斷優(yōu)先級及/或任務(wù)隊列中的任務(wù)的優(yōu)先級而分配中斷。圖4 說明根據(jù)一個實施例的基于線程優(yōu)先級及中斷優(yōu)先級而分配中斷的示范性中斷分配方法。所述方法可在框402處開始，此時處理器單元接收用于執(zhí)行的任務(wù)及每一任務(wù)的 優(yōu)先級。所述任務(wù)可從軟件程序或其它系統(tǒng)應(yīng)用程序接收，且包括由多線程處理器中的線 程執(zhí)行的指令序列。每一任務(wù)的優(yōu)先級可由例如操作系統(tǒng)等系統(tǒng)軟件確定。在一些實施例 中，處理器單元包括經(jīng)配置以當(dāng)接收到每一任務(wù)時確定每一任務(wù)的優(yōu)先級的邏輯。在框404中，在線程上執(zhí)行每一任務(wù)。假定任務(wù)的數(shù)目超過可用于執(zhí)行任務(wù)的線 程的數(shù)目。在一些實施例中，調(diào)度器識別每一任務(wù)的優(yōu)先級且將最高優(yōu)先級任務(wù)首先提供 給線程以供執(zhí)行。在框406中，處理器單元基于任務(wù)優(yōu)先級而識別每一線程的優(yōu)先級。在一些實施 例中，處理器單元監(jiān)視線程且識別在每一線程上執(zhí)行的任務(wù)的優(yōu)先級。每一線程的優(yōu)先級 可對應(yīng)于在所述線程上執(zhí)行的任務(wù)的優(yōu)先級。處理器單元還可識別處于等待模式的線程的 優(yōu)先級。處理器單元可將每一線程的優(yōu)先級存儲于與所述線程相關(guān)聯(lián)的寄存器中。在框408中，處理器單元從系統(tǒng)裝置或軟件應(yīng)用程序接收中斷且確定其優(yōu)先級。 所述中斷可與作為未調(diào)度任務(wù)的中斷處理程序相關(guān)聯(lián)。在一些實施例中，中斷優(yōu)先級與中 斷一起接收。舉例來說，當(dāng)創(chuàng)建中斷時，例如操作系統(tǒng)等系統(tǒng)軟件將優(yōu)先級指派給所述中 斷。在其它實施例中，處理器單元通過存取存儲器或其它系統(tǒng)組件而檢索中斷的優(yōu)先級。在框410中，處理器單元中的中斷模塊確定中斷優(yōu)先級是否高于至少一個線程。 在一些實施例中，中斷模塊接收線程中的每一者的優(yōu)先級且將其與中斷優(yōu)先級進(jìn)行比較。 如果中斷優(yōu)先級高于至少一個線程，則在框412中，識別具有最低優(yōu)先級的線程，停止處理 其任務(wù)，且將與所述中斷相關(guān)聯(lián)的中斷處理程序提供給所述具有最低優(yōu)先級的線程。如果 中斷優(yōu)先級不高于至少一個線程，則在框414中，將所述中斷存儲于隊列中。所述方法返回 到框410以確定中斷優(yōu)先級是否高于至少一個線程，且繼續(xù)進(jìn)行，直到中斷優(yōu)先級高于至 少一個線程為止。在一些實施例中，將中斷存儲于隊列中，且當(dāng)線程可用且所述中斷為所述 隊列中的最高優(yōu)先級的中斷及/或任務(wù)時，將所述中斷提供給線程。包括上述特征的實例裝置
能夠?qū)⒅袛喾峙浣o處理器線程的處理器單元可包括于任何類型的處理器(例如， 數(shù)字信號處理器)中。圖5到圖9的總圖說明可并入有處理器單元以用于將中斷分配給多 線程處理器的線程的實例裝置。圖5為說明便攜式通信裝置500的示范性實施例的圖。如圖5的總圖中所說明， 所述便攜式通信裝置包括包含數(shù)字信號處理器(DSP) 504的芯片上系統(tǒng)502。圖5的總圖還 展示耦合到所述DSP 504及顯示器508的顯示控制器506。此外，輸入裝置510耦合到所 述DSP 504。如圖所示，存儲器512耦合到所述DSP 504。另外，編碼器/解碼器(編解碼 器)514可耦合到所述DSP 504。揚(yáng)聲器516及麥克風(fēng)518可耦合到所述編解碼器514。圖5的總圖進(jìn)一步說明耦合到數(shù)字信號處理器504及無線天線522的無線控制器 520。在特定實施例中，電源5M耦合到芯片上系統(tǒng)502。顯示器508、輸入裝置510、揚(yáng)聲器 516、麥克風(fēng)518、無線天線522及電源5 可在所述芯片上系統(tǒng)502的外部。然而，每一者 可耦合到所述芯片上系統(tǒng)502的組件。在特定實施例中，DSP 504包括處理器單元562(如參考圖2或圖3所描述)，所述 處理器單元562可將中斷分配給線程且減少開銷(例如，由中斷處理引起的等待時間)且 /或允許較早執(zhí)行高優(yōu)先級任務(wù)。舉例來說，DSP 504可為多線程處理器，其中可基于線程 正在處理的任務(wù)的優(yōu)先級而向每一線程指派優(yōu)先級。處理器單元562可接收中斷且基于每 一線程(例如，不在處理任務(wù)的線程或低優(yōu)先級線程)的優(yōu)先級而確定將所述中斷發(fā)送到 其以進(jìn)行處理的線程。圖6為說明蜂窩式電話600的示范性實施例的圖。如圖所示，蜂窩式電話600包 括芯片上系統(tǒng)602，芯片上系統(tǒng)602包括耦合在一起的數(shù)字基帶處理器604及模擬基帶處理 器606。在特定實施例中，所述數(shù)字基帶處理器604為數(shù)字信號處理器。如在圖6的總圖中 所說明，顯示控制器608及觸摸屏控制器610耦合到所述數(shù)字基帶處理器604。又，在芯片 上系統(tǒng)602外部的觸摸屏顯示器612耦合到所述顯示控制器608及所述觸摸屏控制器610。圖6的總圖進(jìn)一步說明視頻編碼器614(例如，逐行倒相(PAL)編碼器、循序色彩 記憶(SECAM)編碼器或國家電視系統(tǒng)委員會(NTSC)編碼器)耦合到所述數(shù)字基帶處理器 604。另外，視頻放大器616耦合到所述視頻編碼器614及所述觸摸屏顯示器612。而且，視 頻端口 618耦合到所述視頻放大器616。通用串行總線(USB)控制器620耦合到所述數(shù)字 基帶處理器604。而且，USB端口 622耦合到所述USB控制器620。存儲器擬4及訂戶身份 模塊(SIM)卡626也可耦合到所述數(shù)字基帶處理器604。另外，如圖6的總圖所示，數(shù)碼相 機(jī)6 可耦合到所述數(shù)字基帶處理器604。在示范性實施例中，所述數(shù)碼相機(jī)6 為電荷耦 合裝置(CCD)相機(jī)或互補(bǔ)金屬氧化物半導(dǎo)體(CM0Q相機(jī)。如圖6的總圖中進(jìn)一步說明，立體聲音頻編解碼器630可耦合到所述模擬基帶處 理器606。此外，音頻放大器632可耦合到所述立體聲音頻編解碼器630。在示范性實施例 中，第一立體聲揚(yáng)聲器634及第二立體聲揚(yáng)聲器636耦合到所述音頻放大器632。麥克風(fēng)放 大器638也可耦合到所述立體聲音頻編解碼器630。另外，麥克風(fēng)640可耦合到所述麥克風(fēng) 放大器638。在特定實施例中，調(diào)頻(FM)無線電調(diào)諧器642可耦合到所述立體聲音頻編解 碼器630。FM天線644可耦合到所述FM無線電調(diào)諧器642。另外，立體聲頭戴受話器646 可耦合到所述立體聲音頻編解碼器630。圖6的總圖進(jìn)一步說明可耦合到所述模擬基帶處理器606的射頻(RF)收發(fā)器648。RF開關(guān)650可耦合到所述RF收發(fā)器648及RF天線652。小鍵盤肪4可耦合到所述 模擬基帶處理器606。而且，具有麥克風(fēng)的單聲道頭戴耳機(jī)656可耦合到所述模擬基帶處理 器606。另外，振動器裝置658可耦合到所述模擬基帶處理器606。圖6的總圖還展示可耦 合到所述芯片上系統(tǒng)602的電源660。在特定實施例中，所述電源660為將電力提供給蜂窩 式電話600的各種組件的直流(DC)電源。另外，在特定實施例中，所述電源為可再充電DC 電池或從耦合到交流(AC)電源的AC/DC轉(zhuǎn)換器得出的DC電源。如圖6的總圖中所描繪，觸摸屏顯示器612、視頻端口 618、USB端口 622、相機(jī)628、 第一立體聲揚(yáng)聲器634、第二立體聲揚(yáng)聲器636、麥克風(fēng)640、FM天線644、立體聲頭戴受話器 646,RF開關(guān)650、RF天線652、小鍵盤654、單聲道頭戴耳機(jī)656、振動器658及電源660可在 芯片上系統(tǒng)602的外部。在特定實施例中，數(shù)字基帶處理器604可包括處理器單元662(如 參考圖2或圖3所描述)，所述處理器單元662可將中斷分配給線程且減少開銷(例如，由 中斷處理引起的等待時間)且/或允許較早執(zhí)行高優(yōu)先級任務(wù)。舉例來說，DSP 604可為 多線程處理器，其中可基于線程正在處理的任務(wù)的優(yōu)先級而向每一線程指派優(yōu)先級。處理 器單元662可接收中斷且基于每一線程(例如，不在處理任務(wù)的線程或低優(yōu)先級線程)的 優(yōu)先級而確定將所述中斷發(fā)送到其以進(jìn)行處理的線程。圖7為說明無線因特網(wǎng)協(xié)議(IP)電話700的示范性實施例的圖。如圖所示，所述無 線IP電話700包括芯片上系統(tǒng)702，所述芯片上系統(tǒng)702包括數(shù)字信號處理器(DSP) 704。顯示 控制器706可耦合到所述DSP 704，且顯示器708耦合到所述顯示控制器706。在示范性實施例 中，所述顯示器708為液晶顯示器(LCD)。圖7進(jìn)一步展示小鍵盤710可耦合到所述DSP 704?？扉W存儲器712可耦合到所述DSP 704。同步動態(tài)隨機(jī)存取存儲器(SDRAM) 714、 靜態(tài)隨機(jī)存取存儲器(SRAM) 716及電可擦除可編程只讀存儲器(EEPROM) 718也可耦合到所 述DSP 704。圖7的總圖還展示發(fā)光二極管(LED) 720可耦合到所述DSP 704。另外，在特 定實施例中，語音編解碼器722可耦合到所述DSP 704。放大器7M可耦合到所述語音編 解碼器722，且單聲道揚(yáng)聲器7 可耦合到所述放大器724。圖7的總圖進(jìn)一步說明耦合到 所述語音編解碼器722的單聲道頭戴耳機(jī)728。在特定實施例中，所述單聲道頭戴耳機(jī)7 包括麥克風(fēng)。無線局域網(wǎng)絡(luò)(WLAN)基帶處理器730可耦合到所述DSP 704。RF收發(fā)器732可耦 合到所述WLAN基帶處理器730，且RF天線734可耦合到所述RF收發(fā)器732。在特定實施 例中，藍(lán)牙控制器736也可耦合到所述DSP 704，且藍(lán)牙天線738可耦合到所述控制器736。 圖7的總圖還展示USB端口 740也可耦合到所述DSP 704。此外，電源742耦合到所述芯片 上系統(tǒng)702且將電力提供給所述無線IP電話700的各種組件。如圖7的總圖中所指示，顯示器708、小鍵盤710、LED 720、單聲道揚(yáng)聲器726、單聲 道頭戴耳機(jī)728、RF天線734、藍(lán)牙天線738、USB端口 740及電源742可在芯片上系統(tǒng)702 的外部且耦合到芯片上系統(tǒng)702的一個或一個以上組件。在特定實施例中，DSP 704包括 處理器單元762(如參考圖2或圖3所描述)，所述處理器單元762可將中斷分配給線程且 減少開銷(例如，由中斷處理引起的等待時間)且/或允許較早執(zhí)行高優(yōu)先級任務(wù)。舉例 來說，DSP 704可為多線程處理器，其中可基于線程正在處理的任務(wù)的優(yōu)先級而向每一線程 指派優(yōu)先級。處理器單元762可接收中斷且基于每一線程(例如，不在處理任務(wù)的線程或 低優(yōu)先級線程)的優(yōu)先級而確定將所述中斷發(fā)送到其以進(jìn)行處理的線程。
圖8為說明便攜式數(shù)字助理(PDA)SOO的示范性實施例的圖。如圖所示，所述 PDA800包括包含數(shù)字信號處理器(DSP) 804的芯片上系統(tǒng)802。觸摸屏控制器806及顯示 控制器808耦合到所述DSP 804。另外，觸摸屏顯示器810耦合到所述觸摸屏控制器806且 耦合到所述顯示控制器808。圖8的總圖還指示小鍵盤812可耦合到所述DSP 804。在特定實施例中，立體聲音頻編解碼器擬6可耦合到所述DSP 804。第一立體聲放 大器擬8可耦合到所述立體聲音頻編解碼器擬6且第一立體聲揚(yáng)聲器830可耦合到所述第 一立體聲放大器828。另外，麥克風(fēng)放大器832可耦合到所述立體聲音頻編解碼器擬6且麥 克風(fēng)834可耦合到所述麥克風(fēng)放大器832。圖8的總圖進(jìn)一步展示可耦合到所述立體聲音 頻編解碼器擬6的第二立體聲放大器836及可耦合到所述第二立體聲放大器836的第二立 體聲揚(yáng)聲器838。在特定實施例中，立體聲頭戴受話器840也可耦合到所述立體聲音頻編解 碼器擬6。圖8的總圖還說明可耦合到所述DSP 804的802. 11控制器842及可耦合到所述 802. 11控制器842的802. 11天線844。此外，藍(lán)牙控制器846可耦合到所述DSP 804，且藍(lán) 牙天線848可耦合到所述藍(lán)牙控制器846。USB控制器850可耦合到所述DSP 804，且USB 端口 852可耦合到所述USB控制器850。另外，智能卡854 (例如，多媒體卡(MMC)或安全數(shù) 字卡(SD))可耦合到所述DSP 804。另外，電源856可耦合到所述芯片上系統(tǒng)802且可將電 力提供給所述PDA 800的各種組件。如圖8的總圖中所指示，顯示器810、小鍵盤812、IrDA端口 822、數(shù)碼相機(jī)824、第 一立體聲揚(yáng)聲器830、麥克風(fēng)834、第二立體聲揚(yáng)聲器838、立體聲頭戴受話器840、802. 11天 線844、藍(lán)牙天線848、USB端口 852及電源856可在芯片上系統(tǒng)802的外部且耦合到芯片 上系統(tǒng)802上的一個或一個以上組件。在特定實施例中，DSP 804包括處理器單元862(如 參考圖2或圖3所描述)，所述處理器單元862可將中斷分配給線程且減少開銷(例如，由 中斷處理引起的等待時間)且/或允許較早執(zhí)行高優(yōu)先級任務(wù)。舉例來說，DSP 804可為 多線程處理器，其中可基于線程正在處理的任務(wù)的優(yōu)先級而向每一線程指派優(yōu)先級。處理 器單元862可接收中斷且基于每一線程(例如，不在處理任務(wù)的線程或低優(yōu)先級線程)的 優(yōu)先級而確定將所述中斷發(fā)送到其以進(jìn)行處理的線程。圖9為說明音頻文件播放器(例如，MP3播放器)900的示范性實施例的圖。如圖 所示，所述音頻文件播放器900包括包含數(shù)字信號處理器(DSP) 904的芯片上系統(tǒng)902。顯 示控制器906可耦合到所述DSP 904，且顯示器908耦合到所述顯示控制器906。在示范性 實施例中，所述顯示器908為液晶顯示器(IXD)。小鍵盤910可耦合到所述DSP904。如圖9的總圖中進(jìn)一步描繪，快閃存儲器912及只讀存儲器(R0M)914可耦合到所 述DSP 904。另外，在特定實施例中，音頻編解碼器916可耦合到所述DSP 904。放大器918 可耦合到所述音頻編解碼器916，且單聲道揚(yáng)聲器920可耦合到所述放大器918。圖9的總 圖進(jìn)一步指示麥克風(fēng)輸入922及立體聲輸入擬4也可耦合到所述音頻編解碼器916。在特 定實施例中，立體聲頭戴受話器擬6也可耦合到所述音頻編解碼器916。USB端口擬8及智能卡930可耦合到所述DSP 904。另外，電源932可耦合到所述 芯片上系統(tǒng)902且可將電力提供給所述音頻文件播放器900的各種組件。如圖9的總圖中所指示，顯示器908、小鍵盤910、單聲道揚(yáng)聲器920、麥克風(fēng)輸入 922、立體聲輸入924、立體聲頭戴受話器擬6、USB端口擬8及電源932在芯片上系統(tǒng)902的外部且耦合到芯片上系統(tǒng)902上的一個或一個以上組件。在特定實施例中，DSP904包括處 理器單元962(如參考圖2或圖3所描述)，所述處理器單元962可將中斷分配給線程且減 少開銷(例如，由中斷處理引起的等待時間)且/或允許較早執(zhí)行高優(yōu)先級任務(wù)。舉例來 說，DSP 904可為多線程處理器，其中可基于線程正在處理的任務(wù)的優(yōu)先級而向每一線程指 派優(yōu)先級。處理器單元962可接收中斷且基于每一線程(例如，不在處理任務(wù)的線程或低 優(yōu)先級線程)的優(yōu)先級而確定將所述中斷發(fā)送到其以進(jìn)行處理的線程。^M本文中所揭示的發(fā)明性概念的實施例的前述描述已僅出于說明及描述的目的而 呈現(xiàn)，且不希望為詳盡的或?qū)⒈疚闹兴沂镜陌l(fā)明性概念限于所揭示的精確形式。在不脫 離本文中所揭示的發(fā)明性概念的精神及范圍的情況下，所屬領(lǐng)域的技術(shù)人員容易明白眾多 修改及改編。
權(quán)利要求
1.一種多線程處理器，其包含多個線程，所述多個線程中的每一者能夠執(zhí)行任務(wù)；及中斷模塊，其經(jīng)配置以識別所述多個線程中的每一者的優(yōu)先級且至少基于所述多個線 程中的一者的所述優(yōu)先級而將中斷指派給所述多個線程中的所述一者。
2.根據(jù)權(quán)利要求1所述的多線程處理器，其中線程的所述優(yōu)先級對應(yīng)于正由所述線程 執(zhí)行的任務(wù)的優(yōu)先級。
3.根據(jù)權(quán)利要求1所述的多線程處理器，其進(jìn)一步包含多個寄存器，所述多個寄存器中的每一者對應(yīng)于所述多個線程中的一者，所述多個寄 存器經(jīng)配置以存儲線程優(yōu)先級；及優(yōu)先級編碼器，其耦合到所述多個寄存器，所述優(yōu)先級編碼器經(jīng)配置以向所述中斷模 塊識別所述多個線程中的具有最低優(yōu)先級的一者。
4.根據(jù)權(quán)利要求3所述的多線程處理器，其中所述中斷模塊經(jīng)配置以通過將所述中斷 分配給所述多個線程中的所述具有所述最低優(yōu)先級的一者來將所述中斷指派給所述多個 線程中的所述具有所述最低優(yōu)先級的一者，其中所述多個線程中的所述具有所述最低優(yōu)先 級的一者經(jīng)配置以停止處理任務(wù)且處理所述中斷。
5.根據(jù)權(quán)利要求4所述的多線程處理器，其中所述中斷與中斷處理程序相關(guān)聯(lián)；且其 中所述多個線程中的所述具有所述最低優(yōu)先級的一者經(jīng)配置以通過處理所述中斷處理程 序來處理所述中斷。
6.根據(jù)權(quán)利要求1所述的多線程處理器，其中所述中斷模塊經(jīng)配置以通過確定所述多 個線程中的一者或一者以上是否處于等待模式且確定所述多個線程中的所述處于等待模 式的一者或一者以上中的每一者的最低優(yōu)先級來識別所述多個線程中的每一者的所述優(yōu) 先級；且其中所述中斷模塊經(jīng)配置以將所述中斷指派給所述多個線程中的具有所述最低優(yōu)先級的一者。
7.根據(jù)權(quán)利要求1所述的多線程處理器，其中所述中斷模塊經(jīng)配置以基于所述多個線 程的所述優(yōu)先級而識別所述多個線程中的處于等待模式的一者且將所述中斷指派給所述 多個線程中的所述處于等待模式的一者。
8.根據(jù)權(quán)利要求1所述的多線程處理器，其中所述多線程處理器安置于便攜式通信裝 置中。
9.一種方法，其包含在第一線程上執(zhí)行第一任務(wù)；在第二線程上執(zhí)行第二任務(wù)；基于所述第一任務(wù)的優(yōu)先級而確定所述第一線程的第一優(yōu)先級；基于所述第二任務(wù)的優(yōu)先級而確定所述第二線程的第二優(yōu)先級；接收具有中斷優(yōu)先級的中斷；及基于所述中斷優(yōu)先級、第一優(yōu)先級及第二優(yōu)先級而分配所述中斷。
10.根據(jù)權(quán)利要求9所述的方法，其進(jìn)一步包含識別處于等待模式的第三線程；且其中分配所述中斷是基于所述第三線程處于等待模式，且包含將所述中斷指派給所述第三線程。
11.根據(jù)權(quán)利要求9所述的方法，其中分配所述中斷包含 確定所述第一優(yōu)先級高于所述第二優(yōu)先級；停止所述第二任務(wù)；及將所述中斷提供給所述第二線程以進(jìn)行處理。
12.根據(jù)權(quán)利要求11所述的方法，其中分配所述中斷包含 確定所述中斷優(yōu)先級高于所述第二優(yōu)先級。
13.根據(jù)權(quán)利要求11所述的方法，其進(jìn)一步包含由所述第二線程通過處理與所述中斷相關(guān)聯(lián)的中斷處理程序來處理所述中斷。
14.根據(jù)權(quán)利要求9所述的方法，其中分配所述中斷包含確定所述中斷優(yōu)先級低于所述第一優(yōu)先級及所述第二優(yōu)先級；及 將所述中斷分配給隊列。
15.一種處理器單元，其包含 執(zhí)行模塊，其包含第一線程，其經(jīng)配置以執(zhí)行與第一優(yōu)先級相關(guān)聯(lián)的第一任務(wù)； 第一寄存器，其經(jīng)配置以存儲對應(yīng)于所述第一優(yōu)先級的第一線程優(yōu)先級； 第二線程，其經(jīng)配置以執(zhí)行與第二優(yōu)先級相關(guān)聯(lián)的第二任務(wù)；及 第二寄存器，其經(jīng)配置以存儲對應(yīng)于所述第二優(yōu)先級的第二線程優(yōu)先級；及 中斷模塊，其經(jīng)配置以接收中斷且部分地基于所述第一線程優(yōu)先級及所述第二優(yōu)先級 而確定所述中斷的分配。
16.根據(jù)權(quán)利要求15所述的處理器單元，其中所述中斷模塊經(jīng)配置以 確定中斷優(yōu)先級高于所述第一線程優(yōu)先級；及通過將所述中斷提供給所述第一線程而將所述中斷分配給所述第一線程， 其中所述第一線程經(jīng)配置以停止處理所述第一任務(wù)且處理所述中斷。
17.根據(jù)權(quán)利要求16所述的處理器單元，其中所述執(zhí)行模塊經(jīng)配置以存儲所述第一任 務(wù)且修改所述第一優(yōu)先級以使其對應(yīng)于所述中斷優(yōu)先級。
18.根據(jù)權(quán)利要求16所述的處理器單元，其中所述第一線程通過處理與所述中斷相關(guān) 聯(lián)的中斷處理程序來處理所述中斷。
19.根據(jù)權(quán)利要求15所述的處理器單元，其中所述執(zhí)行模塊包含配置成處于等待模式 的第三線程及經(jīng)配置以存儲指示所述等待模式的第三線程優(yōu)先級的第三寄存器；且其中所述中斷模塊經(jīng)配置以基于所述第三優(yōu)先級而將所述中斷分配給所述第三線程。
20.根據(jù)權(quán)利要求15所述的處理器單元，其中所述處理器單元安置于便攜式通信裝置中。
全文摘要
本發(fā)明描述一種能夠分配中斷的多線程處理器。在一個實施例中，所述多線程處理器包括中斷模塊及用于執(zhí)行任務(wù)的線程。所述中斷模塊可基于正由所述線程執(zhí)行的任務(wù)的任務(wù)優(yōu)先級而識別每一線程的優(yōu)先級，且至少基于其優(yōu)先級而將中斷指派給線程。
文檔編號G06F9/48GK102150135SQ200980135727
公開日2011年8月10日 申請日期2009年9月16日 優(yōu)先權(quán)日2008年9月19日
發(fā)明者盧奇安·科德雷斯庫, 埃里克·詹姆斯·普隆迪克 申請人:高通股份有限公司