專利名稱：PCIe接口上的SATA大容量存儲(chǔ)裝置仿真的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般來(lái)說(shuō)涉及存儲(chǔ)器裝置，且在特定實(shí)施例中本發(fā)明涉及SATA大容量存儲(chǔ)裝置。
背景技術(shù)：
外圍組件互連(PCI)標(biāo)準(zhǔn)描述用于將外圍裝置連接到計(jì)算機(jī)母板的計(jì)算機(jī)總線。 這些外圍裝置通常采取擴(kuò)展卡或其它此種裝置的形式。PCI標(biāo)準(zhǔn)涵蓋所述總線的物理大小、 電特性、總線計(jì)時(shí)及經(jīng)由所述總線進(jìn)行通信所需的協(xié)議?；綪CI標(biāo)準(zhǔn)具有阻止其提供當(dāng)前及未來(lái)幾代I/O及存儲(chǔ)裝置所需要的帶寬及特征的一些缺點(diǎn)。一個(gè)此種問(wèn)題是基本PCI標(biāo)準(zhǔn)的高度并行的總線共享架構(gòu)，所述架構(gòu)限制其總線速度及可縮放性。此外，基本PCI標(biāo)準(zhǔn)的簡(jiǎn)單、載入-存儲(chǔ)、基于扁平存儲(chǔ)器的通信模型不如經(jīng)路由、基于包的模型穩(wěn)健及可擴(kuò)展。PCI高速(PCIe)(計(jì)算機(jī)擴(kuò)展卡接口格式)經(jīng)設(shè)計(jì)以解決基本PCI標(biāo)準(zhǔn)的一些問(wèn)題。不同于PCI接口，并非為總線，PCIe接口經(jīng)結(jié)構(gòu)化而圍繞若干對(duì)點(diǎn)對(duì)點(diǎn)串行(1位)單向鏈路(也稱作巷道)。此與PCI標(biāo)準(zhǔn)相反，PCI標(biāo)準(zhǔn)為其中所有裝置共享同一雙向、32位 (或64位)并行信號(hào)路徑的基于總線的系統(tǒng)。在PCIe的點(diǎn)對(duì)點(diǎn)總線拓?fù)渲?，共享開關(guān)取代PCI的共享總線作為單個(gè)共享資源， 所有裝置通過(guò)所述單個(gè)共享資源進(jìn)行通信。不同于在共享總線拓?fù)渲?其中裝置必須在其自身中針對(duì)總線的使用共同地仲裁)，PCIe系統(tǒng)中的每一裝置具有對(duì)開關(guān)的直接且排他性存取。換句話說(shuō)，每一 PCIe裝置連接到其自己的專用巷道。PCIe實(shí)施串行點(diǎn)對(duì)點(diǎn)類型互連以用于兩個(gè)裝置之間的通信。多個(gè)PCIe裝置經(jīng)由使用開關(guān)互連，此意指實(shí)際上可將大量裝置一起連接于系統(tǒng)中。點(diǎn)對(duì)點(diǎn)互連意味著鏈路上的有限電負(fù)載允許發(fā)射及接收頻率以縮放到高得多的數(shù)量。當(dāng)前PCIe發(fā)射及接收數(shù)據(jù)速率為2. 5吉位/秒。兩個(gè)裝置之間的串行互連導(dǎo)致每一裝置封裝的較少引腳，此降低PCIe 芯片及板設(shè)計(jì)成本且降低板設(shè)計(jì)復(fù)雜性。PCIe性能也是高度可縮放的。此通過(guò)以下方式實(shí)現(xiàn)基于對(duì)所述互連的通信性能要求實(shí)施針對(duì)每一互連的引腳及信號(hào)巷道的可縮放數(shù)量。PCIe實(shí)施基于開關(guān)的技術(shù)以互連大量裝置。使用基于包的通信協(xié)議來(lái)實(shí)現(xiàn)經(jīng)由串行互連的通信。服務(wù)質(zhì)量(QM)特征為不同應(yīng)用提供差異化的發(fā)射性能。熱插拔(Hot Plug)/熱抽換(Hot Swap)支持實(shí)現(xiàn)了“始終接通”式系統(tǒng)。先進(jìn)電力管理特征允許針對(duì)低電力移動(dòng)應(yīng)用進(jìn)行設(shè)計(jì)。RAS (可靠、可用及可維護(hù))錯(cuò)誤處置特征使PCI高速適用于穩(wěn)健的高端服務(wù)器應(yīng)用。使用基于包的消息收發(fā)而非邊帶信號(hào)在帶內(nèi)實(shí)現(xiàn)熱插拔、電力管理、錯(cuò)誤處置及中斷信令。此保持裝置引腳計(jì)數(shù)較低且降低系統(tǒng)成本。大容量存儲(chǔ)裝置(即，固態(tài)快閃存儲(chǔ)器、光學(xué)驅(qū)動(dòng)器、磁盤驅(qū)動(dòng)器)通常使用串行先進(jìn)技術(shù)附接(SATA)標(biāo)準(zhǔn)來(lái)與主機(jī)計(jì)算機(jī)通信。實(shí)際上，SATA標(biāo)準(zhǔn)主要被設(shè)計(jì)用于在主機(jī)計(jì)算機(jī)與大容量存儲(chǔ)裝置之間以1. 5到3. OGbps的數(shù)據(jù)速率傳送數(shù)據(jù)。SATA勝過(guò)較舊的并行ATA接口的主要優(yōu)點(diǎn)是更快的數(shù)據(jù)傳送、在操作(熱抽換)時(shí)移除或添加裝置的能力，及具有更嚴(yán)格數(shù)據(jù)完整性檢查的更可靠操作。為使SATA大容量存儲(chǔ)裝置連接到主機(jī)計(jì)算機(jī)的PCIe連接，使用PCIe/SATA橋接器控制器。所述橋接器控制器仿真SATA主機(jī)總線適配器(HBA)。圖1圖解說(shuō)明使用PCIe/ SATA橋接器100連接到SATA大容量存儲(chǔ)裝置102的典型現(xiàn)有技術(shù)計(jì)算機(jī)主機(jī)系統(tǒng)101的框圖。橋接器100并入有先進(jìn)主機(jī)控制器接口(AHCI)，所述先進(jìn)主機(jī)控制器接口為允許軟件與SATA裝置102通信的硬件機(jī)構(gòu)。AHCI為PCIe類裝置，其充當(dāng)主機(jī)計(jì)算機(jī)的系統(tǒng)存儲(chǔ)器與SATA裝置102之間的數(shù)據(jù)移動(dòng)引擎。圖2圖解說(shuō)明典型現(xiàn)有技術(shù)PCIe/SATA橋接器控制器100的框圖。橋接器控制器 100由PCIe PHY塊201組成，PCIe PHY塊201提供從PCIe鏈路的模擬性質(zhì)到橋接器控制器100的數(shù)字環(huán)境的轉(zhuǎn)換。PHY塊201還將約2. 5Gbps數(shù)據(jù)速率降頻轉(zhuǎn)換到Mbps范圍中。PCIe核心202提供包處理及解碼。PCIe/SATA核心橋接器203從PCIe核心202取得數(shù)據(jù)且將其置成SATA標(biāo)準(zhǔn)格式。應(yīng)用程序塊204負(fù)責(zé)處理來(lái)自核心橋接器203的SATA 信息。SATA輸送塊205負(fù)責(zé)管理幀信息結(jié)構(gòu)(FIS)，所述幀信息結(jié)構(gòu)為用以在主機(jī)與裝置應(yīng)用層之間傳送信息的機(jī)構(gòu)。SATA鏈路層206提供SATA標(biāo)準(zhǔn)編碼。SATA PHY層207執(zhí)行從橋接器控制器100的數(shù)字環(huán)境到SATA接口的模擬環(huán)境的轉(zhuǎn)換。SATA PHY塊208由經(jīng)由 SATA總線提供1. 5到3. OGbps數(shù)據(jù)速率的發(fā)射電路組成。圖3圖解說(shuō)明典型現(xiàn)有技術(shù)SATA大容量存儲(chǔ)裝置102的框圖。存儲(chǔ)媒體306使用與上述橋接器控制器100相同的層301到305(但以相反次序)介接到SATA總線。不僅這些冗余功能需要實(shí)施SATA大容量存儲(chǔ)裝置102上的額外占用面積，從主機(jī)到大容量存儲(chǔ)裝置的通信所需的時(shí)間也由于從PCIe/SATA去往存儲(chǔ)媒體306所必需的冗余轉(zhuǎn)換而增加。出于上文所陳述的原因且出于所屬領(lǐng)域的技術(shù)人員在閱讀及理解本說(shuō)明書后將明了的下文所陳述的其它原因，在此項(xiàng)技術(shù)中需要一種經(jīng)由PCIe進(jìn)行通信以減少與使用 HBA及SATA存儲(chǔ)裝置相關(guān)聯(lián)的延遲及成本的大容量存儲(chǔ)裝置。


圖1顯示SATA裝置到主機(jī)系統(tǒng)的典型現(xiàn)有技術(shù)連接的框圖。圖2顯示典型現(xiàn)有技術(shù)PCIe/SATA橋接器控制器的框圖。圖3顯示典型現(xiàn)有技術(shù)SATA存儲(chǔ)裝置的框圖。圖4顯示PCIe大容量存儲(chǔ)裝置系統(tǒng)的一個(gè)實(shí)施例的框圖。圖5顯示根據(jù)圖4的系統(tǒng)的PCIe大容量存儲(chǔ)裝置的一個(gè)實(shí)施例的框圖。圖6顯示根據(jù)圖5的實(shí)施例的AHCI引擎的一個(gè)實(shí)施例的框圖。圖7顯示用于圖6的實(shí)施例中的幀信息結(jié)構(gòu)的一個(gè)實(shí)施例。圖8顯示用于主機(jī)與PCIe大容量存儲(chǔ)裝置之間的通信的方法的一個(gè)實(shí)施例的流程圖。
具體實(shí)施例方式在本發(fā)明的以下詳細(xì)描述中，參照形成本發(fā)明的一部分且其中以圖解說(shuō)明的方式顯示可實(shí)踐本發(fā)明的具體實(shí)施例的附圖。在所述圖式中，在所有數(shù)個(gè)視圖中所有相同編號(hào)描述大致類似的組件。充分詳細(xì)地描述這些實(shí)施例以使所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明。所屬領(lǐng)域的技術(shù)人員可利用其它實(shí)施例且可在不背離本發(fā)明范圍的前提下做出結(jié)構(gòu)、 邏輯及電改動(dòng)。因此，不應(yīng)以限制性意義理解以下詳細(xì)描述，且本發(fā)明的范圍僅由所附權(quán)利要求書及其等效內(nèi)容界定。圖4圖解說(shuō)明PCIe大容量存儲(chǔ)系統(tǒng)的一個(gè)實(shí)施例的框圖。所述系統(tǒng)由主機(jī)系統(tǒng) 401及PCIe大容量存儲(chǔ)裝置402組成，所述PCIe大容量存儲(chǔ)裝置將AHCI主機(jī)總線適配器功能404及SATA大容量存儲(chǔ)裝置功能406集成到PCIe裝置中。主機(jī)系統(tǒng)401可為包含PCIe鏈路及與SATA裝置通信的能力的任一類型的系統(tǒng)。 此類主機(jī)系統(tǒng)可包括計(jì)算機(jī)或控制器。舉例來(lái)說(shuō)，主機(jī)系統(tǒng)401可為運(yùn)行具有與SATA大容量存儲(chǔ)裝置通信的能力的微軟窗口(MICROSOFT WINDOWS)操作系統(tǒng)的個(gè)人計(jì)算機(jī)。主機(jī)總線適配器(HBA)功能404為實(shí)現(xiàn)主機(jī)與SATA大容量存儲(chǔ)裝置406之間的通信的接口。在一個(gè)實(shí)施例中，HBA功能404為由使來(lái)自主機(jī)的命令能夠被SATA大容量存儲(chǔ)裝置406所理解的硬件及/或軟件組成的先進(jìn)主機(jī)控制接口(AHCI)。 SATA大容量存儲(chǔ)裝置406可包括固態(tài)驅(qū)動(dòng)器(例如，快閃存儲(chǔ)器單元)、例如光盤驅(qū)動(dòng)器的光學(xué)存儲(chǔ)器裝置、例如計(jì)算機(jī)硬驅(qū)動(dòng)器的磁盤驅(qū)動(dòng)器、MRAM、3D存儲(chǔ)器或任一其它大容量存儲(chǔ)裝置。在一個(gè)實(shí)施例中，SATA大容量存儲(chǔ)裝置406在主機(jī)系統(tǒng)401內(nèi)部且由主機(jī)系統(tǒng)401供電且經(jīng)由底板連接器耦合到計(jì)算機(jī)母板。在另一實(shí)施例中，SATA大容量存儲(chǔ)裝置406在主機(jī)系統(tǒng)401外部且經(jīng)由PCIe芯片/芯片互連及板/板互連導(dǎo)通孔卡及連接器耦合到主機(jī)401。當(dāng)PCIe大容量存儲(chǔ)裝置402連接到主機(jī)系統(tǒng)401時(shí)，裝置402向主機(jī)系統(tǒng)401識(shí)別自身作為大容量存儲(chǔ)控制器且其為AHCI依從裝置，類似于具有經(jīng)附接SATA存儲(chǔ)裝置的 HBA識(shí)別自身的方式。一旦主機(jī)系統(tǒng)401認(rèn)為附接了具有SATA裝置的AHCI依從HBA，主機(jī)系統(tǒng)401即經(jīng)由PCIe鏈路與PCIe大容量存儲(chǔ)裝置402通信。圖5圖解說(shuō)明圖4的PCIe大容量存儲(chǔ)裝置402的一個(gè)實(shí)施例的更詳細(xì)框圖。此裝置402在無(wú)使用PCIe/SATA橋接器的冗余的情況下仿真AHCI HBA及SATA大容量存儲(chǔ)裝置功能。圖5的實(shí)施例還消除現(xiàn)有技術(shù)的SATA串行化及解串行化以及物理層、數(shù)據(jù)鏈路層及由于發(fā)射錯(cuò)誤而在HBA中為存儲(chǔ)中間數(shù)據(jù)及包再試通常所需的緩沖器。圖5的實(shí)施例由PCIe物理層(PHY) 501組成。由于PCIe鏈路在模擬域中操作而 PCIe大容量存儲(chǔ)裝置402在數(shù)字域中操作，因此PCIe PHY 501在所述兩個(gè)域之間轉(zhuǎn)換。換句話說(shuō)，PCIe PHY 501對(duì)所接收的數(shù)據(jù)執(zhí)行模擬信號(hào)到數(shù)字信號(hào)轉(zhuǎn)換以及針對(duì)從PCIe大容量存儲(chǔ)裝置402發(fā)射的數(shù)據(jù)執(zhí)行數(shù)字信號(hào)到模擬信號(hào)轉(zhuǎn)換。PCIe PHY 501可包括用于臨時(shí)存儲(chǔ)傳入數(shù)據(jù)以及臨時(shí)存儲(chǔ)來(lái)自存儲(chǔ)媒體506的傳出數(shù)據(jù)的緩沖器。PCIe PHY 501包括用于發(fā)射的并行/串行轉(zhuǎn)換器連同發(fā)射器差分驅(qū)動(dòng)器以及用于接收的差分接收器及串行/并行轉(zhuǎn)換器。在一個(gè)實(shí)施例中，PCIE PHY 501為硬件功能。PCIe PHY 501的替代實(shí)施例為硬件
及軟件兩者。PCIe核心502執(zhí)行包處理。對(duì)經(jīng)由PCIe鏈路接收的數(shù)據(jù)包進(jìn)行解碼以移除來(lái)自包的剩余部分(例如，標(biāo)頭、開始/停止位及錯(cuò)誤檢測(cè)/校正位(例如，CRC))的所輸送的數(shù)據(jù)。PCIe核心502還執(zhí)行包編碼以使得來(lái)自存儲(chǔ)媒體506的數(shù)據(jù)形成為用于經(jīng)由PCIe 鏈路發(fā)射的PCIe包。
PCIe/AHCI橋接器503將來(lái)自PCIe核心502的PCIe數(shù)據(jù)翻譯為供存儲(chǔ)媒體506 使用的SATA格式。PCIe/AHCI橋接器503還從稍后供PCIe核心502使用的SATA格式移除數(shù)據(jù)以使得PCIe核心502可將數(shù)據(jù)編碼為用于發(fā)射的PCIe包。更詳細(xì)地圖解說(shuō)明于圖6的框圖中的AHCI引擎500為允許軟件與SATA裝置通信的硬件機(jī)構(gòu)。AHCI引擎500充當(dāng)總線主控器以在PCIe大容量存儲(chǔ)裝置402與主機(jī)系統(tǒng)存儲(chǔ)器之間傳送數(shù)據(jù)。經(jīng)由充當(dāng)?shù)较到y(tǒng)存儲(chǔ)器的總線主控器的AHCI引擎500使用直接存儲(chǔ)器存取(DMA)來(lái)執(zhí)行AHCI引擎500與系統(tǒng)存儲(chǔ)器之間的數(shù)據(jù)傳送。AHCI HBA仿真器510使用系統(tǒng)存儲(chǔ)器的區(qū)域以在所接收的幀信息結(jié)構(gòu)上傳遞信息。位于系統(tǒng)存儲(chǔ)器中的命令FIS由AHCI HBA仿真器510提取以提供媒體520與系統(tǒng)軟件之間的通信。SATA裝置504為PCIe大容量存儲(chǔ)裝置402提供SATA仿真。SATA裝置504使PCIe 大容量存儲(chǔ)裝置402在系統(tǒng)主機(jī)看來(lái)為經(jīng)由PCIe鏈路耦合到所述主機(jī)的AHCI大容量存儲(chǔ)控制器。SATA裝置504處置來(lái)自/去往媒體520的來(lái)自FIS事務(wù)的數(shù)據(jù)且經(jīng)由AHCI弓丨擎 500處置來(lái)自主機(jī)的其它FIS的數(shù)據(jù)。SATA裝置504將來(lái)自媒體520的數(shù)據(jù)編碼為SATA 標(biāo)準(zhǔn)且對(duì)SATA包進(jìn)行解碼并將其改變?yōu)榭捎擅襟w520使用的格式。AHCI裝置控制器由PCIe/AHCI橋接器503、AHCI引擎500及SATA裝置504組成。 這些層500、503、504的總體功能為充當(dāng)系統(tǒng)存儲(chǔ)器與媒體520之間的數(shù)據(jù)移動(dòng)引擎。所述 AHCI裝置控制器減少主機(jī)CPU開銷且為SATA特征(例如，熱插拔、電力管理及在不執(zhí)行主 /從仿真的情況下存取許多SATA裝置)提供支持。媒體520由媒體管理器505及存儲(chǔ)媒體自身506組成。媒體管理器505提供不同類型(例如，快閃、光學(xué)、磁性)的存儲(chǔ)媒體506所需的控制功能及數(shù)據(jù)管理。舉例來(lái)說(shuō)，如果存儲(chǔ)媒體506為固態(tài)驅(qū)動(dòng)器(例如，快閃存儲(chǔ)器單元)，那么媒體管理器505將負(fù)責(zé)提供讀取、寫入及擦除所述快閃存儲(chǔ)器單元所需的各種控制信號(hào)。類似地，如果存儲(chǔ)媒體506為硬盤驅(qū)動(dòng)器，那么媒體管理器505將負(fù)責(zé)產(chǎn)生用于操作所述驅(qū)動(dòng)器以及保持驅(qū)動(dòng)器目錄及用于所述驅(qū)動(dòng)器操作的其它開銷任務(wù)的控制信號(hào)。圖6圖解說(shuō)明圖5的AHCI引擎500的一個(gè)實(shí)施例的框圖。AHCI引擎500由DMA 寫入引擎601、DMA讀取引擎602及AHCI寄存器603組成。與AHCI引擎500的通信為去往 /來(lái)自圖5的PCIe/AHCI橋接器503的PCIe/AHCI接口部分以及去往及來(lái)自系統(tǒng)存儲(chǔ)器的控制信號(hào)及數(shù)據(jù)信號(hào)。DMA寫入引擎601負(fù)責(zé)響應(yīng)于主機(jī)讀取請(qǐng)求而產(chǎn)生存取所述系統(tǒng)存儲(chǔ)器所需的 DMA信號(hào)以執(zhí)行DMA寫入操作。DMA寫入引擎601產(chǎn)生到橋接器503的PCIe存儲(chǔ)器寫入控制信號(hào)且經(jīng)由媒體管理器505及SATA裝置仿真器504輸出從PCIe大容量存儲(chǔ)裝置的存儲(chǔ)媒體506讀取的數(shù)據(jù)。DMA讀取引擎602負(fù)責(zé)響應(yīng)于主機(jī)寫入請(qǐng)求而產(chǎn)生存取系統(tǒng)存儲(chǔ)器所需的DMA信號(hào)以執(zhí)行DMA讀取操作。DAM讀取引擎602產(chǎn)生到橋接器503的存儲(chǔ)器讀取控制信號(hào)且輸入來(lái)自存儲(chǔ)器的作為讀取操作的結(jié)果的讀取數(shù)據(jù)。然后DMA讀取引擎602經(jīng)由SATA裝置仿真器將此數(shù)據(jù)輸出到存儲(chǔ)媒體。AHCI寄存器603由主機(jī)寄存器及端口寄存器兩者組成。主機(jī)寄存器及端口寄存器由主機(jī)用來(lái)響應(yīng)于輸入存儲(chǔ)器寫入控制信號(hào)而存儲(chǔ)控制及配置命令數(shù)據(jù)?？刂萍芭渲妹顢?shù)據(jù)用于配置及控制PCIe大容量存儲(chǔ)裝置的操作。所述主機(jī)寄存器可為在PCI總線架構(gòu)中所界定的標(biāo)準(zhǔn)PCIe寄存器。所述端口寄存器可用于裝置的主機(jī)控制。兩種寄存器皆由 PCI配置空間寄存器的AHCI基址寄存器(BAR5)鏈接。主機(jī)通過(guò)產(chǎn)生到PCIe大容量存儲(chǔ)裝置端口地址的存儲(chǔ)器讀取/寫入信號(hào)來(lái)存取所述寄存器。類似地，來(lái)自寄存器603的PCIe大容量存儲(chǔ)裝置狀態(tài)數(shù)據(jù)可由主機(jī)系統(tǒng)存儲(chǔ)器通過(guò)讀取信號(hào)的產(chǎn)生來(lái)存取。AHCI HBA仿真器510使用系統(tǒng)存儲(chǔ)器的區(qū)域在所接收的幀信息結(jié)構(gòu)(FIS)上傳遞信息。用于FIS的此存儲(chǔ)器系統(tǒng)布局圖解說(shuō)明于圖7中。圖7顯示當(dāng)從媒體接收到DMA設(shè)置FIS時(shí)，AHCI HBA仿真器510將其拷貝到此布局的DFIS區(qū)域701。當(dāng)PIO設(shè)置FIS從媒體到達(dá)時(shí)，AHCI HBA仿真器510將其拷貝到所述布局的PSFIS區(qū)域702。當(dāng)從媒體接收到D2H(裝置/HBA)寄存器FIS時(shí)，AHCI HBA仿真器 510將其拷貝到所述布局的RFIS區(qū)域703。當(dāng)從媒體接收到設(shè)定裝置FIS時(shí)，AHCI HBA仿真器510將其拷貝到所述布局的SDBFIS區(qū)域704。圖7的存儲(chǔ)器布局還包括用于未知的 FIS的存儲(chǔ)器的區(qū)域。當(dāng)從媒體接收到未知的FIS時(shí)，AHCI HBA仿真器510將其拷貝到所述布局的UFIS區(qū)域705。沿圖7的存儲(chǔ)器布局的側(cè)的十六進(jìn)制地址是僅出于圖解說(shuō)明的目的。不需要FIS 結(jié)構(gòu)的每一區(qū)域?yàn)槿我馓囟ù笮∏乙虼瞬恍枰渲概捎腥我活A(yù)定的地址空間。PCIe大容量存儲(chǔ)裝置仿真HBA的圖7的存儲(chǔ)器布局以使得其可將所述信息傳遞到主機(jī)系統(tǒng)。圖5的SATA裝置仿真器可產(chǎn)生用于圖5的AHCI HBA仿真器塊的這些數(shù)據(jù)結(jié)構(gòu)。所述仿真器塊還包括主機(jī)系統(tǒng)FIFO、主機(jī)地址指針及主機(jī)數(shù)據(jù)流控制邏輯。圖8圖解說(shuō)明用于PCIe大容量存儲(chǔ)裝置與主機(jī)之間的通信的方法的一個(gè)實(shí)施例的流程圖。當(dāng)所述PCIe大容量存儲(chǔ)裝置經(jīng)由PCIe鏈路連接到主機(jī)時(shí)，向所述大容量存儲(chǔ)裝置施加電力且其被初始化。在初始化期間，所述大容量存儲(chǔ)裝置向所述主機(jī)發(fā)送命令，所述命令指示所述主機(jī)將所述裝置視為一般大容量存儲(chǔ)裝置801。然后所述主機(jī)使用PCIe格式命令及AHCI協(xié)議經(jīng)由所述PCIe鏈路向所述大容量存儲(chǔ)裝置發(fā)送命令803。如先前所描述，所述主機(jī)可向所述PCIe大容量存儲(chǔ)裝置的配置寄存器發(fā)送配置命令以對(duì)其進(jìn)行設(shè)置以用于操作且從所述寄存器檢索關(guān)于所述大容量存儲(chǔ)裝置的操作狀態(tài)的狀態(tài)數(shù)據(jù)。AHCI HBA仿真器將呈PCIe格式的AHCI協(xié)議變換為SATA格式且反之亦然804。所述PCIe大容量存儲(chǔ)裝置以PCIe格式命令及數(shù)據(jù)來(lái)響應(yīng)于所述主機(jī)命令805。結(jié)論總來(lái)說(shuō)的，PCIe大容量存儲(chǔ)裝置的一個(gè)或一個(gè)以上實(shí)施例利用可用于大多數(shù)操作系統(tǒng)(例如，窗口(WINDOWS)及麥金托什OSX (MACINTOSH OSX))的現(xiàn)有軟件堆棧以使用 SATA大容量存儲(chǔ)裝置標(biāo)準(zhǔn)經(jīng)由PCIe鏈路與大容量存儲(chǔ)裝置通信。PCIe大容量存儲(chǔ)裝置可仿真SATA HBA且與主機(jī)通信如同其是實(shí)際SATA大容量存儲(chǔ)裝置。本實(shí)施例可使用SATA III>PCIe II以及其它接口技術(shù)。盡管本文已圖解說(shuō)明并描述了具體實(shí)施例，但所屬領(lǐng)域的技術(shù)人員將了解任何旨在實(shí)現(xiàn)相同目的的配置可替代所示的具體實(shí)施例。所屬領(lǐng)域的技術(shù)人員將明了本發(fā)明的許多修改。因此，此申請(qǐng)案打算涵蓋本發(fā)明的任何修改或變化。明確打算本發(fā)明僅由以上權(quán)利要求書及其等效內(nèi)容限定。
權(quán)利要求
1.一種大容量存儲(chǔ)裝置，其包含主機(jī)總線適配器，其經(jīng)配置以經(jīng)由PCIe鏈路仿真SATA裝置；及SATA存儲(chǔ)裝置，其耦合到所述主機(jī)總線適配器，經(jīng)配置以響應(yīng)于來(lái)自所述主機(jī)總線適配器的SATA命令。
2.根據(jù)權(quán)利要求1所述的裝置，其中所述SATA存儲(chǔ)裝置為固態(tài)驅(qū)動(dòng)器、光學(xué)驅(qū)動(dòng)器或磁盤驅(qū)動(dòng)器中的一者，且所述固態(tài)驅(qū)動(dòng)器由快閃存儲(chǔ)器、MRAM或3D存儲(chǔ)器中的一者組成。
3.根據(jù)權(quán)利要求1所述的裝置，其中所述主機(jī)總線適配器包含先進(jìn)主機(jī)控制接口 (AHCI)主機(jī)總線適配器(HBA)仿真器。
4.根據(jù)權(quán)利要求3所述的裝置，其中所述AHCIHBA仿真器包含硬件接口，所述硬件接口經(jīng)配置以將主機(jī)系統(tǒng)軟件與所述SATA存儲(chǔ)裝置介接。
5.根據(jù)權(quán)利要求1所述的裝置，其中所述主機(jī)總線適配器包含PCIe物理層，其經(jīng)配置以將所述大容量存儲(chǔ)裝置介接到所述PCIe鏈路；PCIe核心，其耦合到所述PCIe物理層，經(jīng)配置以對(duì)PCIe包進(jìn)行編碼/解碼；PCIe/AHCI橋接器，其耦合到所述PCIe核心，經(jīng)配置以將PCIe數(shù)據(jù)翻譯為SATA格式數(shù)據(jù)且將SATA格式數(shù)據(jù)翻譯為PCIe數(shù)據(jù)；AHCI引擎，其耦合到所述PCIe/AHCI橋接器，經(jīng)配置以充當(dāng)主機(jī)存儲(chǔ)器與所述PCIe大容量存儲(chǔ)裝置之間的總線主控器；及SATA裝置，其耦合到所述AHCI引擎，經(jīng)配置以為所述PCIe大容量存儲(chǔ)裝置提供SATA 仿真。
6.根據(jù)權(quán)利要求5所述的裝置，其中所述PCIe物理層經(jīng)配置以將PCIe數(shù)據(jù)從PCIe鏈路數(shù)據(jù)速率降頻轉(zhuǎn)換到用于所述PCIe大容量存儲(chǔ)裝置的較低數(shù)據(jù)速率，且將SATA數(shù)據(jù)從所述較低數(shù)據(jù)速率升頻轉(zhuǎn)換到所述PCIe鏈路數(shù)據(jù)速率。
7.根據(jù)權(quán)利要求5所述的裝置，其中所述AHCI引擎執(zhí)行所述主機(jī)存儲(chǔ)器與所述PCIe 大容量存儲(chǔ)裝置之間的直接存儲(chǔ)器存取操作。
8.根據(jù)權(quán)利要求5所述的裝置，其中所述PCIe物理層經(jīng)配置以將模擬PCIe信號(hào)轉(zhuǎn)換為數(shù)字SATA信號(hào)，且所述PCIe物理層進(jìn)一步經(jīng)配置以將數(shù)字SATA信號(hào)轉(zhuǎn)換為模擬PCIe 信號(hào)。
9.根據(jù)權(quán)利要求5所述的裝置，其中所述PCIe物理層進(jìn)一步包含用于臨時(shí)存儲(chǔ)傳入及傳出數(shù)據(jù)的緩沖器。
10.根據(jù)權(quán)利要求5所述的裝置，其中所述AHCI引擎包含直接存儲(chǔ)器存取寫入引擎，其經(jīng)配置以執(zhí)行到主機(jī)存儲(chǔ)器的直接存儲(chǔ)器存取寫入操作；直接存儲(chǔ)器存取讀取引擎，其經(jīng)配置以執(zhí)行從所述主機(jī)存儲(chǔ)器的直接存儲(chǔ)器存取讀取操作；及若干AHCI寄存器，其配置并控制所述PCIe大容量存儲(chǔ)裝置。
11.根據(jù)權(quán)利要求5所述的裝置，其中所述PCIe/AHCI橋接器、所述AHCI引擎及所述 SATA裝置組成AHCI裝置控制器，所述AHCI裝置控制器提供主機(jī)存儲(chǔ)器與存儲(chǔ)媒體之間的數(shù)據(jù)移動(dòng)。
12.一種用于操作PCIe大容量存儲(chǔ)裝置的方法，所述方法包含向主機(jī)指示所述PCIe大容量存儲(chǔ)裝置為SATA主機(jī)總線適配器； 接收呈SATA格式的通信；及仿真所述SATA格式。
13.根據(jù)權(quán)利要求12所述的方法，其中向所述主機(jī)指示所述PCIe大容量存儲(chǔ)裝置為 SATA主機(jī)總線適配器包含向所述主機(jī)指示經(jīng)由PCIe接口耦合到所述主機(jī)的PCIe大容量存儲(chǔ)裝置為SATA主機(jī)總線適配器。
14.根據(jù)權(quán)利要求12所述的方法，且其進(jìn)一步包含接收所述PCIe大容量存儲(chǔ)裝置中的配置寄存器中的配置數(shù)據(jù)，所述配置數(shù)據(jù)呈SATA格式。
15.根據(jù)權(quán)利要求12所述的方法，且其進(jìn)一步包含以SATA格式發(fā)射關(guān)于所述PCIe大容量存儲(chǔ)裝置的操作狀態(tài)的狀態(tài)數(shù)據(jù)。
16.一種PCIe大容量存儲(chǔ)系統(tǒng)，其包含 主機(jī)系統(tǒng)，其經(jīng)配置以控制所述大容量存儲(chǔ)系統(tǒng)的操作；及PCIe大容量存儲(chǔ)裝置，其經(jīng)由PCIe接口耦合到所述主機(jī)系統(tǒng)，所述大容量存儲(chǔ)裝置包含主機(jī)總線適配器，其經(jīng)配置以借助所述主機(jī)系統(tǒng)仿真SATA裝置；及 SATA大容量存儲(chǔ)裝置，其耦合到所述主機(jī)總線適配器且其經(jīng)配置以響應(yīng)于來(lái)自所述主機(jī)系統(tǒng)的SATA命令。
17.根據(jù)權(quán)利要求16所述的系統(tǒng)，其中所述主機(jī)系統(tǒng)包含經(jīng)配置為以SATA格式進(jìn)行通信的軟件。
18.根據(jù)權(quán)利要求16所述的系統(tǒng)，其中所述主機(jī)系統(tǒng)為具有PCIe鏈路電路的計(jì)算機(jī)， 且所述計(jì)算機(jī)包含具有經(jīng)由所述PCIe接口與SATA大容量存儲(chǔ)裝置通信的能力的操作系統(tǒng)。
19.根據(jù)權(quán)利要求16所述的系統(tǒng)，其中所述PCIe大容量存儲(chǔ)裝置在無(wú)PCIe/SATA橋接器的情況下耦合到所述主機(jī)系統(tǒng)。
全文摘要
本發(fā)明揭示一種大容量存儲(chǔ)裝置、系統(tǒng)及用于操作大容量存儲(chǔ)裝置的方法。在一個(gè)此種大容量存儲(chǔ)裝置中，主機(jī)總線適配器經(jīng)由與主機(jī)系統(tǒng)的PCIe接口仿真SATA大容量存儲(chǔ)裝置。所述主機(jī)系統(tǒng)借助PCIe大容量存儲(chǔ)裝置以就像與SATA大容量存儲(chǔ)裝置通信的相同格式產(chǎn)生命令。所述PCIe大容量存儲(chǔ)裝置以相同SATA格式做出響應(yīng)。
文檔編號(hào)G06F13/14GK102160044SQ200980137046
公開日2011年8月17日 申請(qǐng)日期2009年9月2日 優(yōu)先權(quán)日2008年9月22日
發(fā)明者邁赫迪·阿斯納阿沙里 申請(qǐng)人:美光科技公司