專(zhuān)利名稱：響應(yīng)于外部地址來(lái)替代有缺陷存儲(chǔ)器塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般來(lái)說(shuō)涉及存儲(chǔ)器裝置，且特定來(lái)說(shuō)本發(fā)明涉及響應(yīng)于外部地址來(lái)替代有缺陷存儲(chǔ)器塊。
背景技術(shù)：
通常提供存儲(chǔ)器裝置作為計(jì)算機(jī)或其它電子裝置中的內(nèi)部半導(dǎo)體集成電路。存在許多不同類(lèi)型的存儲(chǔ)器，包括隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)及快閃存儲(chǔ)器?？扉W存儲(chǔ)器裝置已發(fā)展成用于廣泛電子應(yīng)用的非易失性存儲(chǔ)器的普遍來(lái)源?？扉W存儲(chǔ)器裝置通常使用允許高存儲(chǔ)器密度、高可靠性及低功率消耗的單晶體管存儲(chǔ)器單元。 通過(guò)編程電荷存儲(chǔ)節(jié)點(diǎn)(例如，陷獲層)或其它物理現(xiàn)象(有時(shí)稱作寫(xiě)入)，所述單元的閾值電壓的改變確定每一單元的數(shù)據(jù)值。快閃存儲(chǔ)器的常見(jiàn)用途包含個(gè)人計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、數(shù)碼相機(jī)、數(shù)字媒體播放器、蜂窩式電話及可抽換式存儲(chǔ)器模塊。NAND快閃存儲(chǔ)器裝置為常見(jiàn)類(lèi)型的快閃存儲(chǔ)器裝置，如此稱謂是針對(duì)布置基本存儲(chǔ)器單元配置的邏輯形式而言。通常，NAND快閃存儲(chǔ)器裝置的存儲(chǔ)器單元陣列經(jīng)布置使得所述陣列的一行中的每一存儲(chǔ)器單元的控制柵極連接在一起以形成存取線，例如，字線。所述陣列的列包括在一對(duì)選擇線(源極選擇線與漏極選擇線)之間從源極到漏極串聯(lián)連接在一起的存儲(chǔ)器單元串(經(jīng)常稱作NAND串)。所述源極選擇線包括在NAND串與所述源極選擇線之間的每一交叉點(diǎn)處的源極選擇柵極，且所述漏極選擇線包括在NAND串與所述漏極選擇線之間的每一交叉點(diǎn)處的漏極選擇柵極。所述選擇柵極通常為場(chǎng)效應(yīng)晶體管。每一源極選擇柵極連接到源極線，而每一漏極選擇柵極連接到數(shù)據(jù)線，例如，列位線。行解碼器通過(guò)選擇連接到存儲(chǔ)器單元的控制柵極的字線激活一行存儲(chǔ)器單元來(lái)存取存儲(chǔ)器陣列。另外，驅(qū)動(dòng)連接到每一串的未選存儲(chǔ)器單元的控制柵極的字線以將每一串的未選存儲(chǔ)器單元作為傳送晶體管來(lái)操作，使得所述未選存儲(chǔ)器單元以不受其所存儲(chǔ)的數(shù)據(jù)值限制的方式使電流通過(guò)。接著，電流經(jīng)由對(duì)應(yīng)選擇柵極穿過(guò)每一 NAND串從列位線流動(dòng)到源極線，此僅由每一串的選定存儲(chǔ)器單元限制。此將選定存儲(chǔ)器單元行的當(dāng)前經(jīng)編碼數(shù)據(jù)值放置于列位線上。存儲(chǔ)器裝置通常放置成經(jīng)由輸入/輸出接口與控制器(例如處理器、主機(jī)控制器或其它外部主機(jī)裝置)通信(例如)以形成電子系統(tǒng)的部分。所述存儲(chǔ)器裝置從控制器接收控制信號(hào)、命令信號(hào)(有時(shí)稱作命令)、地址信號(hào)(有時(shí)稱作地址)及數(shù)據(jù)信號(hào)(有時(shí)稱作數(shù)據(jù))并向控制器輸出數(shù)據(jù)。缺陷可發(fā)生在制造具有存儲(chǔ)器單元行及存儲(chǔ)器單元列的存儲(chǔ)器陣列期間，從而導(dǎo)致有缺陷行或有缺陷列。通常通過(guò)將選擇性地替代有缺陷元件的冗余元件并入存儲(chǔ)器中來(lái)解決此問(wèn)題。冗余行是在快閃存儲(chǔ)器中用以替代有缺陷主要行的冗余元件的常見(jiàn)形式。舉例來(lái)說(shuō)，對(duì)于NAND快閃存儲(chǔ)器陣列，冗余行的塊(通常稱作冗余塊)替代主要行的有缺陷塊(通常稱作主要塊)。
冗余塊通常位于存儲(chǔ)器陣列中不同于主要塊的部分中。一般來(lái)說(shuō)，冗余電路用于將指向有缺陷主要塊的存取請(qǐng)求選擇性地路由到位于所述陣列的不同位置中的冗余塊。一些存儲(chǔ)器裝置(包括一些快閃存儲(chǔ)器裝置)利用非易失性寄存器來(lái)存儲(chǔ)經(jīng)指定而被替代的主要塊的地址。將來(lái)自主機(jī)控制器的地址請(qǐng)求與存儲(chǔ)于存儲(chǔ)器裝置處的寄存器中的有缺陷主要塊的地址進(jìn)行比較，例如，通過(guò)冗余電路。如果地址請(qǐng)求匹配存儲(chǔ)于寄存器中的有缺陷主要塊的地址，那么冗余電路將所述存取請(qǐng)求指向到或映射到冗余塊而非所述有缺陷主要塊。用冗余塊替代有缺陷主要塊的過(guò)程對(duì)主機(jī)控制器通常為透明的，在于主機(jī)控制器不知曉其發(fā)送到存儲(chǔ)器裝置的地址是有缺陷塊的地址。也就是說(shuō)，主機(jī)控制器認(rèn)為其正在存取存儲(chǔ)器陣列中對(duì)應(yīng)于主機(jī)控制器發(fā)送到存儲(chǔ)器裝置的地址的位置(有缺陷塊的位置) 處的存儲(chǔ)器塊。相反，主機(jī)控制器正在存取位于陣列內(nèi)的不同位置處的冗余塊。當(dāng)將電壓施加到字線時(shí)通常存在沿所述字線的長(zhǎng)度的電壓延遲，此歸因于電阻性及電容性效應(yīng)(通常稱作RC延遲)。所述RC延遲隨距字線的施加有所述電壓的端(例如， 距最接近于行解碼器的端)的距離的增加而增加。此外，通常存在沿位線的電壓延遲，其中所述延遲隨沿位線與讀出放大器的距離的增加而增加。在一些情況下，主機(jī)控制器可經(jīng)編程以補(bǔ)償在存儲(chǔ)器單元處由于所述存儲(chǔ)器單元距行解碼器及/或讀出放大器的距離所致的電壓延遲。然而，如果含有正被補(bǔ)償?shù)拇鎯?chǔ)器單元的塊是地址被映射到位于陣列中的不同位置處的冗余塊的有缺陷塊，那么可能出現(xiàn)問(wèn)題。這是因?yàn)橹鳈C(jī)控制器經(jīng)編程以基于陣列內(nèi)的有缺陷存儲(chǔ)器塊的位置而非基于冗余塊的位置來(lái)補(bǔ)償延遲。也就是說(shuō)，將所述補(bǔ)償施加到冗余塊中的存儲(chǔ)器單元仿佛使其位于有缺陷塊的位置處。出于上述原因，且出于所屬領(lǐng)域的技術(shù)人員在閱讀且理解本說(shuō)明書(shū)之后將明了的下述其它原因，在此項(xiàng)技術(shù)中需要替代冗余方案。


圖1是根據(jù)本發(fā)明實(shí)施例的電子系統(tǒng)的實(shí)施例的簡(jiǎn)化框圖。圖2圖解說(shuō)明根據(jù)本發(fā)明另一實(shí)施例的存儲(chǔ)器陣列的實(shí)施例。圖3圖解說(shuō)明現(xiàn)有技術(shù)的存儲(chǔ)器陣列。
具體實(shí)施例方式在以下詳細(xì)說(shuō)明中，參考形成本文一部分的附圖，且附圖中以圖解說(shuō)明的方式展示其中可實(shí)踐本發(fā)明的特定實(shí)施例。圖式中，所有數(shù)個(gè)視圖中相似編號(hào)描述大致類(lèi)似的組件。充分詳細(xì)地描述這些實(shí)施例旨在使所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明?？衫闷渌鼘?shí)施例且可在不背離本發(fā)明的范圍的前提下對(duì)本發(fā)明作出結(jié)構(gòu)、邏輯及電方面的改變。因此，以下詳細(xì)說(shuō)明不應(yīng)以限定意義理解，且本發(fā)明的范圍僅由所附權(quán)利要求及其等效物界定。圖1是根據(jù)一實(shí)施例耦合到控制器130作為電子系統(tǒng)(例如個(gè)人數(shù)字助理(PDA)、 數(shù)碼相機(jī)、數(shù)字媒體播放器、蜂窩式電話等等)的一部分的NAND快閃存儲(chǔ)器裝置100的簡(jiǎn)化框圖?？刂破?30可為處理器、存儲(chǔ)器控制器或其它外部主機(jī)裝置。存儲(chǔ)器裝置100包括布置成若干行及若干列的存儲(chǔ)器單元陣列104。提供行解碼器108及列解碼器110以解碼地址信號(hào)。接收并解碼地址信號(hào)以存取存儲(chǔ)器陣列104。存儲(chǔ)器裝置100還包括輸入/輸出(I/O)控制電路112以管理命令、地址及數(shù)據(jù)到存儲(chǔ)器裝置100的輸入以及數(shù)據(jù)及狀態(tài)信息從存儲(chǔ)器裝置100的輸出。對(duì)于一個(gè)實(shí)施例，控制電路112經(jīng)配置以管理存儲(chǔ)器陣列104的一個(gè)或一個(gè)以上有缺陷存儲(chǔ)器單元塊(例如， 含有一個(gè)或一個(gè)以上有缺陷存儲(chǔ)器單元行)的地址到控制器130的輸出。地址寄存器114耦合于I/O控制電路112與行解碼器108及列解碼器110之間以在解碼之前鎖存地址信號(hào)。命令寄存器1 耦合于I/O控制電路112與控制邏輯116之間以鎖存?zhèn)魅朊睢？刂七壿?16響應(yīng)于所述命令來(lái)控制對(duì)存儲(chǔ)器陣列104的存取且為控制器130產(chǎn)生狀態(tài)信息?？刂七壿?16耦合到行解碼器108及列解碼器110以響應(yīng)于所述地址來(lái)控制行解碼器108及列解碼器110?？刂七壿?16還耦合到高速緩沖存儲(chǔ)器寄存器118。高速緩沖存儲(chǔ)器寄存器118 如控制邏輯116引導(dǎo)而鎖存數(shù)據(jù)(傳入或傳出)以在存儲(chǔ)器陣列104正忙于分別寫(xiě)入或讀取其它數(shù)據(jù)時(shí)暫時(shí)存儲(chǔ)數(shù)據(jù)。在寫(xiě)入操作期間，將數(shù)據(jù)從高速緩沖存儲(chǔ)器寄存器118傳遞到數(shù)據(jù)寄存器120以供傳送到存儲(chǔ)器陣列104 ；接著，將新的數(shù)據(jù)從I/O控制電路112鎖存于高速緩沖存儲(chǔ)器寄存器118中。在讀取操作期間，將數(shù)據(jù)從高速緩沖存儲(chǔ)器寄存器118 傳遞到I/O控制電路112以供輸出到控制器130 ；接著，將新的數(shù)據(jù)從數(shù)據(jù)寄存器120傳遞到高速緩沖存儲(chǔ)器寄存器118。狀態(tài)寄存器122耦合于I/O控制電路112與控制邏輯116 之間以鎖存狀態(tài)信息以供輸出到控制器130。 存儲(chǔ)器裝置100在控制邏輯116處經(jīng)由控制鏈路132從控制器130接收控制信號(hào)。 所述控制信號(hào)可包括至少芯片啟用CE#、命令鎖存啟用CLE、地址鎖存啟用ALE及寫(xiě)入啟用 WE#0存儲(chǔ)器裝置100經(jīng)由多路復(fù)用輸入/輸出(I/O)鏈路134(有時(shí)稱作I/O總線)從控制器130接收命令信號(hào)(有時(shí)稱作命令)、地址信號(hào)(有時(shí)稱作地址)及數(shù)據(jù)信號(hào)(有時(shí)稱作數(shù)據(jù))且經(jīng)由I/O鏈路134將數(shù)據(jù)輸出到控制器130。具體來(lái)說(shuō)，在I/O控制電路112處經(jīng)由I/O鏈路134的輸入/輸出(I/O)引腳[7:0] 接收命令且將所述命令寫(xiě)入到命令寄存器124中。在I/O控制電路112處經(jīng)由總線134的輸入/輸出(I/O)引腳[7:0]接收地址且將所述地址寫(xiě)入到地址寄存器114中。在I/O控制電路112處經(jīng)由針對(duì)8位裝置的輸入/輸出(I/O)引腳[7:0]或針對(duì)16位裝置的輸入/ 輸出(I/O)引腳[15:0]接收數(shù)據(jù)且將所述數(shù)據(jù)寫(xiě)入到高速緩沖存儲(chǔ)器寄存器118中。隨后將所述數(shù)據(jù)寫(xiě)入到數(shù)據(jù)寄存器120中以用于編程存儲(chǔ)器陣列104。對(duì)于另一實(shí)施例，可省略高速緩沖存儲(chǔ)器寄存器118，且將數(shù)據(jù)直接寫(xiě)入到數(shù)據(jù)寄存器120中。還經(jīng)由針對(duì)8位裝置的輸入/輸出(I/O)引腳[7:0]或針對(duì)16位裝置的輸入/輸出(I/O)引腳[15:0]輸出數(shù)據(jù)。對(duì)于一個(gè)實(shí)施例，有缺陷塊地址寄存器140耦合于I/O控制電路112與控制邏輯 116之間。有缺陷塊地址寄存器140經(jīng)配置以存儲(chǔ)存儲(chǔ)器陣列104的一個(gè)或一個(gè)以上有缺陷存儲(chǔ)器單元塊(例如，其分別具有一個(gè)或一個(gè)以上有缺陷存儲(chǔ)器單元行)的地址。在操作期間，有缺陷塊地址寄存器140鎖存所述一個(gè)或一個(gè)以上有缺陷塊的地址(例如，至少部分地響應(yīng)于接收到從控制邏輯116到I/O控制電路112的信號(hào))以供隨后經(jīng)由輸入/輸出 (I/O)鏈路134輸出到控制器130。對(duì)于一個(gè)實(shí)施例，至少部分地響應(yīng)于存儲(chǔ)器裝置100通電來(lái)將一個(gè)或一個(gè)以上有缺陷塊的地址輸出到控制器130。對(duì)于另一實(shí)施例，當(dāng)控制邏輯 116確定存儲(chǔ)器裝置通電時(shí)，控制邏輯116將信號(hào)發(fā)送到有缺陷塊地址寄存器140。所屬領(lǐng)域的技術(shù)人員將了解，可提供額外電路及控制信號(hào)，且已簡(jiǎn)化圖1的存儲(chǔ)器裝置以幫助集中于本發(fā)明。另外，盡管根據(jù)用于各種信號(hào)的接收及輸出的通俗慣例描述了特定I/O引腳，但注意可在各種實(shí)施例中使用I/O引腳的其它組合或數(shù)目。圖2圖解說(shuō)明根據(jù)一實(shí)施例的存儲(chǔ)器陣列104。存儲(chǔ)器陣列104包括具有順序的主要存儲(chǔ)器塊Zioc^lj 210N的主要存儲(chǔ)器陣列205及具有額外(例如，冗余)順序的存儲(chǔ)器塊210n+1到210n+1+p的額外(例如，冗余)陣列215，其中僅在主要塊中的一者或一者以上有缺陷時(shí)使用所述額外存儲(chǔ)器塊。主要存儲(chǔ)器塊210i到210n分別具有順序塊地址A0到An， 且額外順序存儲(chǔ)器塊210n+1到210n+1+p分別具有塊地址An+1到An+1+p。存儲(chǔ)器塊21(^到210n+1+p距存儲(chǔ)器陣列內(nèi)的參考位置的物理距離(例如在陣列的頂部處的塊210J隨其相應(yīng)地址A0到An+1+p從地址A0順序增加而順序地增加。舉例來(lái)說(shuō)， 塊地址越大，塊距塊21(^的距離便越大。舉例來(lái)說(shuō)，由于地址A3大于地址A2,因此存儲(chǔ)器塊 2103處于距存儲(chǔ)器塊21(^比存儲(chǔ)器塊2102大的距離處。換句話說(shuō)，順序地址Atl到An+1+p分別指定存儲(chǔ)器陣列內(nèi)的存儲(chǔ)器塊21(^到210n+1+p的順序次序，其以存儲(chǔ)器塊21(^的地址A0 開(kāi)始。在確定主要存儲(chǔ)器塊210中的一者或一者以上有缺陷(例如，具有一個(gè)或一個(gè)以上有缺陷行)的情況下，可將所述有缺陷塊的地址存儲(chǔ)于有缺陷塊地址寄存器140(圖1) 中。舉例來(lái)說(shuō)，當(dāng)確定分別具有地址^及^的主要塊2102及2105有缺陷時(shí)(例如，在存儲(chǔ)器裝置100的(例如)制造期間的測(cè)試期間)，將地址存儲(chǔ)于有缺陷塊地址寄存器 140中(例如，在存儲(chǔ)器裝置100的制造期間)。接著經(jīng)由輸入/輸出(I/O)控制電路112 及輸入/輸出(I/O)鏈路134將有缺陷的主要塊2102到2105的地址A2及A5發(fā)送到控制器130，例如在存儲(chǔ)器裝置100通電之后。對(duì)于一個(gè)實(shí)施例，控制器130可將有缺陷塊的地址存儲(chǔ)于(例如)可以可拆卸方式耦合到控制器130的易失性存儲(chǔ)器(例如，易失性寄存器)145中?？刂破?30可經(jīng)配置以將塊210的地址與存儲(chǔ)于易失性存儲(chǔ)器145中的有缺陷塊的地址進(jìn)行比較。舉例來(lái)說(shuō)，控制器130可將待發(fā)送到存儲(chǔ)器裝置100的地址與存儲(chǔ)于易失性存儲(chǔ)器145中的有缺陷塊的地址進(jìn)行比較。控制器130可進(jìn)一步經(jīng)配置以在待發(fā)送到存儲(chǔ)器控制器的地址匹配有缺陷塊的地址時(shí)用塊序列中跟在所述有缺陷塊后面的可用于替代所述有缺陷塊的緊接(例如，第一)無(wú)缺陷塊(例如，其先前尚未用作替代塊)的地址來(lái)替代待發(fā)送到存儲(chǔ)器裝置100的地址?？刂破?30還可經(jīng)配置以用塊序列中跟在繼有缺陷塊的地址之后的無(wú)缺陷塊后面的下一可用無(wú)缺陷塊的地址替代所述無(wú)缺陷塊的待發(fā)送到存儲(chǔ)器裝置100的地址中的每一者?？刂破骺捎涗浧湟烟娲牡刂芬允沟闷洳粐L試使用已用作替代的地址。對(duì)于一個(gè)實(shí)施例，當(dāng)控制器130遇到有缺陷塊的地址時(shí)，控制器130將所述地址遞增到塊序列中跟在所述有缺陷塊后面的緊接無(wú)缺陷塊的地址。舉例來(lái)說(shuō)，當(dāng)控制器130遇到有缺陷塊2102的地址A2時(shí)，控制器130將地址A2遞增1個(gè)地址而到無(wú)缺陷塊2103 (即塊序列中跟在有缺陷塊2102后面的第一可用無(wú)缺陷塊，如圖2中所展示)的地址A3,且將之后的地址A3遞增1個(gè)地址而到地址A4,即塊序列中可用于替代的下一無(wú)缺陷塊2104 (例如，其先前尚未用作替代塊)的地址。由于地址A5為有缺陷塊2105的地址，因此將地址A4遞增2 個(gè)地址而到無(wú)缺陷塊2106 (即塊序列中跟在有缺陷塊2105后面的下一可用無(wú)缺陷塊，例如， 其先前尚未用作替代塊)的地址A6。將地址A5遞增2個(gè)地址而到地址A7，即塊序列中跟在有缺陷塊2105后面的下一可用無(wú)缺陷塊2107 (例如，其先前尚未用作替代塊)的地址，(注意，塊2106并非塊序列的下一可用無(wú)缺陷塊，因?yàn)槠涮娲鷫K2104)。繼續(xù)遞增地址直到地址 Ah遞增2個(gè)地址而到無(wú)缺陷額外塊210n+1的地址AN+1，且地址An遞增2個(gè)地址而到無(wú)缺陷額外塊210n+2的地址A_。注意，主要陣列205的地址空間Α
擴(kuò)展到A
以容納有缺陷塊2102及2105。也就是說(shuō)，地址空間被上移有缺陷塊的地址的數(shù)目。在如以上所描述順序地遞增地址之后，控制器130將所述經(jīng)遞增的地址發(fā)送到存儲(chǔ)器裝置100。從有缺陷塊的地址遞增的地址可用于代替所述有缺陷塊而尋址塊序列中跟在所述有缺陷塊后面的緊接(例如，第一可用)無(wú)缺陷塊以使得所述緊接無(wú)缺陷塊替代所述有缺陷塊。舉例來(lái)說(shuō)，在將有缺陷塊2102的地址A2遞增到無(wú)缺陷塊2103的地址A3之后， 地址A3可用于代替有缺陷塊2102而尋址無(wú)缺陷塊2103，因此用無(wú)缺陷塊2103替代有缺陷塊 2102。此意味著控制器130指示存儲(chǔ)器裝置100代替有缺陷塊2102而存取無(wú)缺陷塊2103。為容納塊替代，順序地跟在有缺陷塊后面的無(wú)缺陷塊中的每一者由塊序列中的下一可用無(wú)缺陷塊替代。舉例來(lái)說(shuō)，在將無(wú)缺陷塊2103的地址A3遞增到無(wú)缺陷塊2104的地址A4之后，地址A4可用于代替無(wú)缺陷塊2103而尋址無(wú)缺陷塊2104，因此用無(wú)缺陷塊2104替代無(wú)缺陷塊2103。由于塊2105有缺陷，因此由無(wú)缺陷塊2106(即塊序列中的下一可用無(wú)缺陷塊)替代無(wú)缺陷塊2104，以使得可代替無(wú)缺陷塊2104而存取無(wú)缺陷塊2106。舉例來(lái)說(shuō)， 在將無(wú)缺陷塊2104的地址A4遞增到無(wú)缺陷塊2106的地址A6之后，地址A6可用于代替無(wú)缺陷塊2104而尋址無(wú)缺陷塊2106，因此用無(wú)缺陷塊2106替代無(wú)缺陷塊2104。類(lèi)似地，由無(wú)缺陷塊2107替代有缺陷塊2105，由無(wú)缺陷塊2108替代無(wú)缺陷塊2106，等等，直到由無(wú)缺陷額外塊210n+2替代無(wú)缺陷塊210n為止。注意，由塊序列中跟在有缺陷存儲(chǔ)器塊后面的下一可用無(wú)缺陷塊(例如，沿遠(yuǎn)離存儲(chǔ)器陣列中的參考?jí)K(例如具有地址序列中的第一地址的頂部塊)的方向)替代所述有缺陷塊的方案與常規(guī)冗余方案的不同在于替代塊更接近于其所替代的有缺陷塊。舉例來(lái)說(shuō)，在現(xiàn)有技術(shù)的常規(guī)冗余方案(展示于圖3中)中，響應(yīng)于控制器將地址A'5 發(fā)送到存儲(chǔ)器裝置100，主要陣列305中的有缺陷塊(例如，有缺陷塊3102及3105)分別由冗余陣列315的冗余塊32(^及320i替代。然而，有缺陷塊3102及3105距其替代塊320。及 320!比有缺陷塊2102及2105距其替代塊2103及2107(圖2)遠(yuǎn)。注意，對(duì)于一些存儲(chǔ)器裝置，控制器根據(jù)陣列內(nèi)的塊的位置校正沿?cái)?shù)據(jù)線(例如位線(例如，列線))的電壓延遲。此意味著，對(duì)于圖3的現(xiàn)有技術(shù)冗余方案，控制器將根據(jù)有缺陷塊3102及3105的相應(yīng)位置對(duì)冗余塊32(^及320i施加校正。然而，對(duì)于圖2的替代方案的實(shí)施例，控制器(對(duì)于一個(gè)實(shí)施例)將根據(jù)無(wú)缺陷塊2102及2105的相應(yīng)位置對(duì)無(wú)缺陷塊2103及2107施加校正，例如，通過(guò)將施加校正的信號(hào)發(fā)送到存儲(chǔ)器裝置100。預(yù)期替代塊距其所替代的有缺陷塊越遠(yuǎn)，施加到所述替代塊的電壓延遲校正的誤差便越大。由于無(wú)缺陷塊2103及2107到有缺陷塊2102及2105比冗余塊320。及32(^到有缺陷塊3102及3105更近，因此預(yù)期施加到無(wú)缺陷塊2103及2107的電壓延遲校正的誤差小于施加到冗余塊32(^及320i的電壓延遲校正的誤差。
9
對(duì)于另一實(shí)施例，由于控制器130知曉替代塊的位置，因此控制器130可根據(jù)所述塊的實(shí)際位置對(duì)那些塊施加電壓校正，例如通過(guò)將施加所述校正的信號(hào)發(fā)送到存儲(chǔ)器裝置 100。也就是說(shuō)，控制器可基于替代塊的實(shí)際位置對(duì)所述替代塊施加校正，而非對(duì)所述替代塊施加所述校正仿佛使所述替代塊位于其所替代的塊處。舉例來(lái)說(shuō)，可根據(jù)無(wú)缺陷塊2103 及2107的實(shí)際位置對(duì)無(wú)缺陷塊2103及2107施加校正，而非根據(jù)有缺陷塊2102及2105的相應(yīng)位置對(duì)無(wú)缺陷塊2103及2107施加校正。總結(jié)雖然本文已圖解說(shuō)明及描述特定實(shí)施例，但所屬領(lǐng)域的技術(shù)人員將了解，任何旨在實(shí)現(xiàn)相同目的的布置均可替代所展示的特定實(shí)施例。所屬領(lǐng)域的技術(shù)人員將明了所述實(shí)施例的許多修改。因此，本申請(qǐng)案打算涵蓋所述實(shí)施例的任何修改或變化形式。明確意圖是所述實(shí)施例僅由以上權(quán)利要求書(shū)及其等效物限定。
權(quán)利要求
1.一種操作存儲(chǔ)器裝置(100)的方法，其包含接收外部地址，所述外部地址代替所述存儲(chǔ)器裝置(100)的存儲(chǔ)器塊序列(210)中的有缺陷存儲(chǔ)器塊OiO2)而尋址所述存儲(chǔ)器塊序列中的無(wú)缺陷存儲(chǔ)器塊OlO3)以使得所述無(wú)缺陷存儲(chǔ)器塊OiO3)替代所述有缺陷存儲(chǔ)器塊OlO2)；其中所述無(wú)缺陷存儲(chǔ)器塊OiO3)為所述存儲(chǔ)器塊序列OlO)中跟在所述有缺陷存儲(chǔ)器塊(2102)后面的可用于替代所述有缺陷存儲(chǔ)器塊OlO2)的緊接無(wú)缺陷存儲(chǔ)器塊。
2.根據(jù)權(quán)利要求1所述的方法，其中替代有缺陷存儲(chǔ)器塊OlO2)的所述緊接無(wú)缺陷存儲(chǔ)器塊OiO3)為所述存儲(chǔ)器塊序列OlO)中跟在所述有缺陷存儲(chǔ)器塊OlO2)后面的可用于替代所述有缺陷存儲(chǔ)器塊OiO2)的第一無(wú)缺陷存儲(chǔ)器塊010)。
3.根據(jù)權(quán)利要求1及2中任一權(quán)利要求所述的方法，其中從控制器(130)接收尋址所述無(wú)缺陷存儲(chǔ)器塊OiO3)的所述外部地址，且所述方法進(jìn)一步包含在從所述控制器 (130)接收到尋址所述無(wú)缺陷存儲(chǔ)器塊OlO3)的所述外部地址之前將所述有缺陷存儲(chǔ)器塊(2102)的地址發(fā)送到所述控制器(130)。
4.根據(jù)權(quán)利要求3所述的方法，其中通過(guò)將所述有缺陷存儲(chǔ)器塊QlO2)的所述地址遞增到所述無(wú)缺陷存儲(chǔ)器塊OlO3)的地址而獲得尋址所述無(wú)缺陷存儲(chǔ)器塊OlO3)的所述外部地址。
5.根據(jù)權(quán)利要求3所述的方法，其中在所述存儲(chǔ)器裝置(100)通電之后即刻發(fā)生將所述有缺陷存儲(chǔ)器塊Oio2)的所述地址發(fā)送到所述控制器(130)。
6.根據(jù)權(quán)利要求3所述的方法，其中將所述有缺陷存儲(chǔ)器塊QlO2)的所述地址存儲(chǔ)于所述存儲(chǔ)器裝置(100)的寄存器(140)中。
7.根據(jù)權(quán)利要求1到6中任一權(quán)利要求所述的方法，其進(jìn)一步包含接收外部地址，所述外部地址代替所述緊接無(wú)缺陷存儲(chǔ)器塊OiO3)而尋址所述存儲(chǔ)器塊序列OlO)中的另一無(wú)缺陷存儲(chǔ)器塊OiO4)以使得所述另一無(wú)缺陷存儲(chǔ)器塊OlO4)替代所述緊接無(wú)缺陷存儲(chǔ)器塊OlO3)，其中所述另一無(wú)缺陷存儲(chǔ)器塊OiO4)為所述存儲(chǔ)器塊序列OlO)中跟在所述緊接無(wú)缺陷存儲(chǔ)器塊OiO3)后面的可用于替代所述緊接無(wú)缺陷存儲(chǔ)器塊OlO3)的下一無(wú)缺陷存儲(chǔ)器塊010)。
8.根據(jù)權(quán)利要求1到7中任一權(quán)利要求所述的方法，其進(jìn)一步包含根據(jù)替代所述有缺陷存儲(chǔ)器塊OiO2)的所述無(wú)缺陷存儲(chǔ)器塊OlO3)的實(shí)際位置對(duì)所述無(wú)缺陷存儲(chǔ)器塊(2103)施加電壓校正。
9.根據(jù)權(quán)利要求1到7中任一權(quán)利要求所述的方法，其進(jìn)一步包含根據(jù)所述有缺陷存儲(chǔ)器塊OiO2)的位置對(duì)替代所述有缺陷存儲(chǔ)器塊OlO2)的所述無(wú)缺陷存儲(chǔ)器塊OlO3)施加電壓校正。
10.一種電子系統(tǒng)，其包含 控制器(130)；存儲(chǔ)器裝置(100)；及輸入/輸出鏈路(134)，其耦合于所述控制器(130)與所述存儲(chǔ)器裝置(100)之間； 其中所述控制器(130)經(jīng)配置以執(zhí)行一方法，所述方法包含經(jīng)由所述輸入/輸出鏈路(134)從所述存儲(chǔ)器裝置(100)接收所述存儲(chǔ)器裝置(100) 的至少一個(gè)有缺陷存儲(chǔ)器單元塊OlO2)的地址；在所述控制器(130)處用所述存儲(chǔ)器裝置(100)的無(wú)缺陷存儲(chǔ)器單元塊OlO3)的地址來(lái)替代所述至少一個(gè)有缺陷存儲(chǔ)器單元塊OlO2)的所述地址；及經(jīng)由所述輸入/輸出鏈路(134)將所述無(wú)缺陷存儲(chǔ)器單元塊OlO3)的所述地址發(fā)送到所述存儲(chǔ)器裝置(100)以用于代替所述至少一個(gè)有缺陷塊OlO2)而尋址所述無(wú)缺陷塊 (2103)。
11.根據(jù)權(quán)利要求10所述的電子系統(tǒng)，其中所述存儲(chǔ)器裝置(100)進(jìn)一步包含經(jīng)配置以存儲(chǔ)所述至少一個(gè)有缺陷存儲(chǔ)器單元塊Oio2)的所述地址的寄存器(140)。
12.根據(jù)權(quán)利要求10到11中任一權(quán)利要求所述的電子系統(tǒng)，其中所述控制器(130)進(jìn)一步經(jīng)配置以在所述存儲(chǔ)器裝置(100)通電之后即刻從所述存儲(chǔ)器裝置(100)接收所述至少一個(gè)有缺陷存儲(chǔ)器單元塊OlO2)的所述地址。
13.根據(jù)權(quán)利要求10到12中任一權(quán)利要求所述的電子系統(tǒng)，其中所述無(wú)缺陷塊(2103) 為存儲(chǔ)器單元塊序列(210)中跟在所述至少一個(gè)有缺陷存儲(chǔ)器單元塊OlO2)后面的可用于替代所述至少一個(gè)有缺陷存儲(chǔ)器單元塊OlO2)的第一無(wú)缺陷存儲(chǔ)器單元塊。
14.根據(jù)權(quán)利要求10所述的電子系統(tǒng)，其中所述控制器(130)進(jìn)一步經(jīng)配置以在所述控制器(130)處用所述存儲(chǔ)器裝置(100)的另一無(wú)缺陷存儲(chǔ)器單元塊OlO4)的地址來(lái)替代既定用于尋址所述存儲(chǔ)器裝置(100)的所述無(wú)缺陷存儲(chǔ)器單元塊OlO3)的地址。
15.根據(jù)權(quán)利要求14所述的電子系統(tǒng)，其中所述無(wú)缺陷塊QlO3)為存儲(chǔ)器單元塊序列 (210)中跟在所述至少一個(gè)有缺陷存儲(chǔ)器單元塊OlO2)后面的可用于替代所述至少一個(gè)有缺陷存儲(chǔ)器單元塊OlO2)的第一無(wú)缺陷存儲(chǔ)器單元塊，且所述另一無(wú)缺陷塊OlO4)為所述存儲(chǔ)器單元塊序列中跟在第一無(wú)缺陷存儲(chǔ)器單元塊OlO3)后面的可用于替代所述第一無(wú)缺陷存儲(chǔ)器單元塊OlO3)的下一無(wú)缺陷存儲(chǔ)器單元塊。
16.根據(jù)權(quán)利要求15所述的電子系統(tǒng)，其中所述無(wú)缺陷塊QlO3)及所述至少一個(gè)有缺陷存儲(chǔ)器單元塊OlO2)為所述存儲(chǔ)器裝置(100)的主要存儲(chǔ)器陣列(20 的一部分，且所述另一無(wú)缺陷塊為所述存儲(chǔ)器裝置(100)的冗余存儲(chǔ)器陣列015)的一部分。
17.根據(jù)權(quán)利要求14所述的電子系統(tǒng)，其中所述控制器(130)進(jìn)一步經(jīng)配置以經(jīng)由所述輸入/輸出鏈路(134)將所述另一無(wú)缺陷存儲(chǔ)器單元塊OlO4)的所述地址發(fā)送到所述存儲(chǔ)器裝置(100)以用于代替所述無(wú)缺陷存儲(chǔ)器單元塊OlO3)而尋址所述另一無(wú)缺陷存儲(chǔ)器單元塊OlO4)。
18.根據(jù)權(quán)利要求10到17中任一權(quán)利要求所述的電子系統(tǒng)，其進(jìn)一步包含耦合到所述控制器以用于存儲(chǔ)在所述控制器(130)處接收的所述至少一個(gè)有缺陷存儲(chǔ)器單元塊(2103) 的所述地址的易失性存儲(chǔ)器(145)。
19.根據(jù)權(quán)利要求10到18中任一權(quán)利要求所述的電子系統(tǒng)，其中所述控制器(130)進(jìn)一步經(jīng)配置以根據(jù)所述無(wú)缺陷存儲(chǔ)器塊OlO3)的實(shí)際位置對(duì)所述無(wú)缺陷塊OlO3)施加電壓校正。
20.根據(jù)權(quán)利要求10到18中任一權(quán)利要求所述的電子系統(tǒng)，其中所述控制器(130)進(jìn)一步經(jīng)配置以根據(jù)所述至少一個(gè)有缺陷存儲(chǔ)器塊OlO2)的位置對(duì)所述無(wú)缺陷塊OlO3)施加電壓校正。
21.根據(jù)權(quán)利要求10所述的電子系統(tǒng)，其中當(dāng)待從所述控制器(130)發(fā)送到所述存儲(chǔ)器裝置(100)的地址序列中的地址匹配所述至少一個(gè)有缺陷存儲(chǔ)器單元塊OlO2)的所述地址時(shí)，發(fā)生在所述控制器(130)處用所述存儲(chǔ)器裝置(100)的所述無(wú)缺陷存儲(chǔ)器單元塊 (2103)的所述地址來(lái)替代所述至少一個(gè)有缺陷存儲(chǔ)器單元塊OlO2)的所述地址。
22.根據(jù)權(quán)利要求21所述的電子系統(tǒng)，其中在所述控制器(130)處用所述存儲(chǔ)器裝置 (100)的所述無(wú)缺陷存儲(chǔ)器單元塊OlO3)的所述地址來(lái)替代所述至少一個(gè)有缺陷存儲(chǔ)器單元塊OlO2)的所述地址包含當(dāng)所述待從所述控制器(130)發(fā)送到所述存儲(chǔ)器裝置(100) 的地址序列中的所述地址匹配所述至少一個(gè)有缺陷存儲(chǔ)器單元塊OlO2)的所述地址時(shí)，將所述至少一個(gè)有缺陷存儲(chǔ)器單元塊OlO2)的所述地址遞增到所述無(wú)缺陷塊OlO3)的所述地址。
23.根據(jù)權(quán)利要求22所述的電子系統(tǒng)，其中所述無(wú)缺陷塊QlO3)為第一無(wú)缺陷塊 (2103)且由所述控制器執(zhí)行的所述方法進(jìn)一步包含將所述地址序列中的既定用于尋址所述第一無(wú)缺陷塊OlO3)的地址遞增到存儲(chǔ)器單元塊序列OlO)中跟在所述第一無(wú)缺陷塊OlO3)后面的可用于替代所述第一無(wú)缺陷塊 (2103)的下一無(wú)缺陷存儲(chǔ)器單元塊OlO4)的地址；及經(jīng)由所述輸入/輸出鏈路(134)將所述下一無(wú)缺陷存儲(chǔ)器單元塊OlO4)的所述地址發(fā)送到所述存儲(chǔ)器裝置(100)以用于代替所述第一無(wú)缺陷塊OlO3)而尋址所述下一無(wú)缺陷塊(2IO4)。
全文摘要
本發(fā)明提供電子系統(tǒng)及操作存儲(chǔ)器裝置的方法。在一個(gè)此種實(shí)施例中，存儲(chǔ)器裝置(100)接收外部地址，所述外部地址代替所述存儲(chǔ)器裝置(100)的存儲(chǔ)器塊序列(210)中的有缺陷存儲(chǔ)器塊(2102)而尋址所述存儲(chǔ)器塊序列(210)中的無(wú)缺陷存儲(chǔ)器塊(2103)以使得所述無(wú)缺陷存儲(chǔ)器塊(2103)替代所述有缺陷存儲(chǔ)器塊(2102)。所述無(wú)缺陷存儲(chǔ)器塊(2103)為所述存儲(chǔ)器塊序列(210)中跟在所述有缺陷存儲(chǔ)器塊(2102)后面的可用于替代所述有缺陷存儲(chǔ)器塊(2102)的緊接無(wú)缺陷存儲(chǔ)器塊。
文檔編號(hào)G06F12/14GK102216913SQ200980146274
公開(kāi)日2011年10月12日 申請(qǐng)日期2009年11月12日 優(yōu)先權(quán)日2008年11月20日
發(fā)明者威廉·H·瑞德凱, 德隆·H·恩古耶, 維索·沙林 申請(qǐng)人:美光科技公司