專利名稱：針對視頻編解碼器的變換量化電路設計的制作方法
技術(shù)領域：
本發(fā)明涉及嵌入式領域，特別是一種針對視頻編解碼器的變換量化電路設計方案。
背景技術(shù)：
當今的便攜式數(shù)碼設備如高分辨率數(shù)碼相機、數(shù)字多媒體廣播、手機等漸漸融合 到一款設備中，同時這樣的設備支持多種媒體標準。如果為每種標準都準備各自的視頻編 解碼器芯片的話，成本和硬件開銷會很大。因此，在一款芯片中集中支持多種媒體將能顯著 的提高數(shù)字設備的集成度，降低成本和硬件開銷。

發(fā)明內(nèi)容
針對 JPEG、MPEG-1/2/4,H. 264,VC-I 標準，對于 4x4DCT 變換，公式如下
權(quán)利要求
1.一種針對視頻編解碼器的變換量化電路設計，其特征在于，包括如下部分1)整體結(jié)構(gòu)設計。2)TQE陣列設計。
2.如權(quán)利要求1所述的針對視頻編解碼器的變換量化電路設計，其特征在于所述步驟1)中整體結(jié)構(gòu)設計具體描述為整體結(jié)構(gòu)包括預重排、TQE陣列、后重排、緩存、控制/內(nèi)存仲裁器。本發(fā)明的1維變換 接受16個像素的輸入和16個像素的輸出。預重排接受每時鐘周期16個像素，完成變換，由于只是重排序，電路大小占用可以忽略。TQE陣列完成d^Z· 變換和量化，包括4個TQE子陣列，每個TQE子陣列每時鐘周期4個像素的處理速度。后重排從TQE陣列中，每時鐘周期取16個像素，處理完存入緩存塊中。緩存塊存儲64個中間結(jié)果ScuZi0，CllZu ,^1Zu,S0Z11。同時緩存塊也用作轉(zhuǎn)置緩存，存儲第一次1維DCT變換結(jié)果，轉(zhuǎn)置后提供給第二次ι維DCT變換，并在完成2維DCT變換后，調(diào)整輸出數(shù)據(jù)。緩存塊包含4個 4x48比特的雙通道SRAM?？刂?內(nèi)存仲裁器選擇完成變換的類別是虹4的DCT變換還是 8x8的DCT變換。
3.如權(quán)利要求1所述的針對視頻編解碼器的變換量化電路設計，其特征在于所述步驟2)中TQE陣列設計具體描述為TQE陣列包括4個并行的TQE子陣列。每個TQE子陣列包括8個加法器、7個乘法器、 7個符號轉(zhuǎn)換器和幾個必要的多路復用器。由于4x4矩陣可以通過令8x8矩陣中系數(shù)滿足 a = f = g = h，b = e = i，c = d=j來進行轉(zhuǎn)化。所以TQE子陣列能夠完成^4DCT和 8x8DCT 變換。
全文摘要
一種針對視頻編解碼器的變換量化電路設計，本電路設計同時支持JPEG、MPEG-1/2/4、H.264、VC-1標準；支持4x4DCT變換和8x8DCT變換；而且可以從使用者獲得變換參數(shù)，因而可以兼容以后的變換標準；對乘法器的共享機制可以縮小電路的規(guī)模。經(jīng)試驗，選取MPEG-4標準測試8x8DCT變換，處理1080HD圖像的8x8DCT變換的速率為每秒70幀；選取H.264標準測試4x4DCT變換，處理速率為每秒121幀。
文檔編號G06F17/14GK102148991SQ20101010583
公開日2011年8月10日 申請日期2010年2月4日 優(yōu)先權(quán)日2010年2月4日
發(fā)明者楊華嵐 申請人:成都市世嘉電子實業(yè)有限公司