專利名稱：一種rfid智能卡專用微控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微控制器領(lǐng)域，尤其涉及一種應(yīng)用于RFID智能卡的微控制器。
背景技術(shù)：
RFID 是Radio Frequency Identification 的縮寫，即射頻識別技術(shù)。RFID 射頻識 別是一種非接觸式的自動識別技術(shù)，它通過射頻信號自動識別目標(biāo)對象并獲取相關(guān)數(shù)據(jù)， 識別工作無須人工干預(yù)，可工作于各種惡劣環(huán)境。RFID技術(shù)可識別高速運動物體并可同時 識別多個標(biāo)簽，操作快捷方便。智能卡(Smart Card)是一種內(nèi)嵌有集成電路芯片的塑料卡的通稱。按所嵌的 芯片類型的不同，IC卡可分為三類存儲卡，邏輯加密卡，CPU卡，但只有CPU卡才算是 真正意義的智能卡。智能卡(CPU卡)內(nèi)的集成電路包括中央處理器(CPU)、可編程只讀 存儲器EEPR0M、隨機存儲器RAM和固化在只讀存儲器ROM中的卡內(nèi)操作系統(tǒng)C0S(Chip OperatingSystem)。一般采用集成有CPU、存儲器和外設(shè)的微控制器作為智能卡的總控制單兀。微控制器(MCU，Micro Control Unit)，是指隨著大規(guī)模集成電路的出現(xiàn)及其發(fā) 展，將計算機的CPU、RAM、ROM、定時數(shù)器和多種1/0接口集成在一片芯片上，形成芯片級的 計算機，為不同的應(yīng)用場合做不同組合控制。RFID智能卡是將RFID技術(shù)融入智能卡種，又稱為非接觸式智能卡。其特點在于 智能卡與讀卡設(shè)備無電路接觸，而是通過非接觸式的讀寫技術(shù)(RFID技術(shù))進行讀寫。RFID 智能卡芯片一般采用兼容MCS-51指令集的微控制器作為其總控制單元。但RFID智能卡芯 片對微控制器有十分苛刻的要求1.執(zhí)行效率高智能卡芯片性能的提高有賴于微控制器具有較高的指令執(zhí)行效2.運行功耗低以使由射頻接口感應(yīng)過來的電壓能夠供芯片正常工作3.擴展能力強以使智能卡內(nèi)部的加解密協(xié)處理器、隨機數(shù)發(fā)生器、數(shù)據(jù)收發(fā)器 等外設(shè)能掛載到微控制器總線上，4.芯片面積小智能卡芯片的產(chǎn)業(yè)化要求微控制器成本低，而成本的降低要求芯 片面積的減少小。而目前現(xiàn)有的眾多兼容MCS-51指令集的微控制器，通常不能滿足或不能全部滿 足上述RFID智能卡芯片對微控制器的苛刻要求。因此，現(xiàn)有的MCS-51兼容型微控制器的 難以直接應(yīng)用于RFID智能卡領(lǐng)域。

發(fā)明內(nèi)容
本發(fā)明針對現(xiàn)有MCS-51兼容型微控制器存在的不足，提供執(zhí)行效率高，運行功耗 低，擴展能力強，芯片面積小，能夠滿足RFID智能卡芯片對微控制器苛刻要求，可應(yīng)用于無 源RFID智能卡芯片領(lǐng)域的一種RFID智能卡專用微控制器。
本發(fā)明是這樣實現(xiàn)的一種RFID智能卡專用微控制器，包括由中央處理器(CPU) 和內(nèi)部外設(shè)構(gòu)成的內(nèi)部結(jié)構(gòu)，所述的中中央處理器主要包括狀態(tài)發(fā)生器、程序計數(shù)器、取指 令部件、指令譯碼器、算術(shù)邏輯單元和特殊功能寄存器；內(nèi)部外設(shè)是指集成在微控制器內(nèi)部 的外設(shè)，主要包括定時計數(shù)器和中斷控制器；取指令部件根據(jù)程序計數(shù)器提供的地址從程 序存儲器中取出指令并存入指令寄存器中，指令譯碼器根據(jù)狀態(tài)發(fā)生器產(chǎn)生的4種不同狀 態(tài)周期，對指令寄存器中的指令進行譯碼，譯碼之后從存儲器或特殊功能寄存器中取出操 作數(shù)，并控制算術(shù)邏輯單元對操作數(shù)進行相關(guān)的算術(shù)或邏輯運算，最后將運算的結(jié)果寫回 存儲器或特殊功能寄存器。本發(fā)明所述的RFID智能卡專用微控制器完全兼容MCS-51指令 集。所述的中央處理器采用不同于傳統(tǒng)Intel8051的全新體系結(jié)構(gòu)設(shè)計，其由狀態(tài)發(fā) 生器、程序計數(shù)器、取指令部件、指令譯碼器、算術(shù)邏輯單元和特殊功能寄存器構(gòu)成。中央處 理器是微控制器最核心的部分，其工作機理是根據(jù)各指令的功能控制微控制器的各功能部 件執(zhí)行指定的運算或操作。所述的狀態(tài)發(fā)生器由一個4進制計數(shù)器構(gòu)成，用于產(chǎn)生每個機器周期的四個狀態(tài) 周期時序S1、S2、S3、S4。其輸出端為整個微控制器系統(tǒng)提供狀態(tài)周期信號。所述的程序計數(shù)器為16位計數(shù)器，用于存放下一個指令周期待取指令的16位程 序存儲單元地址。根據(jù)PC中的指令地址，中央處理器從程序存儲器中取出將要執(zhí)行的指 令。程序按順序逐條執(zhí)行時，PC自動加1，以指向下一指令字節(jié)所在的地址。當(dāng)執(zhí)行跳轉(zhuǎn)或 調(diào)用指令時，PC值會跳轉(zhuǎn)到目標(biāo)地址，從而控制程序跳轉(zhuǎn)的相應(yīng)的位置。取指令部件13在指令執(zhí)行時，根據(jù)PC提供的指令地址，從程序存儲器中取出指令 并存放到指令寄存器中，供指令譯碼器譯碼和控制。指令譯碼器14是本發(fā)明中央處理器的核心部件，它的任務(wù)是控制取指令、譯指 令、執(zhí)行指令、存取操作數(shù)或運算結(jié)果等操作，并向其它功能部件發(fā)出各種微操作控制信 號，協(xié)調(diào)各個功能部件的工作。算術(shù)邏輯單元15用于實現(xiàn)8位數(shù)據(jù)的加、減、乘、除運算和與、或、異或、求反、移位 等操作。本發(fā)明采用模塊復(fù)用與操作碼復(fù)用技術(shù)，優(yōu)化算術(shù)邏輯單元系統(tǒng)結(jié)構(gòu)，以降低芯片 面積。特殊功能寄存器16與片內(nèi)數(shù)據(jù)存儲空間統(tǒng)一編址，它們離散的分布在OxSiTOxFF 的地址空間中，其中字節(jié)地址低三位為‘000’的寄存器具有位尋址功能。本發(fā)明的涉及的 特殊功能寄存器主要有累加器ACC，B寄存器，程序狀態(tài)字寄存器PSW，堆棧指針SP，數(shù)據(jù)指 針DPTRO，DPTRl，數(shù)據(jù)指針選擇寄存器DPS，頁地址寄存器MPAGE等。內(nèi)部外設(shè)是指集成在微控制器內(nèi)部的外設(shè)，主要由定時計數(shù)器和中斷控制器組 成，以實現(xiàn)定時計數(shù)功能和中斷控制功能。所述的定時計數(shù)器在本發(fā)明的微控制器內(nèi)部集成2個，是可編程的16位定時計數(shù) 器，可工作于定時模式或者外部計數(shù)模式。由于本發(fā)明的每個機器周期由4個時鐘周期組 成，因此定時計數(shù)器工作于定時模式時，其計數(shù)脈沖的來源也相應(yīng)為系統(tǒng)時鐘的4分頻信 號，而非傳統(tǒng)8051的12分頻信號。所述的中斷控制器所實現(xiàn) 的中斷系統(tǒng)，有4個中斷源和2個中斷優(yōu)先級，可實現(xiàn)2 級中斷服務(wù)嵌套。由于RFID中央處理器不需要在微控制器內(nèi)部集成串行口，因此本發(fā)明的微控制器不集成串行口，中斷系統(tǒng)里也相應(yīng)的不配置有傳統(tǒng)8051的串口中斷控制。本發(fā)明采用雙數(shù)據(jù)指針設(shè)計，來提高數(shù)據(jù)塊的移動的效率。本發(fā)明含有標(biāo)準(zhǔn)數(shù)據(jù) 指針DPTRO，同時還增加數(shù)據(jù)指針DPTRl。由DPTR選擇寄存器DPS中的SEL位選擇有效指 針SEL值為0時使用DPTR0，為1時指令選用DPTRl，可通過“ INC DPS”進行快速DPTR切 換。雙數(shù)據(jù)指針在大數(shù)據(jù)塊的移動時能明顯提高效率。與現(xiàn)有技術(shù)相比，本發(fā)明的具有的優(yōu)點是執(zhí)行效率高，運行功耗低，擴展能力強， 芯片面積小，能夠滿足RFID智能卡芯片對微控制器苛刻要求，可應(yīng)用于無源RFID智能卡芯 片領(lǐng)域。


圖1是本發(fā)明一種RFID智能卡專用微控制器的整體框圖；圖2是本發(fā)明一種RFID智能卡專用微控制器的門控時鐘的門控單元結(jié)構(gòu)圖；圖3是本發(fā)明一種RFID智能卡專用微控制器的時序圖(以片外RAM寫時序為例)。
具體實施例方式下面結(jié)合附圖對本發(fā)明一種RFID智能卡專用微控制器進行進一步闡述。一種RFID智能卡專用微控制器，可以完全兼容MCS-51指令集，由中央處理器10 和內(nèi)部外設(shè)20構(gòu)成其內(nèi)部結(jié)構(gòu)，如附圖1所示。其中中央處理器10主要由狀態(tài)發(fā)生器11、 程序計數(shù)器12、取指令部件13、指令譯碼器14、算術(shù)邏輯單元15和特殊功能寄存器16組 成。內(nèi)部外設(shè)20是指集成在微控制器內(nèi)部的外設(shè)，主要由定時計數(shù)器21和中斷控制器22 組成。微控制器的基本工作流程為取指令部件13根據(jù)程序計數(shù)器12提供的地址從程序 存儲器中取出指令并存入指令寄存器中，譯碼器14根據(jù)狀態(tài)發(fā)生器21產(chǎn)生的4種不同狀 態(tài)周期，對指令寄存器中的指令進行譯碼，譯碼之后從存儲器或特殊功能寄存器16中取出 操作數(shù)，并控制算術(shù)邏輯單元15對操作數(shù)進行相關(guān)的算術(shù)或邏輯運算，最后將運算的結(jié)果 寫回存儲器或特殊功能寄存器16。中央處理器10是微控制器最核心的部分，其工作機理是根據(jù)各指令的功能控制 微控制器的各功能部件執(zhí)行指定的運算或操作。本發(fā)明的中央處理器采用不同于傳統(tǒng) Intel8051的全新體系結(jié)構(gòu)設(shè)計，它由狀態(tài)發(fā)生器11、程序計數(shù)器12、取指令部件13、指令 譯碼器14、算術(shù)邏輯單元15和特殊功能寄存器16構(gòu)成。狀態(tài)發(fā)生器有一個4進制計數(shù)器構(gòu)成，用于產(chǎn)生每個機器周期的四個狀態(tài)周期時 序S1、S2、S3、S4。其輸出端為整個微控制器系統(tǒng)提供狀態(tài)周期信號。程序計數(shù)器為16位計數(shù)器，用于存放下一個指令周期待取指令的16位程序存儲 單元地址。根據(jù)PC中的指令地址，中央處理器從程序存儲器中取出將要執(zhí)行的指令。程序 按順序逐條執(zhí)行時，PC自動加1，以指向下一指令字節(jié)所在的地址。當(dāng)執(zhí)行跳轉(zhuǎn)或調(diào)用指令 時，PC值會跳轉(zhuǎn)到目標(biāo)地址，從而控制程序跳轉(zhuǎn)的相應(yīng)的位置。取指令部件13在指令執(zhí)行時，根據(jù)PC提供的指令地址，從程序存儲器中取出指令 并存放到指令寄存器中，供指令譯碼器譯碼和控制。指令譯碼器14是本發(fā)明中央處理器的核心部件，它的任務(wù)是控制取指令、譯指 令、執(zhí)行指令、存取操作數(shù)或運算結(jié)果等操作，并向其它功能部件發(fā)出各種微操作控制信號，協(xié)調(diào)各個功能部件的工作。 算術(shù)邏輯單元15用于實現(xiàn)8位數(shù)據(jù)的加、減、乘、除運算和與、或、異或、求反、移位 等操作。本發(fā)明采用模塊復(fù)用與操作碼復(fù)用技術(shù)，優(yōu)化算術(shù)邏輯單元系統(tǒng)結(jié)構(gòu)，以降低芯片 面積。特殊功能寄存器16與片內(nèi)數(shù)據(jù)存儲空間統(tǒng)一編址，它們離散的分布在OxSiTOxFF 的地址空間中，其中字節(jié)地址低三位為‘000’的寄存器具有位尋址功能。本發(fā)明的涉及的 特殊功能寄存器主要有累加器ACC，B寄存器，程序狀態(tài)字寄存器PSW，堆棧指針SP，數(shù)據(jù)指 針DPTRO，DPTRl，數(shù)據(jù)指針選擇寄存器DPS，頁地址寄存器MPAGE等。內(nèi)部外設(shè)20是指集成在微控制器內(nèi)部的外設(shè)，主要由定時計數(shù)器21和中斷控制 器22組成，以實現(xiàn)定時計數(shù)功能和中斷控制功能。定時計數(shù)器21在微控制器內(nèi)部集成2個，為可編程的16位定時計數(shù)器，可工作于 定時模式或者外部計數(shù)模式。由于本發(fā)明的每個機器周期由4個時鐘周期組成，因此定時 計數(shù)器工作于定時模式時，其計數(shù)脈沖的來源也相應(yīng)為系統(tǒng)時鐘的4分頻信號，而非傳統(tǒng) 8051的12分頻信號。中斷控制器22所實現(xiàn)的中斷系統(tǒng)，有4個中斷源和2個中斷優(yōu)先級，可實現(xiàn)2級 中斷服務(wù)嵌套。由于RFID中央處理器不需要在微控制器內(nèi)部集成串行口，因此本發(fā)明的微 控制器不集成串行口，中斷系統(tǒng)里也相應(yīng)的不配置有傳統(tǒng)8051的串口中斷控制。本發(fā)明采用雙數(shù)據(jù)指針設(shè)計來提高數(shù)據(jù)塊的移動的效率。本發(fā)明含有標(biāo)準(zhǔn)數(shù)據(jù)指 針DPTR0，同時還增加數(shù)據(jù)指針DPTRl。由DPTR選擇寄存器DPS中的SEL位選擇有效指針 SEL值為0時使用DPTR0，為1時指令選用DPTR1，可通過“INC DPS”進行快速DPTR切換。 雙數(shù)據(jù)指針在大數(shù)據(jù)塊的移動時能明顯提高效率。本發(fā)明具有如下的有益效果本發(fā)明的高效時序設(shè)計傳統(tǒng)8051的每個機器周期包含的系統(tǒng)時鐘周期個數(shù)多 達12個，導(dǎo)致指令執(zhí)行效率低，程序執(zhí)行速度慢。本發(fā)明采用不同于傳統(tǒng)8051的全新高效 時序設(shè)計，剔除冗余時鐘周期，將每個機器周期包含的系統(tǒng)時鐘周期數(shù)減少到4個，使微控 制器在相同系統(tǒng)時鐘下可達到傳統(tǒng)8051約3倍的指令執(zhí)行速度。本發(fā)明的微控制器時序 結(jié)構(gòu)如附圖3所示(以片外數(shù)據(jù)存儲區(qū)寫操作時序為例)，每個機器周期分為4個狀態(tài)周期 (Si、S2、S3、S4)，每個狀態(tài)周期僅有1個時鐘周期組成，在不同的狀態(tài)周期執(zhí)行不同的總線 動作。本發(fā)明的低功耗設(shè)計對于無源RFID智能卡芯片來說，低功耗設(shè)計是一個至關(guān)重 要的因素，過高的功耗會導(dǎo)致芯片無法正常工作。除采用傳統(tǒng)微控制的休眠模式的低功耗 設(shè)計外，本發(fā)明還采用門控時鐘技術(shù)降低微控制器運行功耗。采用門控時鐘，可顯著減少了 電路和時鐘網(wǎng)絡(luò)的開關(guān)活動性，通過在空閑狀態(tài)隔離開時序元件和時鐘網(wǎng)絡(luò)來減少功耗。 在本發(fā)明中，對于存儲器，采用在RTL代碼中例化門控單元的方法對ROM和RAM加門控時 鐘。對于寄存器，在前端對RTL代碼中的寄存器加使能信號之后，在后端利用EDA工具Power Compiler調(diào)用腳本自動加門控時鐘。門控時鐘采用的門控單元并非簡單地由單一邏輯門實 現(xiàn)，而是由鎖存器和邏輯門共同組成，如附圖2所示，可有效避免加門控時鐘后可能出現(xiàn)的 毛刺現(xiàn)象。本發(fā)明的外設(shè)擴展設(shè)計傳統(tǒng)8051 —般采用并行通信接口或串行通信接口擴展外設(shè)，其擴展能力有限，當(dāng)有大量外設(shè)需要擴展時，擴展工作將變得極其復(fù)雜。本發(fā)明的微處理器不集成有并口和串口，而是通過將外部特殊功能寄存器總線(XSfr_buS)和外部數(shù) 據(jù)存儲器總線(xdatjxis)外伸來作為外設(shè)擴展總線。片外特殊功能寄存器總線訪問速度 較快，但地址空間有限；片外數(shù)據(jù)存儲器總線地址空間充分，但訪問速度較慢。本發(fā)明提出 雙總線外設(shè)擴展方案，針對外設(shè)的不同種類寄存器采用不同的總線擴展，使兩種總線各自 的優(yōu)勢得以充分發(fā)揮。例如，對速度要求較高的控制寄存器和狀態(tài)寄存器采用高速的片外 特殊功能寄存器總線擴展，對地址空間占用較多的數(shù)據(jù)寄存器采用地址空間充分的片外數(shù) 據(jù)存儲器總線擴展。與傳統(tǒng)的并口或串口擴展相比，該擴展方案使微控制器的外設(shè)擴展更 為豐富與靈活。 本發(fā)明的低成本設(shè)計芯片的低成本設(shè)計是通過降低芯片面積，也即降低芯片所 占的硬件資源消耗來實現(xiàn)的。本發(fā)明通過模塊復(fù)用，操作碼復(fù)用，冗余部件裁剪等方法對微 控制器體系結(jié)構(gòu)的精簡和優(yōu)化，降低芯片實現(xiàn)成本。模塊復(fù)用與操作碼復(fù)用已在上文介紹 算術(shù)邏輯單元時敘述。冗余部件的裁剪主要是針對那些標(biāo)準(zhǔn)8051標(biāo)配的，但RFID智能卡 芯片無須用到的功能部件，比如并行通信接口、串行通信接口、看門狗電路等。在保證RFID 智能卡芯片能正常工作的前提下，將這些冗余部件裁剪掉以減少硬件資源消耗，從而降低 芯片實現(xiàn)成本。
權(quán)利要求
一種RFID智能卡專用微控制器，包括由中央處理器和內(nèi)部外設(shè)構(gòu)成的內(nèi)部結(jié)構(gòu)，其特征在于所述的中中央處理器由包括狀態(tài)發(fā)生器、程序計數(shù)器、取指令部件、指令譯碼器、算術(shù)邏輯單元和特殊功能寄存器組成；內(nèi)部外設(shè)是指集成在微控制器內(nèi)部的外設(shè)，包括定時計數(shù)器和中斷控制器；取指令部件根據(jù)程序計數(shù)器提供的地址從程序存儲器中取出指令并存入指令寄存器中，指令譯碼器根據(jù)狀態(tài)發(fā)生器產(chǎn)生的4種不同狀態(tài)周期，對指令寄存器中的指令進行譯碼，譯碼之后從存儲器或特殊功能寄存器中取出操作數(shù)，并控制算術(shù)邏輯單元對操作數(shù)進行相關(guān)的算術(shù)或邏輯運算，最后將運算的結(jié)果寫回存儲器或特殊功能寄存器。
2.如權(quán)利要求1所述的，一種RFID智能卡專用微控制器，其特征在于所述的狀態(tài)發(fā) 生器由一個4進制計數(shù)器構(gòu)成，用于產(chǎn)生每個機器周期的四個狀態(tài)周期時序S1、S2、S3、 S4，其輸出端為整個微控制器系統(tǒng)提供狀態(tài)周期信號。
3.如權(quán)利要求1所述的，一種RFID智能卡專用微控制器，其特征在于所述的程序計 數(shù)器為16位計數(shù)器，用于存放下一個指令周期待取指令的16位程序存儲單元地址；根據(jù) PC中的指令地址，中央處理器從程序存儲器中取出將要執(zhí)行的指令；程序按順序逐條執(zhí)行 時，PC自動加1，指向下一指令字節(jié)所在的地址；當(dāng)執(zhí)行跳轉(zhuǎn)或調(diào)用指令時，PC值會跳轉(zhuǎn)到 目標(biāo)地址置。
4.如權(quán)利要求1所述的，一種RFID智能卡專用微控制器，其特征在于所述的特殊功 能寄存器與片內(nèi)數(shù)據(jù)存儲空間統(tǒng)一編址，它們離散的分布在0x80 OxFF的地址空間中，其 中字節(jié)地址低三位為‘000’的寄存器具有位尋址功能。
5.如權(quán)利要求1所述的，一種RFID智能卡專用微控制器，其特征在于所述的定時計 數(shù)器集成2個，是可編程的16位定時計數(shù)器，工作于定時模式或者外部計數(shù)模式。
6.如權(quán)利要求5所述的，一種RFID智能卡專用微控制器，其特征在于定時計數(shù)器工 作于定時模式時，其計數(shù)脈沖的來源也相應(yīng)為系統(tǒng)時鐘的4分頻信號。
7.如權(quán)利要求1所述的，一種RFID智能卡專用微控制器，其特征在于所述的中斷控 制器有4個中斷源和2個中斷優(yōu)先級，實現(xiàn)2級中斷服務(wù)嵌套。
全文摘要
一種RFID智能卡專用微控制器，包括由中央處理器和內(nèi)部外設(shè)構(gòu)成的內(nèi)部結(jié)構(gòu)，所述的中中央處理器主要包括狀態(tài)發(fā)生器、程序計數(shù)器、取指令部件、指令譯碼器、算術(shù)邏輯單元和特殊功能寄存器；內(nèi)部外設(shè)是指集成在微控制器內(nèi)部的外設(shè)，主要包括定時計數(shù)器和中斷控制器。與現(xiàn)有技術(shù)相比，本發(fā)明的具有的優(yōu)點是執(zhí)行效率高，運行功耗低，擴展能力強，芯片面積小，能夠滿足RFID智能卡芯片對微控制器苛刻要求，可應(yīng)用于無源RFID智能卡芯片領(lǐng)域。
文檔編號G06F9/22GK101847090SQ20101010940
公開日2010年9月29日 申請日期2010年2月5日 優(yōu)先權(quán)日2010年2月5日
發(fā)明者丁顏玉, 王德明, 胡建國, 譚洪舟, 鐘偉 申請人:譚洪舟