專利名稱：數(shù)據(jù)存儲設備和數(shù)據(jù)存儲設備的控制方法
技術領域：
本發(fā)明涉及數(shù)據(jù)存儲設備和該數(shù)據(jù)存儲設備的控制方法。
背景技術：
在包括用作用于存儲數(shù)據(jù)的數(shù)據(jù)存儲單元的存儲器(例如，DRAM(Dynamic Random Access Memory，動態(tài)隨機存取存儲器))的系統(tǒng)中，傳統(tǒng)上使用存儲器的省電功能已被采納 為用于降低系統(tǒng)的功耗的方法。這里，應當注意，存儲器的省電功能是用于使存儲器轉變?yōu)?斷電狀態(tài)或自刷新狀態(tài)(self refreshstate)等的省電狀態(tài)的功能。為了使省電功能更加有效，日本特開2006-331305號公報公開了使DDR SDRAM (Double-Data-Rate Synchronous DynamicRandom Access Memory,雙倍速率同步云力 態(tài)隨機存取存儲器)轉變?yōu)槭‰姞顟B(tài)、然后中斷該DDR SDRAM的終端電源的中斷控制單元。 這里，作為DDR SDRAM的終端電路，已知基于JEDEC(Joint Electron Devices Engineering Council，電子器件工程聯(lián)合委員會)標準的 SSTL2 (Stub Series Terminated Logicfor 2.5V，2. 5伏(V)的短線串聯(lián)端接邏輯)接口。在符合SSTL2的終端電路中，通過終端電阻向多個信號線中的各信號線供給存儲 器系統(tǒng)的電源電壓(例如，2. 5V)的中間電壓(例如，1.25V)。結果，即使DDR SDRAM轉變?yōu)?省電狀態(tài)，電流也可從用于供給中間電壓的電源流向多個信號線，由此在終端電路中出現(xiàn) 由于這種電流流動而產(chǎn)生的功耗。此外，通過在DDR SDRAM的所有內存條(memory bank)進入空閑狀態(tài)之后、使接口 的CKE信號轉變?yōu)榈碗娖?，來進行使DDR SDRAM轉變?yōu)閿嚯娔Ｊ健Ｈ绻ㄟ^在空閑狀態(tài)下 僅切換CKE信號的信號電平使狀態(tài)轉變?yōu)槭‰姞顟B(tài)，則接口中分別存在高信號電平和低信 號電平。因此，如果照原樣中斷終端電源，則電流通過終端電路從高電平信號流向低電平信 號，由此出現(xiàn)由于電流流動而產(chǎn)生的功耗。在日本特開2006-331305號公報中，為了解決如上所述的這種問題，設置了終端 電源用的兩個中斷單元。即，由獨立的中斷單元分別控制高電平信號和低電平信號，從而在 終端電源被中斷時限制電流流動，由此降低終端電路中的功耗。然而，在日本特開2006-331305號公報所公開的該方法中，由于為終端電源設置 了兩個中斷單元，因此這些中斷單元仍然耗電。因而，在存儲器未轉變?yōu)槭‰姞顟B(tài)的普通操 作時，功耗增加。

發(fā)明內容
考慮到上述相關技術完成了本發(fā)明，并且本發(fā)明的目的是提供改進的數(shù)據(jù)存儲設 備以及該改進的數(shù)據(jù)存儲設備的控制方法。此外，本發(fā)明的目的是在數(shù)據(jù)存儲設備中提供用于實現(xiàn)降低功耗的機構。根據(jù)本發(fā)明的一個方面，一種數(shù)據(jù)存儲設備，包括數(shù)據(jù)存儲部件，用于存儲數(shù)據(jù)； 操作控制部件，用于控制所述數(shù)據(jù)存儲部件的操作，從而通過包括多個信號線的總線向所述數(shù)據(jù)存儲部件發(fā)送數(shù)據(jù)或從所述數(shù)據(jù)存儲部件接收數(shù)據(jù)；判斷部件，用于判斷使所述數(shù) 據(jù)存儲設備轉變?yōu)槭‰姞顟B(tài)的條件是否成立；基準電壓供給部件，用于向所述多個信號線 供給基準電壓；以及電力控制部件，用于在由所述判斷部件判斷為使所述數(shù)據(jù)存儲設備轉 變?yōu)樗鍪‰姞顟B(tài)的條件成立的情況下，將所述操作控制部件要輸出至所述多個信號線的 信號的狀態(tài)固定至特定信號狀態(tài)，并且進行控制以停止由所述基準電壓供給部件供給所述 基準電壓。根據(jù)本發(fā)明的另一方面，一種數(shù)據(jù)存儲設備的控制方法，所述數(shù)據(jù)存儲設備包括 數(shù)據(jù)存儲部件，用于存儲數(shù)據(jù)；操作控制部件，用于控制所述數(shù)據(jù)存儲部件的操作，從而通 過包括多個信號線的總線向所述數(shù)據(jù)存儲部件發(fā)送數(shù)據(jù)或從所述數(shù)據(jù)存儲部件接收數(shù)據(jù)； 以及基準電壓供給部件，用于向所述多個信號線供給基準電壓，所述控制方法包括以下步 驟判斷步驟，用于判斷使所述數(shù)據(jù)存儲設備轉變?yōu)槭‰姞顟B(tài)的條件是否成立；信號狀態(tài) 固定步驟，用于在所述判斷步驟中判斷為使所述數(shù)據(jù)存儲設備轉變?yōu)樗鍪‰姞顟B(tài)的條件 成立的情況下，使電力控制部件將所述操作控制部件要輸出至所述多個信號線的信號的狀 態(tài)固定至特定信號狀態(tài)；以及停止步驟，用于在所述判斷步驟中判斷為使所述數(shù)據(jù)存儲設 備轉變?yōu)樗鍪‰姞顟B(tài)的條件成立的情況下，使得所述電力控制部件停止由所述基準電壓 供給部件供給所述基準電壓。根據(jù)以下參考附圖對典型實施例的說明，本發(fā)明的其它特征將變得明顯。


包含在說明書中并構成說明書的一部分的附圖示出本發(fā)明的多個實施例、特征和 方面，并和說明書一起用來解釋本發(fā)明的原理。圖1是示出可應用根據(jù)本發(fā)明的數(shù)據(jù)存儲設備的圖像處理設備的框圖。圖2是示出控制設備10的結構的框圖。圖3是用于說明主控制器100的內部電路的框圖。圖4是示出DRAM控制器208和DRAM 101之間的連接結構的框圖。圖5是示出DRAM控制器208的省電控制操作的流程圖。圖6是用于說明由省電控制電路213所進行的操作的時序圖。圖7是用于說明由省電控制電路213所進行的操作的流程圖。
具體實施例方式現(xiàn)在，將參考示出本發(fā)明的各種典型實施例的附圖來詳細說明本發(fā)明。在附圖中， 利用相同的附圖標記來表示所有圖中相同的元件或部件，并且省略對其的重復說明。第一實施例在下文，將參考附圖來說明用于執(zhí)行本發(fā)明的最佳模式。圖1是示出可應用根據(jù)本發(fā)明的數(shù)據(jù)存儲設備的圖像處理設備的框圖。圖1示出可應用根據(jù)本發(fā)明的數(shù)據(jù)存儲設備的圖像處理設備1。在圖1中，控制設備10整體控制圖像處理設備1。此外，控制設備10基于從掃描器單元11、作為外部設備 的主計算機或通過PSTN (Public Switched Telephone Network，公共交換電話網(wǎng)絡)線路 (即，公共線路)所連接的傳真機等接收到的圖像數(shù)據(jù)，進行圖像處理等，并且通過打印機單元12在例如記錄紙張上形成通過圖像處理所獲得的圖像。掃描器單元11將原稿讀取為圖像數(shù)據(jù)，并將所讀取的圖像數(shù)據(jù)發(fā)送至控制設備10。盡管沒有示出，但掃描器單元11包括具有讀取原稿的功能的掃描器、和具有進給并輸 送原稿文檔的功能的原稿文檔進給器。打印機單元12輸送記錄紙張，以電子照相方式將從控制設備10接收到的圖像數(shù) 據(jù)作為可視圖像打印在記錄紙張上，并且排出其上已打印了可視圖像的記錄紙張。盡管沒 有示出，打印機單元12包括紙張進給單元，其具有多種類型的記錄紙張盒；標記單元，其 具有將圖像數(shù)據(jù)轉印至記錄紙張并對所轉印的圖像數(shù)據(jù)定影的功能；以及紙張排出單元， 其具有分別整理并裝訂其上已打印了圖像的記錄紙張、并將處理后的記錄紙張排出該設備 外的功能。電源單元13是使用交流商用電源(S卩，AC電源)作為輸入源的電源電路。更具 體地，電源單元13生成用于向控制設備10、掃描器單元11和打印機單元12供給DC電壓和 /或AC電壓的電壓113。此外，電源單元13根據(jù)來自控制設備10的供給信號116，改變DC 電壓的電壓電平。操作面板14用于響應于來自操作者(即，用戶)的指令，進行使打印機單元12基 于由掃描器單元11所讀取的原稿進行圖像形成的各種設置。例如，操作面板14用于輸入 要形成圖像的份數(shù)、與圖像形成的濃度有關的信息以及用于讀取原稿的掃描器單元的讀取 分辨率(例如，300dpi、600dpi等)的選擇。圖2是示出圖1所示的控制設備10的結構的框圖。在圖2中，控制設備10具有主控制器100。這里，用于處理從掃描器單元11等接 收到的圖像數(shù)據(jù)的圖像處理塊、和用于整體控制主控制器100的CPU(Central Processing Unit,中央處理單元)201 (圖3)內置于主控制器100中。此外，主控制器100配備有用于分別連接外部裝置的接口。這里，這些接口包括 DRAM總線115、掃描器接口 110、打印機接口 111和操作面板接口 114。更具體地，DRAM總 線115用于向DRAM 101發(fā)送數(shù)據(jù)或從DRAM 101接收數(shù)據(jù)，掃描器接口 110用于從掃描器 單元11接收圖像數(shù)據(jù)，并且打印機接口 111用于向打印機單元12發(fā)送圖像數(shù)據(jù)。此外，操 作面板接口 114用于從操作面板114接收輸入指令，并將與操作畫面、消息等有關的數(shù)據(jù)發(fā) 送至操作面板14。通用總線112是連接有ROM (Read Only Memory，只讀存儲器)102、調制解調器103 等的各種裝置的總線，其中，ROM 102用于存儲由主控制器100所使用的系統(tǒng)程序。DRAM 101連接至DRAM總線115，并且由主控制器100的CPU 201 (圖3)將DRAM 101用作為圖像處理塊用的工作區(qū)域和圖像數(shù)據(jù)保持存儲器。此外，將從ROM 102傳送來 的各種程序存儲在DRAM 101中，并且由主控制器100的CPU 201 (圖3)進行控制。此外， DRAM 101具有能夠在保持數(shù)據(jù)時降低功耗的自刷新功能作為省電功能。順便提及，將說明DRAM 101的自刷新操作。通常，DRAM通過在該DRAM內部所設置的存儲元件中累積電荷來保持或存儲信息， 并且基于各存儲元件中有無電荷的兩種狀態(tài)來表現(xiàn)與1比特相對應的信息。因此，存儲元 件中的電荷丟失的事實意味著信息丟失，即數(shù)據(jù)丟失。然而，如果不進行任何電荷保持操作而原樣維持DRAM的各存儲元件，則電荷泄漏并且流出電流，由此如果經(jīng)過了預定時間，則相關存儲元件中的電荷丟失。結果，對于DRAM 有必要定期補充存儲元件的電荷以防止數(shù)據(jù)丟失。該操作被稱為刷新操作。 基本上，由用于進行DRAM的操作控制的存儲器控制器(即，圖3所示的DRAM控 制器208)定期對DRAM (即，DRAM 101)進行該DRAM的存儲元件的刷新操作。在刷新模式 (即，第一刷新模式)下，DRAM 101響應于從DRAM控制器208發(fā)送來的信號，進行上述刷新 操作。另一方面，在DRAM總線115被設置為停用狀態(tài)的情況下，不能夠從DRAM控制器 208對DRAM 101進行刷新操作。由于該原因，DRAM 101自身通過使用二次電源來進行刷新 操作。該操作被稱為自刷新操作。在自刷新模式(即，第二刷新模式)下，DRAM 101進行 上述自刷新操作。順便提及，盡管可以使用各種類型的存儲器作為DRAM101，但在本實施例中，假定 使用 DDR SDRAM (Double-Data-Rate SDRAM，雙倍速率 SDRAM)作為 DRAM 101。這里，應當注 意，DDR SDRAM是基于通過將存儲器總線時鐘增加至SDRAM時鐘的兩倍來實現(xiàn)高速存儲器 傳送的存儲器標準的SDRAM。此外，DRAM總線 115 是基于例如 S STL2 (Stub SeriesTerminated Logic for 2.5V，2. 5伏的短線串聯(lián)端接邏輯)標準的。設置該標準，從而向各信號線供給存儲器系統(tǒng) 的電源電壓(例如，2. 5V)的中間電壓(例如，1. 25V)。根據(jù)SSTL2標準，對于構成DRAM總 線115的每個信號線的信號電平，將比諸如1. 25V等的基準電位(VREF)高0. 35V以上即等 于或高于1.6V的電平看作為H(高)電平。另一方面，將比該基準電位低0.35V以上即等 于或低于0.90V的電平看作為L(低)電平。調制解調器103 連接至 NCU (Network Control Unit，網(wǎng)絡控制單元)104，NCU 104 進一步連接至PSTN線路(即，公共網(wǎng)絡)。調制解調器103可以通過調制從主控制器100 接收到的圖像數(shù)據(jù)等、然后將調制后的圖像數(shù)據(jù)傳送至NCU 104，經(jīng)PSTN線路向外部傳真 機等發(fā)送圖像數(shù)據(jù)。此外，NCU 104可以通過PSTN線路接收從外部傳真機發(fā)送來的傳真數(shù) 據(jù)。網(wǎng)絡I/F(接口)105通過LAN (Local Area Network，局域網(wǎng))，從作為外部設備的 未示出的主計算機接收(包括與要由圖像處理設備1處理的圖像數(shù)據(jù)有關的信息的)打印 數(shù)據(jù)等。控制設備電源107接收來自電源單元13的電壓，通過轉換所接收到的電壓來生成 控制設備10中所設置的主控制器100等的電路用的各個驅動電壓，并將所生成的驅動電壓 供給至各個電路。VT電源(即，終端電源)106是以下基準電壓供給單元該基準電壓供給單元接收 來自控制設備電源107的電壓，由此生成要通過終端電阻施加至DRAM總線115的各個數(shù)據(jù) 信號線(即，后面所述的圖4中示出的信號線310 321)的電壓(即，基準電壓)。更具體 地，在VT電源106中，通過信號線117從主控制器100接收到VT電源中斷信號，并且響應 于所接收到的VT電源中斷信號，進行電源接通控制和電源斷開控制。這里，在電源接通控 制時，輸出根據(jù)作為DRAM (DDR SDRAM) 101的接口的SSTL2標準的中間電位的電壓(例如， 1. 25V的電壓)。此外，在電源斷開控制時，在高阻抗狀態(tài)下輸出電壓。在VT電源106中，在電源和DRAM總線115之間插入調節(jié)器等的穩(wěn)壓單元，并且響應于VT電源中斷信號來切換該調節(jié)器的輸出?？蛇x地，在VT電源106中，可以在VT電源 的輸出和DRAM總線115之間插入半導體開關，從而響應于VT電源中斷信號對該半導體開 關進行接通/斷開控制。圖3是用于說明圖2所示的主控制器100的內部電路的框圖。在圖3中，CPU 201整體控制主控制器100。此外，CPU 201連接至用于在主控制 器100中所設置的多個電路之間發(fā)送/接收數(shù)據(jù)和控制信號的系統(tǒng)總線220。DMAC (Direct Memory Access Controller，直接存儲器存取控制器)(A) 202 是用 于將從圖像處理塊(A) 205輸入的圖像數(shù)據(jù)DMA (Direct Memory Access，直接存儲器存取) 傳送至DRAM101的控制電路。此外，圖像處理塊(A) 205是對從掃描器接口 110輸入的圖像數(shù)據(jù)進行圖像處理的 電路塊。例如，圖像處理塊(A) 205具有對圖像數(shù)據(jù)進行陰影校正的功能。更具體地，在陰 影校正時，對于通過讀取原稿所獲得的圖像數(shù)據(jù)中與主掃描方向(即，垂直于原稿輸送方 向的方向)上的一行相對應的數(shù)據(jù)，在主掃描方向上的各位置處進行預定亮度校正。DMAC⑶203是用于通過系統(tǒng)總線220將DRAM 101中所存儲的圖像數(shù)據(jù)DMA傳送 至圖像處理塊(B) 206的控制電路。例如，圖像處理塊(B) 206是具有以下功能的電路塊對 所輸入的圖像數(shù)據(jù)進行預定平滑處理、同時將處理后的圖像數(shù)據(jù)發(fā)送至打印機接口 111。DMAC(C) 204是用于通過系統(tǒng)總線220將DRAM 101中所存儲的圖像數(shù)據(jù)DMA傳送 至圖像處理塊(C) 207的控制電路。例如，圖像處理塊(C) 207是具有以下功能的電路塊對 所輸入的圖像數(shù)據(jù)進行圖像數(shù)據(jù)格式轉換處理(例如，將位圖格式數(shù)據(jù)轉換成JPEGCJoint Photographic Experts Group，聯(lián)合圖像專家組)格式數(shù)據(jù))、變倍處理和圖像轉動處理等。DRAM控制器208控制DRAM 101的操作，使得通過DRAM總線115在DRAM控制器208 和DRAM 101之間發(fā)送/接收各種數(shù)據(jù)。此外，DRAM控制器208是調整CPU 201、DMAC (A) 202、 DMAC (B) 203和DMAC (C) 204針對DRAM 101的存取請求、并且還控制對于DRAM 101的存取的 控制器。如果從CPU 201、DMAC (A) 202、DMAC (B) 203 和 DMAC (C) 204 同時向 DRAM 101 傳送存 取請求，則存取調整電路209判斷應當使這些存取請求中的哪個存取請求優(yōu)先。此外，存取 調整電路209是進行控制以使得從存取優(yōu)先的DMAC向DRAM 101傳送數(shù)據(jù)的電路。存取控制電路210基于由存取調整電路209選擇出的并且與DRAM 101進行數(shù)據(jù) 傳送的DMAC對DRAM總線115的使用請求信號，生成用于存取DRAM 101的各種控制信號。 此外，存取控制電路210響應于通過信號線221從后面所述的省電控制電路213接收到的 信號，進行控制以使得DRAM 101轉變?yōu)樽运⑿聽顟B(tài)(S卩，自刷新模式)。選擇器電路211響應于通過信號線222從省電控制電路213接收到的DRAM總線 選擇信號，切換要輸出至SSTL2I/F緩沖器212的信號。在從省電控制電路213沒有接收到 DRAM總線選擇信號的普通操作時，選擇器電路211使得從存取控制電路210向SSTL2I/F 緩沖器212輸出數(shù)據(jù)。此外，如果從省電控制電路123接收到DRAM總線選擇信號，則針對 DRAM總線115的輸出信號，選擇器電路211將電平已切換至低電平的信號輸出至SSTL2I/F 緩沖器212。SSTL2 I/F緩沖器212具有分別針對一起構成DRAM總線115的各個數(shù)據(jù)信號線所設置的多個緩沖器電路。
這里，應當注意，構成DRAM總線115的多個數(shù)據(jù)信號線包括如圖4所示的以下信號線。
CK (Clock,時鐘)線 310 /CK (Clock,時鐘)線 311 /CS(Chip Select，芯片選擇)線 312 /RAS (Row Address Strobe，行地址選通脈沖)線 313 /CAS (Column Address Strobe，列地址選通脈沖)線 314 /WE (Write Enable,寫入使能)線 315 BA(Bank Address，庫地址)線 316 A (Address，地址)線 317 DM (Data Mask，數(shù)據(jù)掩模)線 318 CKE (Clock Enable,時鐘使能)線 319 DQ (Data,數(shù)據(jù))線 320 DQS(Data Strobe，數(shù)據(jù)選通脈沖)線 321順便提及，構成DRAM總線115的信號線可以包括除上述信號線以外的數(shù)據(jù)線。這里，將參考圖4來說明DRAM控制器208和DRAM 101之間的連接結構。順便提 及，應當注意，通過DRAM總線115建立這種連接。g卩，圖4是示出DRAM控制器208和DRAM 101之間通過DRAM總線115的連接結構 的框圖。在圖4中，示出了電阻器301。這里，電阻器301串聯(lián)連接至構成DRAM總線115的 信號線310 321。此外，設置終端電阻用的電阻器302，從而通過使用VT電源106將DRAM總線115 的各個信號線310 321的電壓上拉至終端電壓。如圖4所示，通過電阻器302將來自VT 電源106的電源電壓供給至各個信號線310 321。以下將返回對圖3所示的電路結構的說明。SSTL2I/F緩沖器212用作圖4所示的DRAM總線115的各個信號線310 319用 的輸出緩沖器電路，并且用作DQ信號線320和DQS信號線321各自用的雙向緩沖器電路。DLL (Delay Lock Loop，延遲鎖相環(huán))控制電路214基于從存取控制電路210輸出 的時鐘，生成分別通過DRAM總線115的時鐘信號供給線310和311輸出至DRAM 101的時 鐘信號(CK、/CK)。更具體地，DLL控制電路214利用從選擇器電路211輸出的數(shù)據(jù)進行相 位調整，并且生成均要輸出至DRAM 101的時鐘信號CK和通過反轉時鐘信號CK所得的時鐘 信號/CK。此外，DLL控制電路214通過基于從省電控制電路213輸出的DLL待機信號223轉 變?yōu)榇龣C狀態(tài)，停止向DRAM總線115輸出時鐘信號CK和時鐘信號/CK。如果從省電控制電路213輸出的DLL待機信號223被中斷，則DLL控制電路214 從待機狀態(tài)返回。然而，在這種情況下，從DLL待機信號223中斷到重新開始向DRAM總線 115輸出時鐘信號CK和時鐘信號/CK，需要預定時間。這里，應當注意，該預定時間等同于 從時鐘相位控制完成到使DRAM時鐘返回至DRAM可存取的相位的時間，并且該預定時間根 據(jù)DLL控制電路的結構和控制方法而不同。
隨后，在通過系統(tǒng)總線220從CPU 201接收到省電控制請求信號的情況下，省電控 制電路213對DRAM控制器208進行省電控制。這里，應當注意，由省電控制電路213接收到來自CPU 201的省電控制請求信號的 情況等同于由主控制器100的CPU 201判斷為使圖像處理設備1轉變?yōu)轭A定省電狀態(tài)的條 件成立的情況。例如，在以下情況⑴ (3)至少之一情況下，省電控制電路213使圖像處理設備 1轉變?yōu)槭‰姞顟B(tài)。即，省電控制電路213使DRAM 101轉變?yōu)樽运⑿聽顟B(tài)，并且還切換DRAM 總線115的信號電平，由此對VT電源106進行電源斷開控制。情況(1)判斷為在預定時間內，網(wǎng)絡I/F 105通過LAN從作為外部設備的主計算 機沒有接收到包括要由圖像處理設備1進行圖像形成處理的圖像數(shù)據(jù)的打印數(shù)據(jù)。情況(2)判斷為NCU 104通過PSTN線路從作為外部設備的傳真機沒有接收到包 括要由圖像處理設備1進行圖像形成處理的圖像數(shù)據(jù)的打印數(shù)據(jù)。情況(3)判斷為操作面板14在預定時間內沒有接收到操作者的輸入。省電控制電路213包括兩個計數(shù)器電路(S卩，計數(shù)器1和計數(shù)器2)、以及用于分 別設置各個計數(shù)器電路用的計數(shù)值的兩個寄存器電路(即，計數(shù)器1設置寄存器和計數(shù)器 2設置寄存器)。應當注意，在使圖像處理設備1從省電狀態(tài)返回的情況下，這些電路用于 設置在釋放DLL待機信號223之后、釋放信號線117上的VT電源中斷信號和信號線222上 的DRAM總線選擇信號的開始定時。在下文，將參考圖5和6來說明要由DRAM控制器208進行的省電控制時的操作。圖5是用于說明要由DRAM控制器208進行的省電控制時的操作的流程圖。這里， 應當注意，該流程圖中所述的處理與由CPU 201基于ROM 102中存儲的(或者從ROM 102 傳送來、然后存儲在DRAM 101中的)程序所進行的省電控制相對應。在步驟S401中，如果由CPU 201判斷為使圖像處理設備1轉變?yōu)轭A定省電狀態(tài)的 條件成立(步驟S401中為“是”)，則流程進入步驟S402，從而向省電控制電路213輸出省 電控制請求信號?；谟山邮盏皆撌‰娍刂普埱笮盘柕氖‰娍刂齐娐?13進行的操作(S卩，控制)， DRAM 101轉變?yōu)樽运⑿履Ｊ?，由此從終端電源通過存儲器總線向終端的供電被中斷。順便 提及，后面將參考圖6和7來說明省電控制電路213的具體操作。順便提及，假定在步驟S401中由CPU 201判斷為使圖像處理設備1轉變?yōu)轭A定省 電狀態(tài)的條件成立的情況與例如進行以上判斷情況⑴ ⑶至少之一的情況相對應。隨后，在步驟S403中，CPU 201保持省電狀態(tài)，直到判斷為使圖像處理設備1從省 電狀態(tài)返回的條件成立為止(即，直到在步驟S403中獲得“是”為止)。如果在步驟S403中 由CPU 201判斷為使圖像處理設備1從省電狀態(tài)返回的條件成立(步驟S403中為“是”)， 則流程進入步驟S404，從而向省電控制電路213輸出省電控制釋放信號。通過接收到省電控制釋放信號的省電控制電路213的操作來釋放從終端電源向 存儲器總線的終端供電的中斷，然后DRAM 101轉變?yōu)槠胀Ｊ?。后面將參考圖6來說明省 電控制電路213的操作。順便提及，假定在步驟S403中由CPU 201判斷為使圖像處理設備1從省電狀態(tài)返 回的條件成立的情況與例如以下情況(4) (6)至少之一被判斷為來自未示出的中斷控制單元的中斷信號的情況相對應。情況⑷網(wǎng)絡I/F 105通過LAN從作為外部設備的主計算機接收到包括要由圖 像處理設備1進行圖像形成處理的圖像數(shù)據(jù)的打印數(shù)據(jù)。情況(5) =NCU 104通過PSTN線路從作為外部設備的傳真機接收到包括要由圖像 處理設備1進行圖像形成處理的圖像數(shù)據(jù)的打印數(shù)據(jù)。情況(6)操作面板14接收到操作者的輸入。順便提及，假定在由省電控制電路213正在進行省電控制時，CPU 201沒有存取 DRAM 101。然后，在步驟S404中釋放了省電控制電路213的省電控制之后，CPU 201可以 存取 DRAM101。隨后，將參考圖6所示的時序圖來說明在DRAM控制器208的省電控制時、由省電 控制電路213進行的操作。S卩，圖6是用于說明在DRAM控制器208的省電控制時、由省電控制電路213所進 行的操作的時序圖。圖6示出省電控制電路213的輸入和輸出信號、VT電源106的輸出狀態(tài)以及DRAM 總線115的信號線310 319上供給的輸出信號。順便提及，假定圖6所示的省電控制電 路213的輸入和輸出信號的電平根據(jù)省電控制電路213的電路結構而變化。此外，圖6示 出各個時刻TO Tll。在時刻T0，如果省電控制電路213從CPU 201接收到省電控制請求信號(即，步 驟S402中所發(fā)送的信號)，則在時刻Tl，省電控制電路213對存取控制電路210進行轉變 控制，使得DRAM101轉變?yōu)樽运⑿聽顟B(tài)。順便提及，省電控制電路213通過通知自刷新轉變 請求來進行使DRAM 101轉變?yōu)樽运⑿聽顟B(tài)的轉變控制。這里，接收到自刷新轉變請求的存取控制電路210向DRAM總線115輸出自刷新命 令，然后將CKE線319上的信號的電平從高設置為低。因而，進行使DRAM 101轉變?yōu)樽运?新狀態(tài)的轉變。然后，如果使DRAM 101轉變?yōu)樽运⑿聽顟B(tài)的轉變完成，則存取控制電路210 通過使用轉變完成信號來向省電控制電路213通知使DRAM 101轉變?yōu)樽运⑿聽顟B(tài)的轉變 完成。在時刻T2，如果省電控制電路213從存取控制電路210檢測到使DRAM 101轉變?yōu)?自刷新狀態(tài)的轉變完成，則在時刻T3，省電控制電路213向選擇器電路211輸出DRAM總線
選擇信號。接收到DRAM總線選擇信號的選擇器電路211將到DRAM總線115的輸出信號線 312 319的輸出信號從來自存取控制電路210的輸出信號切換為電平固定為低的信號 (即，電壓值低于DRAM總線115的輸出信號線310 319的基準電壓的低電平信號)(信號 狀態(tài)固定)。在時刻T4，省電控制電路213向DLL控制電路214輸出DLL待機信號223，以使 DLL控制電路214轉變?yōu)榇龣C狀態(tài)，由此停止向DRAM總線115輸出時鐘信號CK和時鐘信號 /CK。這里，將直到此時為止所發(fā)送的CK線310和/CK線311上的信號的電平固定為低。順便提及，可以停止從存取控制電路210輸出至DRAM時鐘生成電路(未示出)的時鐘，以停止向DRAM總線115輸出時鐘信號CK和時鐘信號/CK。在這種情況下，可以進一 步降低DRAM時鐘生成電路的功耗。
在時刻T5，省電控制電路213通過信號線117向VT電源106輸出VT電源中斷信號，由此停止從VT電源106向DRAM總線115供給基準電壓。順便提及，在圖6所示的時序 圖中，在時刻Τ4輸出了 DLL待機信號223之后，在時刻T5輸出信號線117上的VT電源中 斷信號。然而，可以同時輸出這些信號。如果在時刻T 5輸出信號線117上的VT電源中斷信號，則VT電源106的輸出電 壓從1. 25V轉變?yōu)?V。在這種情況下，轉變時間根據(jù)VT電源106所連接至的布線的負荷容 量(即，基板上的圖案和電容器等的容量)而不同。在圖6所示的時序圖中，轉變時間為約 幾百毫秒，并且與其它信號相比，輸出電壓慢慢地轉變。隨后，在時刻T6，如果省電控制電路213通過系統(tǒng)總線220從CPU 201接收到省 電控制返回信號，則在時刻T7，省電控制電路231釋放針對DRAM時鐘生成電路的DLL待機 信號223。如果釋放了 DLL待機信號223，則DLL控制電路214的待機狀態(tài)被釋放。隨后， 在時刻T8，省電控制電路213釋放針對VT電源106的、信號線117上的VT電源中斷信號。 因而，開始從VT電源106向DRAM總線115供給基準電壓。這里，從釋放DLL控制電路214的待機狀態(tài)到完成時鐘相位控制，需要預定時間 (例如，500 μ sec)。此外，從由VT電源106接收到對信號線117上的VT電源中斷信號的釋 放到由VT電源106輸出充足的輸出電壓作為DRAM 101的終端電壓，需要預定時間(例如， 300 μ sec)。在圖6所示的時序圖中，在自在時刻T7釋放了 DLL待機信號223起、經(jīng)過了 200 μ sec之后，在時刻T8釋放信號線117上的VT電源中斷信號。因而，可以在DLL待機 信號223的時鐘相位控制完成之前，由VT電源106開始輸出基準電壓。如果在DLL待機信 號223的時鐘相位控制完成之后由VT電源106開始輸出基準電壓，則需要800 μ sec來完 成這兩個釋放控制，由此釋放時間被縮短了 300 μ sec。因而，假定CPU 201在用于對釋放省 電控制電路213中的VT電源中斷信號開始計時的計數(shù)器設置寄存器(即，計數(shù)器1設置寄 存器)中預先設置與200 μ sec相對應的計數(shù)值，并且還在用于對釋放DRAM總線選擇信號 開始計時的計數(shù)器設置寄存器(即，計數(shù)器2設置寄存器)中預先設置與300 μ sec相對應 的計數(shù)值。在自時刻T8起經(jīng)過了 300 μ sec之后的時刻T9，省電控制電路213釋放由選擇器 電路211所輸出的DRAM總線選擇信號，并且將除CKE線319上的信號以外的、要輸出至DRAM 總線115的輸出信號切換至來自存取控制電路210的輸出信號。接受了對DRAM總線選擇信號的釋放的選擇器電路211將要輸出至DRAM總線115 的輸出信號線312 319的輸出信號從電平固定為低的信號切換至來自存取控制電路210 的輸出信號(信號狀態(tài)釋放)。此外，由于時鐘相位控制完成，因此向CK線310和/CK線 311輸出振蕩信號。隨后，在時刻T10，省電控制電路213釋放自刷新轉變請求信號，以請求存取控制 電路210進行從自刷新狀態(tài)的返回控制。接受了對自刷新轉變請求信號的釋放的存取控制電路210針對DRAM總線115，將 CKE線319上的信號的電平從低設置為高，由此進行使DRAM 101轉變?yōu)樽运⑿聽顟B(tài)的轉變。然后，存取控制電路210通過使用自刷新轉變完成信號，向省電控制電路213通知 從自刷新狀態(tài)返回完成。
如果從存取控制電路210通知了從自刷新狀態(tài)返回完成，則在時刻T11，省電控制 電路213完成省電控制，并且向CPU 201通知省電控制完成。順便提及，在圖6中，當CPU 201輸出省電控制請求信號時，DRAM 101的所有內存 條都處于空閑狀態(tài)。然而，這種情況下，假定DRAM 101可以處于除自刷新狀態(tài)以外的狀態(tài)。此外，在時刻T1之后，假定如果DRAM 101處于除空閑狀態(tài)以外的狀態(tài)，例如如果 DRAM 101正被存取，則存取控制電路210在DRAM 101進入空閑狀態(tài)之后，輸出自刷新命令 (即，自刷新轉變請求信號)。隨后，將參考圖7所示的流程圖來說明由省電控制電路213進行的操作。在步驟S701中，如果省電控制電路213從CPU 201接收到省電控制請求信號(步 驟S701中為“是”)，則省電控制電路213請求存取控制電路210進行控制，以使得DRAM 101 轉變?yōu)樽运⑿聽顟B(tài)(步驟S702)。在步驟S703中，如果省電控制電路213從存取控制電路210檢測到使DRAM 101轉 變成自刷新狀態(tài)的轉變完成(步驟S703中為“是”)，則省電控制電路213通過信號線222 向選擇器電路211輸出DRAM總線選擇信號(步驟S704)。然后，在步驟S705中，省電控制電路213向DRAM時鐘生成電路輸出DLL待機信號 223。在步驟S706中，省電控制電路213通過信號線117向VT電源106輸出VT電源中
斷信號。在步驟S707中，省電控制電路213待機，直到從CPU 201接收到省電控制返回請 求為止(步驟S707中為“否”)。然后，如果從CPU 201接收到省電控制返回請求(步驟 S707中為“是”)，則省電控制電路213輸出DLL待機信號223 (步驟S708)。在步驟S709中，省電控制電路213開始對用于開始釋放VT電源的中斷的計時 器(即，計數(shù)器1)計數(shù)。如果計數(shù)值達到計數(shù)器1設置寄存器的設置值(步驟S710中為 “是”)，則省電控制電路213完成對計數(shù)器1的計數(shù)，并且釋放信號線117上的VT電源中斷 信號的輸出(步驟S711)。在步驟S712中，省電控制電路213開始對用于開始釋放DRAM總線選擇信號的計 時器(即，計數(shù)器2)計數(shù)。如果計數(shù)值達到計數(shù)器2設置寄存器的設置值(步驟S713中 為“是”)，則省電控制電路213完成對計數(shù)器2的計數(shù)，并且釋放信號線222上的DRAM總 線選擇信號(步驟S714)。接著，在步驟S715中，省電控制電路213請求存取控制電路210進行控制，以使得 DRAM 101從自刷新狀態(tài)返回。在步驟S716中，如果從存取控制電路210檢測到DRAM 101從自刷新狀態(tài)釋放完 成(步驟S716中為“是”)，則省電控制電路213結束省電控制。隨后，為了表明本發(fā)明的效果，將參考圖6所示的時序圖來說明圖4所示的電阻器 301和302中的功耗變化。順便提及，功耗的數(shù)值根據(jù)DRAM總線115上的信號數(shù)量、總線的寬度以及電阻器 301和302的阻抗而變化。此外，功耗根據(jù)在VT電源106的接通和斷開各個狀態(tài)下、DRAM 總線115的各個信號電平的狀態(tài)(即，高電平信號的數(shù)量和低電平信號的數(shù)量)而變化。在圖6中，在DRAM 101從空閑狀態(tài)轉變?yōu)樽运⑿聽顟B(tài)之前(S卩，在時刻T1之后的CKE線319上的信號的電平切換為低電平之前)，電阻器(即，終端)301和302中消耗了約 430mff的功率。在本發(fā)明中，在DRAM 101的自刷新狀態(tài)下將DRAM總線115上的輸出信號設置為 低電平之后，如果斷開VT電源106，則電阻器301和302中的功耗(即，終端功耗)變?yōu)?OmW0這里，假定不應用本發(fā)明。在這種情況下，如果在DRAM101仍處于空閑狀態(tài)時、斷 開VT電源106，則電阻器(即，終端)301和302中消耗了約230mW的功率。結果，在不應用本發(fā)明的情況下，如果僅斷開VT電源106，則不能期望充分降低功耗。此外，VT電源106自身消耗功率。盡管當VT電源106斷開時功耗為OmW，但當VT 電源106接通時，所消耗的功率根據(jù)DRAM總線115的各信號電平的狀態(tài)而變化。在圖4所示的電路結構中，在空閑狀態(tài)下由VT電源106的調節(jié)器所消耗的功率是 約lOOmW。順便提及，如果VT電源106的調節(jié)器的結構增加從而中斷VT電源106，則在VT 電源106接通時所消耗的功率增加。通過使VT電源106的電路結構與本發(fā)明的電路結構一樣小，可以降低圖像處理設 備1的功耗。順便提及，在本實施例中，由省電控制電路213的硬件來進行功耗控制。然而，可 以在CPU 201的控制下利用軟件來控制省電控制電路213的操作。如上所述，為了在DRAM 101轉變?yōu)樽运⑿聽顟B(tài)的情況下實現(xiàn)更大程度的省電，在 對VT電源進行斷開控制的情況下，DRAM控制器208將DRAM總線115的輸出信號的電平改 變?yōu)榈碗娖?，然后固定相關的電平。隨后，在DRAM控制器208將DRAM總線115的輸出信號 電平固定至低電平之后，VT電源斷開。因而，針對與使DRAM 101轉變?yōu)樽运⑿聽顟B(tài)有關的 CKE信號，可以防止電流流動，因而可以維持CKE信號的低電平狀態(tài)。S卩，在DRAM 101轉變 為自刷新狀態(tài)(即，省電狀態(tài))的情況下，由于電流通過終端電路從高電平信號流向低電 平信號(即，電流從高電平信號變?yōu)榈碗娖叫盘?，因此可以防止該終端中出現(xiàn)不必要的功耗。此外，VT電源中斷單元(即，VT電源106)可以包括一個調節(jié)器和一個半導體開 關，由此可以通過小型電路結構來降低功耗。換言之，即使在沒有轉變?yōu)槭‰姞顟B(tài)的普通操 作時，也可以降低VT電源中斷單元中的功耗，由此可以實現(xiàn)更大程度的省電。順便提及，上述各種信號線的結構不局限于本實施例。即，無需說明，可以根據(jù)用 途和期望目的來使用各種結構和內容。本發(fā)明的實施例如上所述。此外，應當注意，可以將本發(fā)明作為例如系統(tǒng)、設備、方 法、程序或存儲介質等來執(zhí)行。更具體地，本發(fā)明可應用于包括多個裝置的系統(tǒng)或者僅包括 一個裝置的設備。順便提及，在本實施例中，將圖像處理設備作為根據(jù)本發(fā)明的數(shù)據(jù)存儲設備的例 子來說明。然而，本發(fā)明可應用于任何設備，只要該設備具有可以利用省電功能轉變?yōu)槭‰?狀態(tài)的上述DRAM等的數(shù)據(jù)存儲單元即可。例如，根據(jù)本發(fā)明的數(shù)據(jù)存儲設備可應用于個人 計算機。其它實施例
還可以通過讀出并執(zhí)行存儲裝置上所記錄的程序以進行上述實施例的功能的系統(tǒng)或設備的計算機(或者CPU或MPU等的裝置)以及通過以下方法來實現(xiàn)本發(fā)明的方面， 其中，由系統(tǒng)或設備的計算機通過例如讀出并執(zhí)行存儲裝置上所記錄的程序以進行上述實 施例的功能，來進行該方法的步驟。為了該目的，例如，經(jīng)由網(wǎng)絡或者從用作存儲裝置的各 種類型的記錄介質(例如，計算機可讀介質)向計算機提供該程序。在這種情況下，系統(tǒng)或 設備以及存儲有程序的記錄介質包括在本發(fā)明的范圍內。盡管已經(jīng)參考典型實施例說明了本發(fā)明，但是應該理解，本發(fā)明不限于所公開的 典型實施例。所附權利要求書的范圍符合最寬的解釋，以包含所有這類修改以及等同結構 和功能。
權利要求
一種數(shù)據(jù)存儲設備，包括數(shù)據(jù)存儲部件，用于存儲數(shù)據(jù)；操作控制部件，用于控制所述數(shù)據(jù)存儲部件的操作，從而通過包括多個信號線的總線向所述數(shù)據(jù)存儲部件發(fā)送數(shù)據(jù)或從所述數(shù)據(jù)存儲部件接收數(shù)據(jù)；判斷部件，用于判斷使所述數(shù)據(jù)存儲設備轉變?yōu)槭‰姞顟B(tài)的條件是否成立；基準電壓供給部件，用于向所述多個信號線供給基準電壓；以及電力控制部件，用于在由所述判斷部件判斷為使所述數(shù)據(jù)存儲設備轉變?yōu)樗鍪‰姞顟B(tài)的條件成立的情況下，將所述操作控制部件要輸出至所述多個信號線的信號的狀態(tài)固定至特定信號狀態(tài)，并且進行控制以停止由所述基準電壓供給部件供給所述基準電壓。
2.根據(jù)權利要求1所述的數(shù)據(jù)存儲設備，其特征在于，所述電力控制部件在將所述操 作控制部件要輸出至所述多個信號線的信號的狀態(tài)固定至所述特定信號狀態(tài)之后，進行控 制以停止由所述基準電壓供給部件供給所述基準電壓。
3.根據(jù)權利要求1或2所述的數(shù)據(jù)存儲設備，其特征在于，所述判斷部件判斷使所述數(shù)據(jù)存儲設備從所述省電狀態(tài)返回的條件是否成立，以及在由所述判斷部件判斷為使所述數(shù)據(jù)存儲設備從所述省電狀態(tài)返回的條件成立的情 況下，所述電力控制部件控制所述基準電壓供給部件以重新開始供給所述基準電壓，并且 進行控制以釋放對所述操作控制部件要輸出至所述多個信號線的信號的狀態(tài)的固定。
4.根據(jù)權利要求3所述的數(shù)據(jù)存儲設備，其特征在于，在重新開始由所述基準電壓供 給部件供給所述基準電壓之后，所述電力控制部件進行控制以釋放對所述操作控制部件要 輸出至所述多個信號線的信號的狀態(tài)的固定。
5.根據(jù)權利要求1或2所述的數(shù)據(jù)存儲設備，其特征在于，所述特定信號狀態(tài)是所述操 作控制部件輸出電壓值比所述多個信號線的基準電壓低的低電平信號的狀態(tài)。
6.根據(jù)權利要求1或2所述的數(shù)據(jù)存儲設備，其特征在于，所述基準電壓供給部件通過 所述數(shù)據(jù)存儲設備的終端電阻向所述多個信號線供給所述基準電壓。
7.根據(jù)權利要求1或2所述的數(shù)據(jù)存儲設備，其特征在于，所述數(shù)據(jù)存儲部件是進行用于保持數(shù)據(jù)的刷新操作的動態(tài)隨機存取存儲器即DRAM，以及所述數(shù)據(jù)存儲設備還包括發(fā)送部件，所述發(fā)送部件用于通過所述總線發(fā)送使所述動態(tài) 隨機存取存儲器進行所述刷新操作的信號。
8.根據(jù)權利要求7所述的數(shù)據(jù)存儲設備，其特征在于，所述動態(tài)隨機存取存儲器在第 一刷新模式和第二刷新模式中的任一模式下進行所述刷新操作，其中，所述第一刷新模式 用于基于通過所述總線輸入的且使得進行所述刷新操作的信號進行所述刷新操作，所述第 二刷新模式用于在未使用使得進行所述刷新操作的信號的情況下進行所述刷新操作。
9.根據(jù)權利要求1或2所述的數(shù)據(jù)存儲設備，其特征在于，在由所述判斷部件判斷為使 所述數(shù)據(jù)存儲設備轉變?yōu)樗鍪‰姞顟B(tài)的條件成立的情況下，所述操作控制部件進行控制 以中斷通過時鐘供給信號線供給至所述數(shù)據(jù)存儲部件的時鐘信號。
10.一種數(shù)據(jù)存儲設備的控制方法，所述數(shù)據(jù)存儲設備包括數(shù)據(jù)存儲部件，用于存儲 數(shù)據(jù)；操作控制部件，用于控制所述數(shù)據(jù)存儲部件的操作，從而通過包括多個信號線的總線 向所述數(shù)據(jù)存儲部件發(fā)送數(shù)據(jù)或從所述數(shù)據(jù)存儲部件接收數(shù)據(jù)；以及基準電壓供給部件，用于向所述多個信號線供給基準電壓，所述控制方法包括以下步驟判斷步驟，用于判斷使所述數(shù)據(jù)存儲設備轉變?yōu)槭‰姞顟B(tài)的條件是否成立；信號狀態(tài)固定步驟，用于在所述判斷步驟中判斷為使所述數(shù)據(jù)存儲設備轉變?yōu)樗鍪‰姞顟B(tài)的條件成立的情況下，使電力控制部件將所述操作控制部件要輸出至所述多個信號 線的信號的狀態(tài)固定至特定信號狀態(tài)；以及停止步驟，用于在所述判斷步驟中判斷為使所述數(shù)據(jù)存儲設備轉變?yōu)樗鍪‰姞顟B(tài)的 條件成立的情況下，使得所述電力控制部件停止由所述基準電壓供給部件供給所述基準電 壓。
11.根據(jù)權利要求10所述的控制方法，其特征在于，在所述停止步驟中，在所述信號狀 態(tài)固定步驟中使所述操作控制部件要輸出至所述多個信號線的信號的狀態(tài)固定至所述特 定信號狀態(tài)之后，停止由所述基準電壓供給部件供給所述基準電壓。
12.根據(jù)權利要求10或11所述的控制方法，其特征在于，在所述判斷步驟中判斷使所述數(shù)據(jù)存儲設備從所述省電狀態(tài)返回的條件是否成立，以及所述控制方法還包括重新開始步驟，所述重新開始步驟用于在所述判斷步驟中判斷為 使所述數(shù)據(jù)存儲設備從所述省電狀態(tài)返回的條件成立的情況下，使所述基準電壓供給部件 重新開始供給所述基準電壓。
13.根據(jù)權利要求12所述的控制方法，其特征在于，還包括信號狀態(tài)釋放步驟，所述信 號狀態(tài)釋放步驟用于在所述重新開始步驟中重新開始由所述基準電壓供給部件供給所述 基準電壓之后，進行控制以釋放對所述操作控制部件要輸出至所述多個信號線的信號的狀 態(tài)的固定。
14.根據(jù)權利要求10或11所述的控制方法，其特征在于，所述特定信號狀態(tài)是所述操 作控制部件輸出電壓值比所述多個信號線的基準電壓低的低電平信號的狀態(tài)。
15.根據(jù)權利要求10或11所述的控制方法，其特征在于，所述基準電壓供給部件通過 所述數(shù)據(jù)存儲設備的終端電阻向所述多個信號線供給所述基準電壓。
16.根據(jù)權利要求10或11所述的控制方法，其特征在于，所述數(shù)據(jù)存儲部件是進行用于保持數(shù)據(jù)的刷新操作的動態(tài)隨機存取存儲器即DRAM，以及所述數(shù)據(jù)存儲設備還包括發(fā)送部件，所述發(fā)送部件用于通過所述總線發(fā)送使所述動態(tài) 隨機存取存儲器進行所述刷新操作的信號。
17.根據(jù)權利要求16所述的控制方法，其特征在于，所述動態(tài)隨機存取存儲器在第一 刷新模式和第二刷新模式中的任一模式下進行所述刷新操作，其中，所述第一刷新模式用 于基于通過所述總線輸入的且使得進行所述刷新操作的信號進行所述刷新操作，所述第二 刷新模式用于在未使用使得進行所述刷新操作的信號的情況下進行所述刷新操作。
18.根據(jù)權利要求10或11所述的控制方法，其特征在于，還包括時鐘信號中斷步驟，所 述時鐘信號中斷步驟用于在所述判斷步驟中判斷為使所述數(shù)據(jù)存儲設備轉變?yōu)樗鍪‰?狀態(tài)的條件成立的情況下，進行控制以中斷通過時鐘供給信號線供給至所述數(shù)據(jù)存儲部件 的時鐘信號。
全文摘要
本發(fā)明涉及數(shù)據(jù)存儲設備和數(shù)據(jù)存儲設備的控制方法。在具有數(shù)據(jù)存儲部件的數(shù)據(jù)存儲設備中，如果判斷為使該數(shù)據(jù)存儲設備轉變?yōu)槭‰姞顟B(tài)的條件成立，則進行控制，以使得將用于控制數(shù)據(jù)存儲部件的操作的操作控制部件要輸出至多個信號線的信號的狀態(tài)固定至特定信號狀態(tài)，并且停止由基準電壓供給部件向多個信號線供給基準電壓。
文檔編號G06F1/32GK101840264SQ20101013226
公開日2010年9月22日 申請日期2010年3月16日 優(yōu)先權日2009年3月16日
發(fā)明者山崎壯三 申請人:佳能株式會社