專利名稱：Fpga高性能運算pci卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種FPGA高性能運算PCI卡，屬于計算機技術(shù)領(lǐng)域。
背景技術(shù)：
早期的數(shù)據(jù)和加密運算等都可以在普通的PC上完成，算法的實現(xiàn)和加密的程度 及運算能力都以達到了相當(dāng)高的程度。但是，由于都是基于PC機上完成的，導(dǎo)致他們的發(fā) 展有相應(yīng)的局限性，如果需要提升速度必需花費更多的時間進行優(yōu)化算法和依賴PC機的 速度來提高，這個導(dǎo)致它們的實現(xiàn)處于等待不可預(yù)期的時間，而且往往PC機的提升速度總 滿足不了需求。針對目前主流PC運算能力薄弱，軟加密，實施性差等因素；需要一種可實現(xiàn)硬加 密，運算能力強，使用范圍廣，可編程的加速PCI卡。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種FPGA高性能運算加速卡，解決了當(dāng)前高速運算設(shè)備 接口速度慢，可編程性，可擴展性差的問題；適合于高速復(fù)雜的運算，在數(shù)據(jù)加密，數(shù)據(jù)運 算，集成電路設(shè)計，通信等領(lǐng)域有廣泛應(yīng)用。按照本發(fā)明提供的技術(shù)方案，所述FPGA高性能運算PCI卡包括PCI總線橋接模 塊，所述PCI總線橋接模塊通過接口邏輯模塊連接FPGA核心運算模塊，F(xiàn)PGA核心運算模塊 分別連接應(yīng)用程序存儲模塊和臨時變量存放模塊；所述PCI總線橋接模塊用于將PCI總線 接口及時序轉(zhuǎn)化為通用的局部總線接口及時序；所述FPGA核心運算模塊用于將需要運算 的數(shù)據(jù)通過算法將其轉(zhuǎn)化為數(shù)據(jù)結(jié)果，并進行處理與存儲，并提供查詢和控制用的局部總 線接口 ；所述接口邏輯模塊用于在PCI總線橋接模塊與局部總線之間進行時序控制。所述PCI總線橋接模塊插入計算機的PCI插槽，計算機上的驅(qū)動程序提供Windows 應(yīng)用程序訪問PCI卡的接口，實現(xiàn)打開、關(guān)閉，讀，寫及控制五種系統(tǒng)調(diào)用；所述應(yīng)用程序使 用驅(qū)動程序提供的系統(tǒng)調(diào)用控制PCI卡硬件進行特定的運算，并為用戶提供操作界面，數(shù) 據(jù)下傳及數(shù)據(jù)上傳功能。所述FPGA核心運算模塊采用EP3C120F484 FPGA核心芯片。所述應(yīng)用程序存儲模 塊采用FLASH存儲芯片。所述臨時變量存放模塊采用DD2內(nèi)存芯片。所述接口邏輯模塊采 用CPLD可編程邏輯芯片。本發(fā)明的優(yōu)點是1.采用目前應(yīng)用廣泛的PCI總線接口，技術(shù)成熟，傳輸速度塊，可滿足當(dāng)前高速運 算的應(yīng)用。2.可編程性強，硬件接口采用計算機外設(shè)通用的控制寄存器、狀態(tài)寄存器的方式 定義，接口明確，可以根據(jù)不同的操作系統(tǒng)設(shè)計驅(qū)動程序，具有良好的移植性。 3.功能可擴展性強，可根據(jù)不同的應(yīng)用，設(shè)計相應(yīng)的應(yīng)用程序，方便應(yīng)用的其他領(lǐng) 域中。
4.性能優(yōu)越，硬件平臺采用DDR2，F(xiàn)LASH和現(xiàn)場可編程邏輯門陣列組成了 一個擁 有高處理能力的CPU控制系統(tǒng)。


圖1是本發(fā)明的系統(tǒng)框圖
具體實施例方式下面結(jié)合附圖和實施例對本發(fā)明作進一步說明。本發(fā)明是一款具有高度安全性能 的可編程、可執(zhí)行高密度運算且高效(約比普通PC機快10 100倍)的PCI卡，適用于眾 多政府，金融機構(gòu)和大型企業(yè)。如圖所示，本發(fā)明包括硬件和硬件在WINDOWS操作系統(tǒng)下的驅(qū)動及應(yīng)用軟件兩個 部分，其中，硬件7包括以PCI9056為核心的PCI總線橋接模塊1，以EP3C120F484 FPGA (現(xiàn) 場可編程邏輯門陣列)為核心運算模塊2，以PC28F640P30B85 (FLASH存儲芯片)為應(yīng)用程 序存儲模塊5和以MT47H64M16HR-3(DD2芯片)為臨時變量存放模塊3，EPM2210F256 (CPLD 可編程邏輯芯片)接口邏輯模塊4。由PCI總線橋接模塊1、運算模塊2、臨時變量存放模塊3、接口邏輯模塊4和應(yīng)用 程序存儲模塊5構(gòu)成的硬件插在計算機8的PCI插槽10上，在Windows操作系統(tǒng)下的驅(qū)動 和應(yīng)用軟件的控制下，實現(xiàn)高速運算的算法和方案。PCI總線橋接模塊1，用于將PCI總線接口及時時序轉(zhuǎn)化為通用的局部總線接口和 時序。運算模塊2用于將需要運算的數(shù)據(jù)通過算法將其轉(zhuǎn)化為數(shù)據(jù)結(jié)果，并進行處理與 存儲，并提供查詢和控制用的局部總線接口。運算模塊2采用65-nm、TSMC的低功耗工藝 技術(shù)，可實現(xiàn)高性能、提供更高邏輯密度、更多的存儲器資源，并具有安全特性。同時，具有 4Mbits嵌入式存儲器、288個嵌入式18位xl8位乘法器、專用外部存儲器接口電路、鎖相環(huán) (PLL)和高速差分I/O。接口邏輯模塊4用于在PCI總線橋接模塊1的局部總線接口及時序和運算模塊2 的局部總線接口及時序之間進行轉(zhuǎn)化。同時實現(xiàn)運算模塊配置多元化，支持PS，F(xiàn)PS，F(xiàn)PP配 置模式。應(yīng)用程序存儲模塊5用于存儲用戶自己的算法及應(yīng)用程序等。臨時變量存放模塊3用于存放用戶的臨時變量，數(shù)據(jù)等。Windows操作系統(tǒng)的驅(qū)動程序和應(yīng)用軟件、驅(qū)動程序提高Windows應(yīng)用程序訪問 PCI的接口，實現(xiàn)打開、關(guān)閉、讀、寫及控制五個系統(tǒng)調(diào)用；應(yīng)用程序使用驅(qū)動提高的系統(tǒng)調(diào) 用控制PCI卡硬件進行特定數(shù)據(jù)運算，并為用戶提供操作界面，數(shù)據(jù)傳送，硬件配置及管理 功能。EP3C120F484 FPGA，本專利為其設(shè)置在PS，F(xiàn)PS，F(xiàn)PP工作模式下，由PC端通過PCI 9056橋接模塊，把需要運算的數(shù)據(jù)送到本發(fā)明上，在利用其內(nèi)部邏輯門電路，運用先進的算 法技術(shù)實現(xiàn)運算。由分析可知，PCI9056 C模式局部總線的接口和時序不能夠被EP3C120F484芯片 局部總線接口直接使用，本專利分析了兩局部總線時序的差異，在接口邏輯模塊3中實現(xiàn)了兩個局部總線健的轉(zhuǎn)化電路。PCI9056芯片工作32位，33/66M PCI總線，8位、C模式局部總線模式下，實現(xiàn)PCI 總線到局部總線的橋接。本專利實現(xiàn)了 PCI 9056的局部總線空間用于讀寫EP3C120F484 芯片，將EP3C120F484芯片的8個控制寄存器，16個數(shù)據(jù)寄存器和8個狀態(tài)寄存器都映射到 該空間。在驅(qū)動程序中使用控制系統(tǒng)調(diào)用實現(xiàn)對PCI 9056工作模式、EP3C120F484工作模 式的配置，在寫系統(tǒng)調(diào)用中實現(xiàn)對EP3C120F484內(nèi)部計算模塊預(yù)置值的寫入，在讀系統(tǒng)調(diào) 用中實現(xiàn)對EP3C120F484芯片的運算結(jié)果。本發(fā)明設(shè)計的FPGA高性能運算加速卡采用PCI總線傳輸運算結(jié)果，可以達到32 位，33/66M的傳輸速度，解決了傳統(tǒng)的慢速接口的問題。本發(fā)明設(shè)計的FPGA高性能運算加速卡基于PC機，但是不依賴與PC機，之所以是高性能運算加速卡，是其擁有自己的硬件加速器(由于采用了 FPGA硬件模塊依靠其高效 和并行執(zhí)行運算多任務(wù)管理的特性，擺脫PC機單線程的執(zhí)行速度慢的等問題，達到硬件加 速)，及開放式的應(yīng)用平臺，很好的解決了速度問題。
權(quán)利要求
FPGA高性能運算PCI卡，包括PCI總線橋接模塊，其特征是所述PCI總線橋接模塊通過接口邏輯模塊連接FPGA核心運算模塊，F(xiàn)PGA核心運算模塊分別連接應(yīng)用程序存儲模塊和臨時變量存放模塊；所述PCI總線橋接模塊用于將PCI總線接口及時序轉(zhuǎn)化為通用的局部總線接口及時序；所述FPGA核心運算模塊用于將需要運算的數(shù)據(jù)通過算法將其轉(zhuǎn)化為數(shù)據(jù)結(jié)果，并進行處理與存儲，并提供查詢和控制用的局部總線接口；所述接口邏輯模塊用于在PCI總線橋接模塊與局部總線之間進行時序控制。
2.如權(quán)利要求1所述的PCI卡，其特征是通過所述PCI總線橋接模塊插入計算機的PCI 插槽，計算機上的驅(qū)動程序提供Windows應(yīng)用程序訪問PCI卡的接口，實現(xiàn)打開、關(guān)閉，讀， 寫及控制五種系統(tǒng)調(diào)用；所述應(yīng)用程序使用驅(qū)動程序提供的系統(tǒng)調(diào)用控制PCI卡硬件進行 特定的運算，并為用戶提供操作界面，數(shù)據(jù)下傳及數(shù)據(jù)上傳功能。
3.如權(quán)利要求1所述的PCI卡，其特征是所述FPGA核心運算模塊采用EP3C120F484 FPGA核心芯片。
4.如權(quán)利要求1所述的PCI卡，其特征是所述應(yīng)用程序存儲模塊采用FLASH存儲芯片。
5.如權(quán)利要求1所述的PCI卡，其特征是所述臨時變量存放模塊采用DD2內(nèi)存芯片。
6.如權(quán)利要求1所述的PCI卡，其特征是所述接口邏輯模塊采用CPLD可編程邏輯芯片。
全文摘要
本發(fā)明涉及一種FPGA高性能運算PCI卡，包括由PCI總線橋接模塊、運算模塊、臨時變量存放模塊、接口邏輯模塊和應(yīng)用程序存儲模塊構(gòu)成的硬件，工作時插在計算機的PCI插槽上，在Windows操作系統(tǒng)下的驅(qū)動和應(yīng)用軟件的控制下，實現(xiàn)高速運算。其優(yōu)點在于，傳輸速度快，功能和擴展性強，可編程性強，可以根據(jù)不同的應(yīng)用，設(shè)計相應(yīng)的應(yīng)用軟件實現(xiàn)不同的運算功能，方便應(yīng)用在其他領(lǐng)域。
文檔編號G06F13/40GK101833534SQ20101013537
公開日2010年9月15日 申請日期2010年3月17日 優(yōu)先權(quán)日2010年3月17日
發(fā)明者張健, 袁寶弟, 顧曉敏 申請人:無錫市同威科技有限公司