專利名稱：一種自動(dòng)訪問的串行總線讀寫控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)通信技術(shù)領(lǐng)域，特別涉及一種自動(dòng)訪問的串行總線讀寫控制方法。
背景技術(shù)：
中央處理單元(Central Process Unit，簡稱CPU)及其外圍器件之間的互聯(lián)往往采用局部總線，如外設(shè)組件互連標(biāo)準(zhǔn)(Peripheral Component Interconnect，簡稱PCI)局 部總線。隨著技術(shù)的進(jìn)步，對(duì)局部總線的數(shù)據(jù)傳輸速度要求越來越高，并且CPU對(duì)外設(shè)的控 制需要有簡單、可靠、傳輸距離遠(yuǎn)等的特點(diǎn)，于是高速串行總線隨之誕生。目前出現(xiàn)的高速 串行總線多種多樣，有非標(biāo)準(zhǔn)化的，也有標(biāo)準(zhǔn)化的，例如SPI、I2C、UART等，這些高速串行總 線的通信行為都是由CPU主導(dǎo)，需要CPU配置特定的地址空間和操作命令。這些高速總線 往往存在以下問題1)傳統(tǒng)的點(diǎn)對(duì)點(diǎn)或點(diǎn)對(duì)多點(diǎn)的通信方式，CPU 一次只能操作一次點(diǎn)對(duì)點(diǎn)通信，多 點(diǎn)通信必須通過多次通信操作完成，通信讀寫效率不高；2) 一些通信總線可實(shí)現(xiàn)遠(yuǎn)端讀寫操作，但是只能實(shí)現(xiàn)在CPU控制下的單次讀寫， 不能對(duì)要求的地址范圍完成自動(dòng)讀寫操作；3) 一般通信總線只能傳遞CPU讀寫控制的數(shù)據(jù)，不能同時(shí)傳遞實(shí)時(shí)數(shù)據(jù)。

發(fā)明內(nèi)容
針對(duì)現(xiàn)有技術(shù)的上述不足，本發(fā)明的目的在于提供一種自動(dòng)訪問的串行總線讀寫 控制方法，以提高多個(gè)外設(shè)與主控設(shè)備之間串行數(shù)據(jù)通信的效率。本發(fā)明的目的是這樣實(shí)現(xiàn)的一種自動(dòng)訪問的串行總線讀寫控制方法，用于主控 設(shè)備與多個(gè)外設(shè)之間的串行數(shù)據(jù)通信；所述主控設(shè)備的串行控制主模塊與外設(shè)的串行控制 從模塊通過串行總線連接，并以傳統(tǒng)的串行數(shù)據(jù)通信方式進(jìn)行通信；主控設(shè)備的串行控制 主模塊分別與主控設(shè)備的CPU和RAM存儲(chǔ)器通過并行讀寫接口連接，完成串行控制主模塊 與CPU之間的串行總線讀寫；其特征在于串行控制主模塊與CPU之間的串行總線讀寫采 用如下步驟進(jìn)行控制a) CPU對(duì)外設(shè)編制地址信息，以地址信息區(qū)分不同的外設(shè)；b)串行控制主模塊獲取CPU的工作狀態(tài)，確定CPU時(shí)處于空閑狀態(tài)還是處于繁忙 狀態(tài)；當(dāng)CPU處于空閑狀態(tài)時(shí)執(zhí)行步驟C)，當(dāng)CPU處于繁忙狀態(tài)時(shí)執(zhí)行步驟d)；C)由主控設(shè)備的CPU與串行控制主模塊進(jìn)行數(shù)據(jù)讀寫操作，直接通過串行控制主 模塊訪問目標(biāo)地址信息所對(duì)應(yīng)的外設(shè)；d)串行控制主模塊將包含地址信息的數(shù)據(jù)讀寫操作切換到主控設(shè)備內(nèi)部的RAM 存儲(chǔ)器上，將讀寫的數(shù)據(jù)信息連同外設(shè)的地址信息分址地存儲(chǔ)在RAM存儲(chǔ)器中；在CPU空閑 后，再由CPU對(duì)RAM存儲(chǔ)器進(jìn)行讀寫操作，提取RAM存儲(chǔ)器中存儲(chǔ)的地址信息和數(shù)據(jù)信息。進(jìn)一步地，所述串行控制主模塊與CPU之間的串行總線讀寫的數(shù)據(jù)采用串行幀結(jié)構(gòu)進(jìn)行傳輸，所述串行幀包括同步碼、控制碼、地址碼、數(shù)據(jù)碼、狀態(tài)碼、保留碼和奇偶效驗(yàn)碼；其中，同步碼用于完成串行數(shù)據(jù)的幀頭定位與同步；控制碼用于傳送讀寫控制信號(hào) 和模式選擇信號(hào)；地址碼用于傳送外設(shè)的地址信息；數(shù)據(jù)碼用于傳送與外設(shè)通信的有效數(shù) 據(jù)；狀態(tài)碼用于指示信息傳輸狀態(tài)；保留碼用于傳送根據(jù)外設(shè)定義的數(shù)據(jù)信息；奇偶校驗(yàn) 碼用于數(shù)據(jù)效驗(yàn)，并作為串行幀的幀尾指示。相比于現(xiàn)有技術(shù)，本發(fā)明具有下述優(yōu)點(diǎn)本發(fā)明采用獨(dú)特的串行總線讀寫控制方 法，實(shí)現(xiàn)多個(gè)外設(shè)與主控設(shè)備之間進(jìn)行串行數(shù)據(jù)通信的自動(dòng)控制，并借以主控設(shè)備中CPU 與RAM存儲(chǔ)器之間高速率的數(shù)據(jù)讀寫優(yōu)勢，提高了多個(gè)外設(shè)與主控設(shè)備之間串行數(shù)據(jù)通信 的效率。


圖1為實(shí)現(xiàn)本發(fā)明方法的串行總線連接示意圖；圖2為本發(fā)明方法的流程框圖；圖3為串行幀的幀結(jié)構(gòu)以及幀同步的示意圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明的技術(shù)方案進(jìn)一步說明如下本發(fā)明提供一種自動(dòng)訪問的串行總線讀寫控制方法。本發(fā)明方法所采用的串行總 線連接示意圖如圖1所示，多個(gè)外設(shè)與主控設(shè)備之間通過不同的串行總線連接，實(shí)現(xiàn)多個(gè) 外設(shè)與主控設(shè)備之間的串行數(shù)據(jù)通信。在主控設(shè)備上，以串行控制主模塊與串行總線連接， 主控設(shè)備的CPU或RAM存儲(chǔ)器再通過并行讀寫接口與串行控制主模塊進(jìn)行串行總線讀寫操 作，實(shí)現(xiàn)數(shù)據(jù)通信；其中，串行控制主模塊與CPU保持通信，獲取CPU的工作狀態(tài)(空閑或繁 忙)，并完成對(duì)讀寫數(shù)據(jù)的幀結(jié)構(gòu)封裝和解釋、數(shù)據(jù)校驗(yàn)、實(shí)時(shí)數(shù)據(jù)傳輸和讀寫功能；并行 讀寫接口將多路串行控制主模塊讀寫的數(shù)據(jù)復(fù)用在CPU或RAM存儲(chǔ)器的讀寫總線上，實(shí)現(xiàn) 串行控制主模塊與CPU或RAM存儲(chǔ)器之間的數(shù)據(jù)通信。在外設(shè)上，以串行控制從模塊與主 控設(shè)備的串行總線連接，以傳統(tǒng)的串行數(shù)據(jù)通信方式與主控設(shè)備進(jìn)行數(shù)據(jù)通信；其中，串行 控制從模塊完成讀寫數(shù)據(jù)的幀結(jié)構(gòu)解釋，以及對(duì)讀寫命令、地址信息和數(shù)據(jù)信息的解釋、轉(zhuǎn) 換工作；外設(shè)中的外圍器件通過讀寫總線與串行控制從模塊進(jìn)行數(shù)據(jù)的讀寫操作。如圖2所示，在主控設(shè)備中，由CPU對(duì)連接在主控設(shè)備上的多個(gè)外設(shè)分別編制地址 信息，以地址信息區(qū)分不同的外設(shè)；各外設(shè)以常規(guī)的串行數(shù)據(jù)通信方式與主控設(shè)備的串行 控制主模塊進(jìn)行串行數(shù)據(jù)通信。在本發(fā)明方法的讀寫控制下，主控設(shè)備中的串行控制主模 塊與CPU之間的串行總線讀寫操作，可采用兩種工作模式普通模式和緩存模式。串行控制 主模塊先獲取CPU的工作狀態(tài)，確定CPU時(shí)處于空閑狀態(tài)還是處于繁忙狀態(tài)；當(dāng)主控設(shè)備 主動(dòng)訪問一個(gè)外設(shè)或者外設(shè)一一依次訪問主控設(shè)備時(shí)，主控設(shè)備的CPU能夠依次處理讀寫 數(shù)據(jù)，此時(shí)串行控制主模塊與CPU之間的串行總線讀寫操作即采用普通模式；當(dāng)多個(gè)外設(shè) 同時(shí)訪問主控設(shè)備時(shí)，主控設(shè)備的CPU已被其中一路外設(shè)所占用，其它外設(shè)無法直接訪問 CPU，此時(shí)串行控制主模塊與CPU之間的串行總線讀寫操作即采用緩存模式。普通模式的數(shù) 據(jù)讀寫操過程與現(xiàn)有技術(shù)中串行總線讀寫操作過程相似，即由主控設(shè)備的CPU與串行控制 主模塊通過并行讀寫接口進(jìn)行數(shù)據(jù)讀寫操作，直接通過串行控制主模塊訪問目標(biāo)地址信息所對(duì)應(yīng)的外設(shè)。當(dāng)工作在緩存模式時(shí)，由于主控設(shè)備的CPU繁忙，串行控制主模塊會(huì)將包含 地址信息的數(shù)據(jù)讀寫操作切換到主控設(shè)備內(nèi)部RAM存儲(chǔ)器上，將讀寫的數(shù)據(jù)信息連同外設(shè) 的地址信息分址地存儲(chǔ)在RAM存儲(chǔ)器中；在CPU空閑后，再由CPU對(duì)RAM存儲(chǔ)器進(jìn)行讀寫操 作，提取RAM存儲(chǔ)器中存儲(chǔ)的地址信息和數(shù)據(jù)信息，進(jìn)行后續(xù)的數(shù)據(jù)信息識(shí)別和處理。串行控制主模塊與CPU之間讀寫操作的數(shù)據(jù)采用串行幀結(jié)構(gòu)傳輸，串行總線讀 寫操作的數(shù)據(jù)傳輸?shù)拇袔膸Y(jié)構(gòu)如圖3所示。串行幀的幀結(jié)構(gòu)中包括同步碼(SYNC CODE)、控制碼(CONTROL CODE)、地址碼(ADDR)、數(shù)據(jù)碼(DATA)、狀態(tài)碼(STATUS)、保留碼 (RESERVED)和奇偶效驗(yàn)碼(CRC)。其中同步碼(SYNC CODE)作為同步指示碼，用于完成串行 數(shù)據(jù)的幀頭定位與同步；控制碼(CONTROL CODE)用于傳送讀寫控制信號(hào)和模式選擇信號(hào)；模式選擇包括 普通模式和緩存模式，普通模式即CPU可以直接通過串行總線訪問目標(biāo)設(shè)備；而緩存模式 即串行控制主模塊與RAM存儲(chǔ)器進(jìn)行讀寫操作，不需要CPU參與。地址(ADDR)用于傳送外設(shè)的地址信息；數(shù)據(jù)(DATA)用于傳送與外設(shè)通信的有效數(shù)據(jù)；狀態(tài)碼(STATUS)用于指示數(shù)據(jù)信息傳輸狀態(tài)；保留碼(RESERVED)備用的數(shù)據(jù)字段，用于傳送根據(jù)外設(shè)定義的數(shù)據(jù)信息，其字 節(jié)數(shù)量根據(jù)實(shí)際外設(shè)的情況定義；奇偶校驗(yàn)碼(CRC)用于數(shù)據(jù)效驗(yàn)，并用于完成串行數(shù)據(jù)的幀尾定位。外設(shè)與主控設(shè)備通信的具體流程為外設(shè)的串行控制從模塊與主控設(shè)備的串行控 制主模塊之間以傳統(tǒng)的串行通信方式進(jìn)行數(shù)據(jù)讀寫操作；串行控制主模塊先獲取CPU的 工作狀態(tài)，確定CPU時(shí)處于空閑狀態(tài)還是處于繁忙狀態(tài)，根據(jù)CPU的工作狀態(tài)確定狀態(tài)碼 (STATUS)中的模式選擇信號(hào)；然后，串行控制主模塊再將外設(shè)傳輸?shù)臄?shù)據(jù)、外設(shè)相應(yīng)的地 址信息以及確定CPU工作狀態(tài)的狀態(tài)碼(STATUS)等成幀處理為串行幀結(jié)構(gòu)，根據(jù)狀態(tài)碼 (STATUS)中模式選擇信號(hào)確定的工作模式，與主控設(shè)備的CPU進(jìn)行數(shù)據(jù)讀寫操作。從上述 通信流程可以看到，串行控制主模塊通過與CPU的通信，實(shí)現(xiàn)了兩者之間串行讀寫工作模 式的自動(dòng)調(diào)整功能，提高了外設(shè)與主控設(shè)備的數(shù)據(jù)讀寫效率。利用特殊的串行幀結(jié)構(gòu)，在與 外設(shè)進(jìn)行串行數(shù)據(jù)通信的同時(shí)，還能夠借助串行幀中的保留碼(RESERVED)進(jìn)行實(shí)時(shí)數(shù)據(jù) 傳輸。下面以SDH通信設(shè)備作為外設(shè)為例，由SDH通信設(shè)備與主控設(shè)備的通信過程，進(jìn)一 步說明本發(fā)明的數(shù)據(jù)讀寫過程及相應(yīng)的效果。實(shí)施例首先根據(jù)SDH通信設(shè)備的通信特點(diǎn)，確定主控設(shè)備與SDH通信設(shè)備之間讀寫操作 所采用的串行幀結(jié)構(gòu)同步碼(SYNC CODE)占用3個(gè)字節(jié)；傳送2個(gè)連續(xù)的固定數(shù)值與1個(gè)可變數(shù)值 (該數(shù)值作為主備總線間幀頭偏移的調(diào)整)；串行總線根據(jù)SDH系統(tǒng)幀脈沖和收到的2個(gè)固 定數(shù)值完成串行總線的幀頭定位。控制碼(CONTROL CODE)占用1個(gè)字節(jié)；傳送讀寫控制信號(hào)和模式選擇信號(hào)(用 于手動(dòng)和自動(dòng)模式切換)。地址(ADDR)占用2個(gè)字節(jié)；傳送16位地址信息。
數(shù)據(jù)(DATA)占用2個(gè)字節(jié)；傳送16位有效數(shù)據(jù)。狀態(tài)碼(STATUS)占用1個(gè)字節(jié)；指示“操作成功”、“等待”等狀態(tài)信息。
保留碼(RESERVED):根據(jù)實(shí)際外設(shè)的情況定義。奇偶校驗(yàn)碼(CRC)占用1個(gè)字節(jié)；使用CRC-16校驗(yàn)。利用本發(fā)明的串行總線讀寫控制方法，既可以支持對(duì)特定外設(shè)的數(shù)據(jù)讀寫，也支 持對(duì)多個(gè)外設(shè)的大量數(shù)據(jù)的自動(dòng)讀寫，通過串行控制主模塊的工作模式調(diào)整功能，自動(dòng)切 換控制串行控制主模塊與主控設(shè)備CPU的串行總線讀寫工作模式。主控設(shè)備與多個(gè)SDH通信設(shè)備進(jìn)行串行數(shù)據(jù)通信，將對(duì)多個(gè)SDH通信設(shè)備編制不 同的地址信息。當(dāng)主控設(shè)備主動(dòng)訪問一個(gè)SDH通信設(shè)備或者多個(gè)SDH通信設(shè)備一一依次訪 問主控設(shè)備時(shí)，每次啟動(dòng)串行數(shù)據(jù)通信時(shí)主控設(shè)備的CPU都是處于空閑狀態(tài)的，因此主控 設(shè)備的CPU與串行控制主模塊的串行總線讀寫操作采用普通模式，即主控設(shè)備的CPU與串 行控制主模塊通過并行讀寫接口進(jìn)行數(shù)據(jù)讀寫操作，直接通過串行控制主模塊依次處理各 個(gè)SDH通信設(shè)備的讀寫數(shù)據(jù)。當(dāng)多個(gè)SDH通信設(shè)備同時(shí)訪問主控設(shè)備時(shí)，主控設(shè)備的CPU被 其中一路SDH通信設(shè)備占用后，后續(xù)的串行數(shù)據(jù)通信啟動(dòng)時(shí)，CPU處于繁忙狀態(tài)，以此不能 夠直接與CPU建立串行數(shù)據(jù)通信鏈路，此時(shí)主控設(shè)備的CPU與串行控制主模塊的串行總線 讀寫操作則采用緩存模式，即主控設(shè)備的串行控制主模塊將串行總線讀寫操作切換至主控 設(shè)備內(nèi)部的RAM存儲(chǔ)器上，將不同SDH通信設(shè)備讀寫的數(shù)據(jù)信息連同SDH通信設(shè)備的地址 信息一起，按地址信息的不同分別存儲(chǔ)在RAM存儲(chǔ)器的不同區(qū)域；當(dāng)CPU處理完在先的串行 數(shù)據(jù)通信，恢復(fù)空閑狀態(tài)后，CPU再直接對(duì)RAM存儲(chǔ)器進(jìn)行讀取操作，一次性提取預(yù)先存儲(chǔ) 在RAM中的全部數(shù)據(jù)，之后再根據(jù)地址信息識(shí)別不同SDH通信設(shè)備讀寫的數(shù)據(jù)信息，并進(jìn)行 后續(xù)的處理。采用這樣的串行總線讀寫控制方法，SDH通信設(shè)備與主控設(shè)備之間的串行數(shù)據(jù) 通信無需因主控設(shè)備CPU的繁忙而等待，而是讓主控設(shè)備與多個(gè)SDH通信設(shè)備直接建立多 路并行的串行數(shù)據(jù)通信鏈路，只是現(xiàn)將不能直接與CPU進(jìn)行讀寫操作的數(shù)據(jù)緩存入RAM存 儲(chǔ)器中，再由CPU向RAM存儲(chǔ)器提取數(shù)據(jù)。通過RAM存儲(chǔ)器的緩存處理，使得多路SDH通信 設(shè)備能夠與主控設(shè)備進(jìn)行并行的串行數(shù)據(jù)傳輸，并且由于CPU與RAM存儲(chǔ)器之間的數(shù)據(jù)讀 寫速度遠(yuǎn)大于SDH通信設(shè)備與CPU之間的串行數(shù)據(jù)通信速度，這些數(shù)據(jù)不會(huì)在RAM存儲(chǔ)器 中長時(shí)間滯留，因此在總體上節(jié)省了數(shù)據(jù)傳輸時(shí)間，提高了多個(gè)SDH通信設(shè)備與主控設(shè)備 之間串行數(shù)據(jù)通信的效率。串行總線讀寫數(shù)據(jù)的同步，主要是根據(jù)幀脈沖信號(hào)(Framer Pulse)和同步碼 (SYNCC0DE)確定幀頭位置，而后從串行幀的控制碼(CONTROL CODE)中提取相應(yīng)的控制信 號(hào)，再根據(jù)隨后接收到的地址數(shù)據(jù)信息，完成信息傳遞和相應(yīng)的讀寫操作，并返回相應(yīng)的狀 態(tài)碼(STATUS)信息。以SDH通信設(shè)備的外設(shè)為例；如圖3所示，根據(jù)SDH通信設(shè)備的特點(diǎn)， 使用SDH系統(tǒng)時(shí)鐘(Clock)和SDH幀脈沖信號(hào)(Framer Pulse)作為系統(tǒng)同步信號(hào)，在串行 總線中則SDH系統(tǒng)時(shí)鐘作為收發(fā)時(shí)鐘，而SDH幀脈沖信號(hào)作為串行數(shù)據(jù)的同步指示，而在兩 個(gè)脈沖信號(hào)間則使用SYNC CODE作為同步指示。由于在兩個(gè)幀脈沖信號(hào)之間的串行幀格式 位置是固定不變的，因此不必?fù)?dān)心SYNC CODE和DATA出現(xiàn)沖突。由于SDH設(shè)備的同步性特 點(diǎn)，可以通過串行總線傳輸SDH實(shí)時(shí)數(shù)據(jù)(如E1/F1字節(jié)，64KBps數(shù)據(jù)信息等)，這些字節(jié) 相對(duì)于幀脈沖信號(hào)(Framer Pulse)的位置固定，因此在串行總線中可以使用特定的字節(jié) (如保留碼)進(jìn)行傳輸，這種傳輸方式不會(huì)對(duì)串行總線的帶寬有所影響；同時(shí)，在實(shí)際應(yīng)用中，兩個(gè)幀脈沖信號(hào)(Framer Pulse)間傳輸?shù)拇袔捎谑嵌啻沃貜?fù)發(fā)送，因此也不會(huì)對(duì) 讀寫效率產(chǎn)生影響。從而，在與SDH通信設(shè)備進(jìn)行串行數(shù)據(jù)通信的同時(shí)，還實(shí)現(xiàn)了 SDH實(shí)時(shí) 數(shù)據(jù)的傳輸，進(jìn)一步的提高了通信效率。
最后說明的是，以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照較 佳實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本發(fā)明的技 術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的宗旨和范圍，其均應(yīng)涵蓋在本 發(fā)明的權(quán)利要求范圍當(dāng)中。
權(quán)利要求
一種自動(dòng)訪問的串行總線讀寫控制方法，用于主控設(shè)備與多個(gè)外設(shè)之間的串行數(shù)據(jù)通信；所述主控設(shè)備的串行控制主模塊與外設(shè)的串行控制從模塊通過串行總線連接，并以傳統(tǒng)的串行數(shù)據(jù)通信方式進(jìn)行通信；主控設(shè)備的串行控制主模塊分別與主控設(shè)備的CPU和RAM存儲(chǔ)器通過并行讀寫接口連接，完成串行控制主模塊與CPU之間的串行總線讀寫；其特征在于串行控制主模塊與CPU之間的串行總線讀寫采用如下步驟進(jìn)行控制a)CPU對(duì)外設(shè)編制地址信息，以地址信息區(qū)分不同的外設(shè)；b)串行控制主模塊獲取CPU的工作狀態(tài)，確定CPU時(shí)處于空閑狀態(tài)還是處于繁忙狀態(tài)；當(dāng)CPU處于空閑狀態(tài)時(shí)執(zhí)行步驟c)，當(dāng)CPU處于繁忙狀態(tài)時(shí)執(zhí)行步驟d)；c)由主控設(shè)備的CPU與串行控制主模塊進(jìn)行數(shù)據(jù)讀寫操作，直接通過串行控制主模塊訪問目標(biāo)地址信息所對(duì)應(yīng)的外設(shè)；d)串行控制主模塊將包含地址信息的數(shù)據(jù)讀寫操作切換到主控設(shè)備內(nèi)部的RAM存儲(chǔ)器上，將讀寫的數(shù)據(jù)信息連同外設(shè)的地址信息分址地存儲(chǔ)在RAM存儲(chǔ)器中；在CPU空閑后，再由CPU對(duì)RAM存儲(chǔ)器進(jìn)行讀寫操作，提取RAM存儲(chǔ)器中存儲(chǔ)的地址信息和數(shù)據(jù)信息。
2.根據(jù)權(quán)利要求1所述的自動(dòng)訪問的串行總線讀寫控制方法，其特征在于所述串行 控制主模塊與CPU之間的串行總線讀寫的數(shù)據(jù)采用串行幀結(jié)構(gòu)進(jìn)行傳輸，所述串行幀包括 同步碼、控制碼、地址碼、數(shù)據(jù)碼、狀態(tài)碼和奇偶效驗(yàn)碼；其中，同步碼用于完成串行數(shù)據(jù)的幀頭定位與同步；控制碼用于傳送讀寫控制信號(hào)和模式選擇信號(hào)；地址碼用于傳送外設(shè)的地址信息；數(shù)據(jù)碼用于傳送與外設(shè)通信的有效數(shù)據(jù)；狀態(tài)碼用于指示信息傳輸狀態(tài)；奇偶校驗(yàn)碼用于數(shù)據(jù)效驗(yàn)，并作為串行幀的幀尾指示。
3.根據(jù)權(quán)利要求2所述的自動(dòng)訪問的串行總線讀寫控制方法，其特征在于所述數(shù)據(jù) 幀還包括保留碼，所述保留碼用于傳送根據(jù)外設(shè)定義的數(shù)據(jù)信息。
全文摘要
本發(fā)明提供一種自動(dòng)訪問的串行總線讀寫控制方法，用于主控設(shè)備與多個(gè)外設(shè)之間的串行數(shù)據(jù)通信。采用本方法，多個(gè)外設(shè)與主控設(shè)備之間的串行數(shù)據(jù)通信無需因主控設(shè)備CPU的繁忙而等待，而是通過RAM存儲(chǔ)器的緩存處理，使得多路外設(shè)能夠與主控設(shè)備進(jìn)行并行的串行數(shù)據(jù)傳輸，并且由于CPU與RAM存儲(chǔ)器之間的數(shù)據(jù)讀寫速度遠(yuǎn)大于外設(shè)與CPU之間的串行數(shù)據(jù)通信速度，這些數(shù)據(jù)不會(huì)在RAM存儲(chǔ)器中長時(shí)間滯留，因此在總體上節(jié)省了數(shù)據(jù)傳輸時(shí)間，提高了多個(gè)外設(shè)與主控設(shè)備之間串行數(shù)據(jù)通信的效率。
文檔編號(hào)G06F13/42GK101866328SQ201010138100
公開日2010年10月20日 申請(qǐng)日期2010年4月1日 優(yōu)先權(quán)日2010年4月1日
發(fā)明者張峰, 王偉, 龔生建 申請(qǐng)人:和記奧普泰通信技術(shù)有限公司