專利名稱：一種集成電路工藝參數(shù)模型的優(yōu)化方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路設(shè)計中的優(yōu)化方法，具體涉及一種對集成電路工藝參數(shù) 模型進(jìn)行優(yōu)化的方法。
背景技術(shù)：
現(xiàn)代集成電路設(shè)計的復(fù)雜程度使得人們不再可以通過簡單的手工計算來對電路 參數(shù)和特性進(jìn)行分析，且又不能如同傳統(tǒng)電路一般利用面包板或印刷電路板進(jìn)行實驗來驗 證設(shè)計結(jié)果。為了保證設(shè)計的成功率和提高生產(chǎn)時的良品率，設(shè)計人員在設(shè)計電路時不得 不借助于諸如 SPICE (Simulation Program withlntegrated Circuit Emphasis)這樣的計 算機仿真程序來對電路進(jìn)行研究和分析。SPICE仿真軟件通過求解數(shù)學(xué)方程組的方法來獲得相關(guān)的電路參數(shù)，并以此幫助 設(shè)計人員驗證或預(yù)測電路的行為，其求解的精確程度起決于仿真時所采用的工藝參數(shù)模 型。工藝參數(shù)模型則定義了描述器件特性所需的方程式和相關(guān)的參數(shù)。但是，物理器件的尺 寸縮小所帶來的一些復(fù)雜物理效應(yīng)使得計算用的方程式已無法從器件物理中直接導(dǎo)出，而 不得不采用加入經(jīng)驗參數(shù)和公式的方法來修正模型，以提高計算的精確程度。為了使工藝 參數(shù)模型盡可能的準(zhǔn)確，這些經(jīng)驗參數(shù)多由實際制造的器件的測試數(shù)據(jù)經(jīng)擬合后得到?？?見精確的仿真結(jié)果十分依賴于精確的工藝參數(shù)模型。目前，可以用于集成電路的仿真的工藝參數(shù)模型有很多，如比較常見的模型是加 州大學(xué)伯克利分校于 1993 年提出 BSIM3 (Berkeley Short channellnsulated gate field effect transistor Model 3)模型，該模型的最后一個版本BSIM3v3更是于1996年時獲得 業(yè)界承認(rèn)，作為第一個通行的標(biāo)準(zhǔn)模型被半導(dǎo)體圓晶廠和集成電路設(shè)計公司所廣泛采用。該模型是一種以物理分析模擬結(jié)果和參數(shù)提取為基礎(chǔ)所建立的數(shù)學(xué)參數(shù)模型集， 可以依照器件的尺寸的縮放等比率的描述器件的特性。該參數(shù)集大約包含140多個參數(shù)， 根據(jù)不同的仿真目的可能使用其中的40到100個左右的參數(shù)，這就帶來了兩個方面的問 題一方面，參與仿真參數(shù)眾多，仿真復(fù)雜度高；另一方面，根據(jù)不同的仿真目的或參數(shù)提 取的差別，模型中的參數(shù)的數(shù)目可能不相同。此外，由于工藝加工的不確定性，當(dāng)加工制造發(fā)生變化時，模型參數(shù)值也必須隨之 變化以反映實際的物理效應(yīng)。而通常的集成電路設(shè)計多是針對某次加工的晶片的測試數(shù)據(jù) 經(jīng)擬合后而得到的模型，并據(jù)此進(jìn)行設(shè)計和驗證。一旦工藝加工中發(fā)生變化，仿真模擬的結(jié) 果就必然偏離實際加工結(jié)果，這可能導(dǎo)致電路無法正常工作或特性不同。因此，在很多情況 下設(shè)計者必須對設(shè)計進(jìn)行折中，使其能在一定工藝變化范圍內(nèi)正常工作。盡管數(shù)十年來集成電路加工技術(shù)在不斷進(jìn)步，但是在晶片上不同位置之間、不同 晶片之間以及不同批次晶片之間的工藝參數(shù)仍然體現(xiàn)出很大的可變性，這種變化直接影響 了晶體管的性能，增加了電路設(shè)計的復(fù)雜度，降低了最終產(chǎn)品的成品率。這就需要一種行之 有效的方法來對不同的工藝參數(shù)模型進(jìn)行優(yōu)化來解決這一問題。

發(fā)明內(nèi)容
針對這一問題，本發(fā)明的目的是提供一種方法來對工藝參數(shù)模型進(jìn)行優(yōu)化，進(jìn)而 得到一個優(yōu)化模型，以降低設(shè)計中工藝參數(shù)等變化對電路性能的影響，使基于該模型設(shè)計 的電路更能適應(yīng)各種工藝參數(shù)的變化，達(dá)到提高電路設(shè)計的成功率和最終產(chǎn)品的成品率的 目的。為了達(dá)到上述目的，本發(fā)明采用的技術(shù)方法包括以不同種類的從不同廠家、不 同特征尺寸的不同晶片，不同批次集成電路晶片中提取的工藝參數(shù)建立工藝參數(shù)模型數(shù)據(jù) 庫；根據(jù)設(shè)計的電路的類型和特點，從數(shù)據(jù)庫中選中數(shù)個工藝參數(shù)模型作為待優(yōu)化對象，以 數(shù)值統(tǒng)計分析方法為基礎(chǔ)，對集成電路工藝參數(shù)模型進(jìn)行優(yōu)化；優(yōu)化對象為代表不同工藝 特征的參數(shù)模型。本發(fā)明所述的數(shù)值統(tǒng)計分析方法包括以下三種采用模型參數(shù)算術(shù)平均優(yōu)化法對 模型進(jìn)行優(yōu)化；采用模型參數(shù)平方平均優(yōu)化法對模型進(jìn)行優(yōu)化；采用模型參數(shù)中位數(shù)優(yōu)化 法對模型進(jìn)行優(yōu)化，優(yōu)化結(jié)果需須通過仿真來判斷和驗證，如不能滿足，通過改變優(yōu)化工藝 參數(shù)變化范圍，或選擇不同的優(yōu)化方法再進(jìn)行優(yōu)化，直到得到優(yōu)化模型能有效適應(yīng)工藝參 數(shù)的變化為止。所述的優(yōu)化對象的優(yōu)化模型的類型為BSIM3器件模型。本發(fā)明的工藝參數(shù)模型數(shù)據(jù)庫用途在于存儲工藝參數(shù)模型，提供可供優(yōu)化的參數(shù) 范圍和模型對象。在設(shè)計電路時，設(shè)計人員根據(jù)所設(shè)計的電路的目標(biāo)、性能以及對工藝的要求，確定 工藝參數(shù)變化可能覆蓋的范圍，并據(jù)此從數(shù)據(jù)庫中選取符合該范圍的參數(shù)模型作為優(yōu)化對 象。如果選擇的這些工藝參數(shù)模型的參數(shù)在數(shù)目上有所不同時，自動對這些參數(shù)進(jìn)行統(tǒng)一 化處理。一旦確定待優(yōu)化的工藝模型、參數(shù)范圍以及電路特征后，設(shè)計人員根據(jù)需要，進(jìn)一 步選擇適當(dāng)?shù)墓に噮?shù)優(yōu)化方法對上述步驟中選取的工藝模型進(jìn)行優(yōu)化。待模型參數(shù)優(yōu)化結(jié)束后，自動生成并導(dǎo)出經(jīng)優(yōu)化的工藝參數(shù)模型，并利用仿真軟 件結(jié)合該優(yōu)化模型對電路進(jìn)行設(shè)計和驗證，判斷其是否滿足要求。如不滿足，可通過改變優(yōu) 化工藝參數(shù)變化范圍等因素，也可選擇不同的優(yōu)化方法對模型進(jìn)行優(yōu)化，直到得到優(yōu)化模 型能有效適應(yīng)工藝參數(shù)的變化為止。本發(fā)明的有益效果是利用本發(fā)明的方法可以有效降低設(shè)計中工藝參數(shù)等變化對 電路性能的影響，使基于該模型設(shè)計的電路更能適應(yīng)各種工藝參數(shù)的變化，達(dá)到提高電路 設(shè)計的成功率和最終產(chǎn)品的成品率的目的。


圖1本發(fā)明所涉及的技術(shù)方法的基本流程圖。圖2所采用的不同工藝參數(shù)模型的閾值電壓的分布情況。圖3包含了優(yōu)化結(jié)果的閾值電壓的分布情況。
具體實施例方式為了更好的理解本發(fā)明以及表明本發(fā)明是如何實現(xiàn)的，下面將結(jié)合本發(fā)明的一個具體實施方式
來進(jìn)行描述。為得到優(yōu)化模型以減小工藝對設(shè)計的影響，本發(fā)明通過以下幾 個步驟來對這些工藝模型參數(shù)進(jìn)行優(yōu)化，其基本流程如圖1所示第一步在工藝參數(shù)模型選擇階段10，設(shè)計人員根據(jù)需要，從工藝參數(shù)模型數(shù)據(jù) 庫中選中數(shù)個工藝參數(shù)模型作為待優(yōu)化對象，并將每個參數(shù)分組顯示，使設(shè)計者可以直觀 地觀察參數(shù)的分布情況，幫助其在設(shè)計電路之前了解這些工藝變化的總體趨勢，有助于電 路的設(shè)計。如設(shè)計者想觀察這些模型在閾值電壓上的差別，其輸出結(jié)果如圖2所示。圖中 20字符代表顯示的參數(shù)的名稱，圖中黑點21則代表了不同的模型中該參數(shù)的取值。第二步獲得需要優(yōu)化的模型信息后，判斷這些模型的參數(shù)的數(shù)目是否相同11。 如果不同，以參數(shù)數(shù)目最多模型為基準(zhǔn)，使用該類型模型的默認(rèn)參數(shù)值補足的參數(shù)12。如果 參數(shù)數(shù)目相同則跳過該步驟。第三步在階段13中，首先根據(jù)設(shè)計的電路的類型和特點，選擇適當(dāng)?shù)膬?yōu)化方法。 具體來說，可從模型參數(shù)算術(shù)平均優(yōu)化法、模型參數(shù)平方平均優(yōu)化法或模型參數(shù)中位數(shù)優(yōu) 化法中選擇一種優(yōu)化方法對模型進(jìn)行優(yōu)化14。至于選用何種優(yōu)化方法或優(yōu)化結(jié)果是否符合 需要，仍然必須通過仿真來判斷和驗證。(1)模型參數(shù)算術(shù)平均優(yōu)化法該方法通過求解所選模型的同類參數(shù)的算術(shù)平均數(shù)的方法分別對參數(shù)模型中的 每個參數(shù)進(jìn)行優(yōu)化，其計算過程可由下式描述式中Mi表示模型中某個參數(shù)的算術(shù)平均優(yōu)化結(jié)果，x,表示待優(yōu)化的參數(shù)，n表示 選取的模型的個數(shù)。使用該方法對模型參數(shù)進(jìn)行參數(shù)優(yōu)化時，其結(jié)果較中位數(shù)法更少受到隨機因素的 影響，但是較易受到極大值和極小值的影響。但是，算術(shù)平均數(shù)的大小與一組數(shù)據(jù)里的每個 數(shù)據(jù)均有關(guān)系，其中任何數(shù)據(jù)的變動都會相應(yīng)引起平均數(shù)的變動，具有很好的敏感性。(2)模型參數(shù)平方平均優(yōu)化法該方法通過求解所選模型的同類參數(shù)的均方根的方法分別對模型中的每個參數(shù) 進(jìn)行優(yōu)化，其計算過程可由下式描述式中M2表示模型中某個參數(shù)的平方平均優(yōu)化結(jié)果，x,表示待優(yōu)化的參數(shù)，n表示 選取的模型的個數(shù)。其中m2的符號和Xi —致，即參數(shù)Xi < 0則M2 < 0。使用該方法對模型參數(shù)進(jìn)行優(yōu)化后，還可通過該結(jié)果得到所選模型和優(yōu)化結(jié)果的 標(biāo)準(zhǔn)差，用于判斷所選模型偏離優(yōu)化結(jié)果的程度。(3)模型參數(shù)中位數(shù)優(yōu)化法該方法通過搜索所選模型的同類參數(shù)的中位數(shù)的方法分別對模型中的每個參數(shù) 進(jìn)行優(yōu)化。其搜索方法為將所選的模型的同類參數(shù)按照大小順序排列。如果數(shù)據(jù)的個數(shù) 是奇數(shù)，則中間那個數(shù)據(jù)就是這組參數(shù)的中位數(shù)；如果數(shù)據(jù)的個數(shù)是偶數(shù)，則中間那兩個數(shù) 據(jù)的算術(shù)平均數(shù)就是這組參數(shù)的中位數(shù)。最后取中位數(shù)為優(yōu)化結(jié)果。 由于中位數(shù)優(yōu)化法不受分布所選參數(shù)的極大或極小值的影響，從而在一定程度上提高了中位數(shù)對分布數(shù)據(jù)的代表性，在此點上較算術(shù)平均優(yōu)化法更好。但是由于中位數(shù)只 與其位置有關(guān)，某些數(shù)據(jù)的變動對它的中位數(shù)沒有影響，因此敏感性較差。第四步當(dāng)模型參數(shù)優(yōu)化結(jié)束后，生成并導(dǎo)出經(jīng)優(yōu)化的工藝參數(shù)模型15。另外，設(shè) 計者也可選擇將優(yōu)化結(jié)果和其他參數(shù)一起顯示輸出，直觀地進(jìn)行觀察。包含了優(yōu)化結(jié)果的 閾值電壓的分布情況如圖3所示，圖中所示的黑點30表示該優(yōu)化結(jié)果。第五步使用該優(yōu)化模型對電路進(jìn)行設(shè)計并和所選中的范圍中的工藝模型進(jìn)行比 較，判斷其設(shè)計結(jié)果是否能適應(yīng)工藝參數(shù)的變化16。如果能適應(yīng)變化并符合電路的設(shè)計要 求則終止這一過程；如果不符合則返回第三步重新選擇優(yōu)化方法重新對模型進(jìn)行優(yōu)化，直 到符合要求為止。按照上述步驟和算法可以有效的對多個工藝參數(shù)模型進(jìn)行優(yōu)化并得到一個能適 應(yīng)工藝參數(shù)變化模型，利用其進(jìn)行電路設(shè)計可有效降低工藝參數(shù)變化對電路性能帶來的影 響。下面以一個具體的電路來顯示本發(fā)明所帶來的技術(shù)效果。在反相器閾值電壓量化比較器為基礎(chǔ)的超高速并行模數(shù)轉(zhuǎn)換器的設(shè)計中，由于比 較器的閾值電壓與構(gòu)成比較器的晶體管的閾值電壓和尺寸等因素密切相關(guān)，一旦工藝參數(shù) 發(fā)生變化，必然導(dǎo)致比較器的閾值電壓也隨之變化，最后影響到整個的模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換 精度。若設(shè)計采用臺灣積體電路制造股份有限公司(TSMC)的0. 18 ii m CMOS工藝來設(shè)計 一個6位閾值電壓量化模數(shù)轉(zhuǎn)換器。其工藝參數(shù)的可能的變化范圍如表1所示。表1工藝參數(shù)模型基本情況簡表 采用中國專利(申請?zhí)?008102334228)中記載的方法，分別以T29B工藝參數(shù)模 型和一個使用模型參數(shù)算術(shù)平均優(yōu)化法對以上模型進(jìn)行優(yōu)化的模型對該電路進(jìn)行設(shè)計和 仿真，便可得到表2所示的工藝模型變化時對非線性誤差造成的影響。表中的差分非線性 誤差(DNL)和積分非線性誤差(INL)的單位為LSB，且為了方便比較已將其全部換算為正數(shù)。表2優(yōu)化模型設(shè)計結(jié)果與T29B模型設(shè)計結(jié)果對比 從上表中可以看出，使用該優(yōu)化模型設(shè)計反相器閾值電壓量化模數(shù)轉(zhuǎn)換器電路可 以使DNL，尤其是INL有效降低至0. 5LSB以內(nèi)。而即便是對于兩個DNL和INL有所增大的 工藝，從結(jié)果當(dāng)中也不難發(fā)現(xiàn)，其DNL均未超過0. 1LSB，而INL亦小于0. 5LSB，符合模數(shù)轉(zhuǎn) 換器對于DNL和INL小于士0. 5LSB的要求?？梢姡褂脙?yōu)化模型設(shè)計電路，在無需修改電路中單元物理尺寸的情況下，即可有 效降低工藝參數(shù)變化對于電路性能的影響，使電路性能參數(shù)更加均勻，變化更小。應(yīng)該注意的是這里所述的實施例不是為了限制本發(fā)明而僅只是為了說明。本發(fā)明 的實施過程中，許多可選方案和修改都是可以采用的，而不背離其精神和范圍。因此，熟知 本技術(shù)領(lǐng)域的人員對以上所述的具體實施的修改和變化也包含在本發(fā)明的范圍內(nèi)的。
權(quán)利要求
一種集成電路工藝參數(shù)模型的優(yōu)化方法，其特征在于以不同種類的從不同廠家、不同特征尺寸的不同晶片，不同批次集成電路晶片中提取的工藝參數(shù)建立工藝參數(shù)模型數(shù)據(jù)庫；根據(jù)設(shè)計的電路的類型和特點，從數(shù)據(jù)庫中選中數(shù)個工藝參數(shù)模型作為待優(yōu)化對象，以數(shù)值統(tǒng)計分析方法為基礎(chǔ)，對集成電路工藝參數(shù)模型進(jìn)行優(yōu)化；優(yōu)化對象為代表不同工藝特征的參數(shù)模型。
2.如權(quán)利要求1所述的集成電路工藝參數(shù)模型的優(yōu)化方法，其特征在于利用以下三 種數(shù)值統(tǒng)計分析法對模型進(jìn)行優(yōu)化，包括采用模型參數(shù)算術(shù)平均優(yōu)化法對模型進(jìn)行優(yōu)化； 采用模型參數(shù)平方平均優(yōu)化法對模型進(jìn)行優(yōu)化；采用模型參數(shù)中位數(shù)優(yōu)化法對模型進(jìn)行優(yōu) 化，優(yōu)化結(jié)果需須通過仿真來判斷和驗證，如不能滿足，通過改變優(yōu)化工藝參數(shù)變化范圍， 或選擇不同的優(yōu)化方法再進(jìn)行優(yōu)化，直到得到優(yōu)化模型能有效適應(yīng)工藝參數(shù)的變化為止。
3.如權(quán)利要求1所述的一種集成電路工藝參數(shù)模型的優(yōu)化方法，其特征在于優(yōu)化對 象的優(yōu)化模型的類型為BSIM3器件模型。
全文摘要
本發(fā)明涉及一種集成電路設(shè)計中的優(yōu)化方法，具體涉及一種對集成電路工藝參數(shù)模型進(jìn)行優(yōu)化的方法。本發(fā)明以不同種類的從不同廠家、不同特征尺寸的不同晶片，不同批次集成電路晶片中提取的工藝參數(shù)建立工藝參數(shù)模型數(shù)據(jù)庫；根據(jù)設(shè)計的電路的類型和特點，從數(shù)據(jù)庫中選中數(shù)個工藝參數(shù)模型作為待優(yōu)化對象，以數(shù)值統(tǒng)計分析方法為基礎(chǔ)，對集成電路工藝參數(shù)模型進(jìn)行優(yōu)化；優(yōu)化對象為代表不同工藝特征的參數(shù)模型。利用本發(fā)明的方法設(shè)計集成電路可以有效降低工藝參數(shù)等變化對電路性能的影響，使基于該模型設(shè)計的電路更能適應(yīng)各種工藝參數(shù)的變化，達(dá)到提高電路設(shè)計的成功率和最終產(chǎn)品的成品率的目的。
文檔編號G06F17/50GK101840451SQ201010152160
公開日2010年9月22日 申請日期2010年4月21日 優(yōu)先權(quán)日2010年4月21日
發(fā)明者唐翰犀, 戴宏, 陳英濤 申請人:云南大學(xué)