專利名稱：半導(dǎo)體裝置和利用了該半導(dǎo)體裝置的行車記錄儀的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通過總線與多個外部設(shè)備連接的半導(dǎo)體裝置。
背景技術(shù)：
近年來，電路的小型化和低功耗化等在推進(jìn)，通過總線與多個外部設(shè)備連接的半 導(dǎo)體裝置(控制器IC)的接口電壓有變低的傾向。受這樣的尖端動向的影響，面向大量生 產(chǎn)的機(jī)器市場，與半導(dǎo)體裝置一起作為系統(tǒng)使用的多個外部設(shè)備同樣也在低電壓化。此外，作為與上述相關(guān)聯(lián)的現(xiàn)有技術(shù)的 一例(一總線連接多個設(shè)備的構(gòu)造)，可以 舉出特開2004-326153號公報。

發(fā)明內(nèi)容
另一方面，對于少量生產(chǎn)的機(jī)器，通過對半導(dǎo)體裝置(控制器IC)組合各種外部設(shè) 備而構(gòu)造系統(tǒng)，各個外部設(shè)備的接口電壓的推薦范圍(工作保證范圍)涉及許多方面。由此，如果想通過單一的總線將上述多個外部設(shè)備與半導(dǎo)體裝置連接，會有對總 線設(shè)定的接口電壓的可設(shè)定范圍變窄，該設(shè)定變得困難的情況。圖299是表示通過總線與多個外部設(shè)備連接的半導(dǎo)體裝置的一現(xiàn)有例的模塊圖， 圖300是表示圖299的半導(dǎo)體裝置中的接口電壓的設(shè)定范圍的圖。如圖300所示，在外部 設(shè)備A、B、C各個接口電壓的推薦范圍(工作保證范圍)不同的情況下，由于必須在這些 全部重復(fù)的電壓范圍內(nèi)設(shè)定總線的接口電壓，所以總線上設(shè)定的接口電壓的可設(shè)定范圍變 窄，其設(shè)定變得非常困難。另外，為使多個外部設(shè)備穩(wěn)定工作，也需要對半導(dǎo)體裝置(控制 器IC)的電源外圍電路或印刷基板(PCB(Printed Circuit Board))的設(shè)計下功夫，使得成 本上升。圖301是表示通過總線與多個外部設(shè)備連接的半導(dǎo)體裝置的另一現(xiàn)有例的模塊 圖，圖302是表示圖301的半導(dǎo)體裝置中的接口電壓的設(shè)定范圍的圖。如圖301和圖302所 示，若使用變壓接口 IC (電平移位器IC)，使外部設(shè)備C的接口電壓的推薦范圍(工作保證 范圍)電平移動，則可以放大總線上設(shè)定的接口電壓的可設(shè)定范圍。然而，這樣的構(gòu)造由于 另外需要上述變壓接口 IC(電平移位器IC)，所以會導(dǎo)致提高成本、機(jī)器規(guī)模增大等問題。由此，本發(fā)明鑒于申請人發(fā)現(xiàn)的上述問題點，目的在于提供可容易連接接口電 壓不同的多個外部設(shè)備的半導(dǎo)體裝置、以及利用了該半導(dǎo)體裝置的行車記錄儀(drive recorder)0為達(dá)到上述目的，本發(fā)明所涉及的半導(dǎo)體裝置構(gòu)造為具有端子，用于在所述半導(dǎo) 體裝置外部連接多條總線；總線接口電路，用于將所述多條總線在所述半導(dǎo)體裝置內(nèi)部作 為同一總線處理；和控制器，連接所述總線接口電路。根據(jù)本發(fā)明所涉及的半導(dǎo)體裝置，可以容易地連接接口電壓不同的多個外部設(shè)備。此外，對于本發(fā)明的其它特征、要素、步驟、優(yōu)點和特性，通過接下來的優(yōu)選方式的詳細(xì)說明和與之相關(guān)的附圖，會變得更加清楚。


圖1是本LSI的電源系說明表。圖2是本LSI的端子功能說明表(管腳(pin) 1 管腳48)。圖3是本LSI的端子功能說明表(管腳49 管腳96)。圖4是本LSI的端子功能說明表(管腳97 管腳144)。圖5是本LSI的輸入輸出端子的等效電路構(gòu)造圖(構(gòu)造A 構(gòu)造F)。圖6是本LSI的輸入輸出端子的等效電路構(gòu)造圖(構(gòu)造G 構(gòu)造I)。
圖7是本LSI的端子配置圖。圖8是本LSI的外形尺寸圖。圖9是本LSI的電氣特性表。圖10是本LSI的模塊圖。圖11是表示自動讀取時的向串行介質(zhì)的存放順序的圖。圖12是CPU的存儲器映射。圖13是本LSI的存儲控制器與外部總線接口的構(gòu)造圖。圖14是存儲控制器寄存器映射。圖15是寄存器SCSLRn_L0W#m的詳表。圖16是寄存器SMSKRn_L0W#m的詳表。圖17是寄存器CSALIASn_L0W#m的詳表。圖18是寄存器SMCTLR的詳表。圖19是寄存器SMTMGR_SETn#m的詳表。圖20是表示外部存儲器總線I/F的讀取時序的時序圖。圖21是表示外部存儲器總線I/F的頁讀取時序的時序圖。圖22是表示外部存儲器總線I/F的寫入時序的時序圖。圖23是表示外部存儲器總線I/F的各訪問間隔的時序圖。圖24是本LSI的中斷系統(tǒng)圖。圖25是本LSI的中斷信號映射。圖26是中斷模塊的寄存器映射。圖27是看門狗定時器模塊的寄存器映射。圖28是WDT_T0RR: TOP設(shè)定和計數(shù)初始值的關(guān)系表。圖29是表示重啟控制時序的時序圖。圖30是表示中斷解除時序的時序圖。圖31是表示看門狗定時器的超時復(fù)位時序(RM0D = “1”)的時序圖。圖32是定時器、定時器計數(shù)器的構(gòu)造圖。圖33是定時器模塊的寄存器映射。圖34是UART模塊的構(gòu)造圖。圖35是UART模塊的寄存器映射。圖36是表示串行數(shù)據(jù)的傳送格式的圖。
圖37是自動RTS的時序圖表。圖38是自動CTS的時序圖表。圖39是接收緩沖寄存器RBR的詳表。圖40是發(fā)送保持寄存器THR的詳表。
圖41是除數(shù)(Divisor)鎖存器(低位)DLL的詳表。圖42是除數(shù)鎖存器(高位)DLH的詳表。圖43是中斷使能寄存器IER的詳表。圖44是中斷識別寄存器IIR的詳表。圖45是FIFO控制寄存器FCR的詳表。圖46是行控制寄存器LCR的詳表。圖47是調(diào)制解調(diào)器控制寄存器MCR的詳表。圖48是行狀態(tài)寄存器LSR的詳表。圖49是調(diào)制解調(diào)器狀態(tài)寄存器MSR詳表。圖50是暫存(scratchpad)寄存器SCR的詳表。圖51是FIFO訪問寄存器FAR的詳表。圖52是發(fā)送FIFO讀寄存器TFR的詳表。圖53是接收FIFO寫寄存器RFW的詳表。圖54是UART狀態(tài)寄存器USR的詳表。圖55是發(fā)送FIFO電平寄存器TFL的詳表。圖56是接收FIFO電平寄存器RFL的詳表。圖57是發(fā)送停止寄存器HTX的詳表。圖58是GPIO功能表。圖59是GPIO功能部的模塊圖。圖60是GPIO輸出數(shù)據(jù)寄存器gpio—swporta_dr的詳表。圖61是GPIO數(shù)據(jù)方向寄存器gpio—swporta_ddr的詳表。圖62是GPIO輸入數(shù)據(jù)寄存器gpio—ext_p0rta的詳表。圖63是GPIO中斷使能寄存器gpio—inten的詳表。圖64是GPIO端口 A中斷屏蔽寄存器gpio_intmask的詳表。圖65是端口 A中斷電平寄存器gpio_inttype_level的詳表。圖66是GPIO中斷極性寄存器gpio—int_polarity的詳表。圖67是GPIO端口 A中斷狀態(tài)gpio—intstatus的詳表。圖68是GPIO原始中斷狀態(tài)gpio_rawintstatus的詳表。圖69是GPIO中斷清除寄存器gpio—porta_eoi的詳表。圖70是表示手動(Manual)模式的時序例的PWM輸出圖。圖71是表示自動(Auto)模式的時序例的PWM輸出圖。圖72是PWM輸出波形圖。圖73是PWM周期范圍表。圖74是GPIO端子名與P麗通道號碼的對應(yīng)表。圖75是PWM功能使能寄存器PWM_EN的詳表。
圖76是PWM模式設(shè)定寄存器PWM_M0D的詳表。圖77是PWM控制寄存器PWM_CNT的詳表。圖78是PWM基準(zhǔn)時鐘分頻設(shè)定寄存器PWM_BSCKDV*的詳表。圖79是PWM輸出LOW區(qū)間寬度設(shè)定寄存器PWM_LCNT*的詳表。圖80是PWM輸出HIGH區(qū)間寬度設(shè)定寄存器PWM_HCNT*的詳表。圖81是PWM輸出脈沖數(shù)設(shè)定寄存器PWM_PULSE_NUM*的詳表。圖82是ADC的模塊圖。圖83是ADC的工作模式設(shè)定寄存器ADC_M0D的詳表。圖84是ADC抽樣觸發(fā)使能寄存器ADC_TRIGEN的詳表。圖85是ADC抽樣觸發(fā)通道0寄存器ADC_S0FTTRIG0的詳表。圖86是ADC抽樣觸發(fā)通道1寄存器ADC_S0FTTRIG1的詳表。圖87是ADC抽樣觸發(fā)通道2寄存器ADC_S0FTTRIG2的詳表。圖88是ADC抽樣觸發(fā)通道3寄存器ADC_S0FTTRIG3的詳表。圖89是ADC通道0抽樣數(shù)據(jù)寄存器ADC_DATA0的詳表。圖90是ADC通道1抽樣數(shù)據(jù)寄存器ADC_DATA1的詳表。圖91是ADC通道2抽樣數(shù)據(jù)寄存器ADC_DATA2的詳表。圖92是ADC通道3抽樣數(shù)據(jù)寄存器ADC_DATA3的詳表。圖93是ADC變換完成中斷屏蔽寄存器ADC_INTMASK的詳表。圖94是ADC變換完成中斷發(fā)生(屏蔽前)寄存器ADC_INTRSTATUS的詳表。圖95是ADC變換完成中斷發(fā)生寄存器ADC_INTSTATUS的詳表。圖96是ADC變換完成中斷清除寄存器ADC_INTCLR的詳表。圖97是時鐘發(fā)生器的模塊圖。圖98是PLL構(gòu)造圖。圖99是VCO輸出分頻設(shè)定表。圖100是包括時鐘發(fā)生器控制的系統(tǒng)系寄存器映射。圖101是表示最高頻率設(shè)定時的SYS_CLK、SSL_CLK、SSI_D0UT/DIN的關(guān)系的時序 圖。圖102是SSI中斷表。圖103是用于說明SSI傳輸模式的表。圖104是SSI模塊的寄存器映射(1)。圖105是SSI模塊的寄存器映射(2)。圖106是SSI模塊的寄存器映射(3)。圖 107 是表示 SPI 串行傳輸格式(CTRLR0 SCPOL = 0，SCPH = 0，F(xiàn)RP = OOb)的
時序圖。圖 108 是表示 SPI 串行傳輸格式(CTRLR0 SCPOL = 1，SCPH =1，F(xiàn)RP = OOb)的
時序圖。圖109是表示SSP串行傳輸格式(FRP = Olb)的時序圖。圖110是表示Microwire設(shè)定的數(shù)據(jù)接收格式(FRP = IOb)的時序圖。圖111是表示Microwire設(shè)定的數(shù)據(jù)接收格式的時序圖。
圖112是圖像處理模塊工作模式表。圖113是用于說明本LSI的寄存器訪問控制的表。圖114是使用索引寄存器的寄存器訪問的說明圖。圖115是索引寄存器IDX的詳表。圖116是時鐘控制寄存器CLKCNT的詳表。圖117是表示本LSI的1/n分頻波形的圖。圖118是時鐘分頻寄存器1CLKDIV1的詳表。圖119是時鐘分頻寄存器3CLKDIV3的詳表。
圖120是CAMCLK0_DLY電路的構(gòu)造圖。圖121是時鐘分頻寄存器4CLKDIV4的詳表。圖122是硬件工作模式設(shè)定寄存器HWM0DE的詳表。圖123是HDM0DE[3:0]寄存器設(shè)定值與工作模式的關(guān)系表。圖124是中斷控制寄存器INTCNT的詳表。圖125是中斷狀態(tài)寄存器1 :INTST1的詳表。圖126是中斷狀態(tài)寄存器2 JNTST2的詳表。圖127是中斷屏蔽寄存器1 :INTMSK1的詳表。圖128是中斷屏蔽寄存器2 JNTMSK2的詳表。圖129是本LSI系統(tǒng)的可訪問對象一覽表。圖130是圖像處理模塊的ABS地址配置圖。圖131是相機(jī)模組接口的模塊圖。圖132是與相機(jī)模組的接口信號的一覽表。圖133是表示相機(jī)時鐘(CAMCKI)需要區(qū)間的表。圖134是表示關(guān)于相機(jī)模組接口的相機(jī)圖像信號的定時條件的時序圖。圖 135 是 ICMS、ICMH 的設(shè)定表。圖136是相機(jī)信號邏輯設(shè)定寄存器CAMIF的詳表。圖137是相機(jī)信號幀開始像素位置寄存器CAMTIM的詳表。圖138是用于說明相機(jī)數(shù)據(jù)處理開始位置指定的示意圖。圖139是相機(jī)圖像濾波處理選擇寄存器CAMFLT的詳表。圖140是CAMFLT寄存器設(shè)定值與濾波處理方法的相關(guān)表。圖141是相機(jī)圖像二值化(2階調(diào)化)處理閾值寄存器FLTTHD的詳表。圖142是相機(jī)圖像棕褐色(s印ia)處理系數(shù)寄存器FLTSEP的詳表。圖143是相機(jī)圖像棕褐色處理范圍寄存器SEPRNG的詳表。圖144是相機(jī)圖像處理邊緣提取1系數(shù)寄存器FLTC0EF的詳表。圖145是相機(jī)圖像處理邊緣提取2系數(shù)寄存器FLTEDG2的詳表。圖146是X方向相機(jī)圖像大小寄存器CXSIZE的詳表。圖147是Y方向相機(jī)圖像大小寄存器CYSIZE的詳表。圖148是X方向切取開始位置寄存器CAMRSX的詳表。圖149是Y方向切取開始位置寄存器CAMRSY的詳表。圖150是X方向切取結(jié)束位置寄存器CAMREX的詳表。
圖151是Y方向切取結(jié)束位置寄存器CAMREY的詳表。圖152是亮度成分放大設(shè)定寄存器CAMYD的詳表。圖153是寄存器設(shè)定值與放大倍率的關(guān)系表。圖154是X方向縮小率設(shè)定寄存器CXSRK的詳表。圖155是Y方向縮小率設(shè)定寄存器CYSRK的詳表。圖156是縮小算法設(shè)定寄存器SRKTYPE。圖157是X方向濾波系數(shù)一覽表。圖158是雙線性的算法概要圖。圖159是表示2線串行接口的工作的時序圖。圖160是表示2線串行接口的時序條件表。圖161是串行接口控制寄存器SERICNT的詳表。圖162是串行傳輸設(shè)備地址設(shè)定寄存器SERIDEVADR的詳表。圖 163 是 SERI_HZ、CAM0FF 與 SDA、SDC 的工作的關(guān)系表。圖164是串行傳輸寄存器地址設(shè)定寄存器SERI2NDADR的詳表。圖165是各標(biāo)志(flag)與傳輸方式的關(guān)系表。圖166是串行接口位控制寄存器SERIBYTECNT的詳表。圖167是串行位Read傳輸工作時的波形圖。圖168是幀存儲器水平方向大小設(shè)定寄存器IMGHSIZE的詳表。圖169是幀存儲器垂直方向大小設(shè)定寄存器IMGVSIZE的詳表。圖170是用于說明幀存儲器的兩面使用的存儲器映射。圖171是存儲器控制寄存器MEMCNT的詳表。圖172是相機(jī)圖像存儲開始X位置設(shè)定寄存器MEMCSTAX的詳表。圖173是相機(jī)圖像存儲開始Y位置設(shè)定寄存器MEMCSTAY的詳表。圖174是存儲訪問寄存器YUV :MEMACS_YUV的詳表。圖175是表示YUV數(shù)據(jù)寫入格式的表。圖176是表示YUV數(shù)據(jù)讀出格式的表。圖177是存儲訪問寄存器RGB :MEMACS_RGB的詳表。圖178是表示RGB數(shù)據(jù)寫入格式的表。圖179是表示RGB數(shù)據(jù)讀出格式的表。圖180是存儲訪問寄存器ABS :MEMACS_ABS的詳表。圖181是存儲矩形訪問開始X位置設(shè)定寄存器MEM_ADR_STX的詳表。圖182是存儲矩形訪問開始Y位置設(shè)定寄存器MEM_ADR_STY的詳表。圖183是存儲矩形訪問結(jié)束X位置設(shè)定寄存器MEM_ADR_EDX的詳表。圖184是存儲矩形訪問結(jié)束Y位置設(shè)定寄存器MEM_ADR_EDY的詳表。圖185是表示(x，y)地址指定與存儲地址的關(guān)系的表。圖186是存儲絕對地址設(shè)定1寄存器MEM_ADR_ABS1的詳表。圖187是存儲絕對地址設(shè)定2寄存器MEM_ADR_ABS2的詳表。圖188是存儲數(shù)據(jù)透明色設(shè)定寄存器MEMTRANS的詳表。圖189是表示使用透明色設(shè)定的圖標(biāo)數(shù)據(jù)的寫入的示意圖。
圖190是存儲數(shù)據(jù)透明色屏蔽寄存器MEMTRMSK的詳表。圖191是表示圖像處理模塊與TV編碼器的連接例的系統(tǒng)連接圖。圖192是表示放大時的像素位置和生成像素的示意圖。圖193是TV編碼器控制寄存器TE_CNT的詳表。圖194是TV編碼器I/F工作設(shè)定表。圖195是TV編碼器控制寄存器2 :TE_CNT2的詳表。圖196是幀存儲器傳輸X開始位置TE_STX的詳表。圖197是幀存儲器傳輸Y開始位置TE_STY的詳表。圖198是幀存儲器傳輸X結(jié)束位置TE_EDX的詳表。圖199是幀存儲器傳輸Y結(jié)束位置TE_EDY的詳表。圖200是水平方向放大設(shè)定寄存器TE_EXPH的詳表。圖201是垂直方向放大設(shè)定寄存器TE_EXPV的詳表。圖202是TV編碼器輸出水平方向開始位置設(shè)定寄存器TE_0UTSTH的詳表。圖203是TV編碼器輸出垂直方向開始位置設(shè)定寄存器TE_0UTSTV的詳表。圖204是NTSC設(shè)定下的垂直消隱(blanking)區(qū)間的波形圖。圖205是PAL設(shè)定下的垂直消隱區(qū)間的波形圖。圖206是NTSC設(shè)定下的彩條(color bar)波形圖。圖207是PAL設(shè)定下的彩條波形圖。圖208是參數(shù)更新寄存器PARAMSET的詳表。圖209是模式寄存器MODE的詳表。圖210是工作模式一覽表。圖211是輸入接口格式指定寄存器YUVIFSET的詳表。圖212是監(jiān)視器X方向像素大小設(shè)定寄存器XSIZE_L，XSIZE_H的詳表。圖213是監(jiān)視器Y方向像素大小設(shè)定寄存器YSIZE_L，YSIZE_H的詳表。圖214是TV編碼器復(fù)位寄存器PWD的詳表。圖215是TV編碼器顯示模式寄存器DISP的詳表。圖216是TV編碼器視頻模式寄存器VIDEO的詳表。圖217是TV編碼器頻率設(shè)定的一覽表。圖218是TV編碼器視頻模式寄存器CVBS的詳表。圖219是背景顏色寄存器BGC0L的詳表。圖220是TV編碼器彩條測試寄存器C0LBAR的詳表。圖221是TV編碼器設(shè)置寄存器SETUP的詳表。圖 222 是 TV 編碼器伽馬校正寄存器(GM_A0, GM_A1，GM_A2, GM_X0, GM_X1，GM_X2, GM_X3,GM_Y0, GM_Y1, GM_Y2, GM_Y3)的詳表。圖223是表示伽馬校正曲線的圖。圖224是表示伽馬校正寄存器的設(shè)定例的表。圖225是輸入有效開始像素偏移量設(shè)定寄存器0FS_h，0FS_1的詳表。圖226是TV編碼器有效數(shù)據(jù)寬度設(shè)定寄存器WID_VD_h，WID_VD_1的詳表。圖227是TV編碼器有效行寬設(shè)定寄存器HT_VD的詳表。
10
圖228是TV編碼器水平顯示位置偏移量寄存器H_P0S的詳表。圖229是TV編碼器垂直顯示位置偏移量寄存器V_P0S的詳表。圖230是輸入有效開始行偏移量設(shè)定寄存器V_0FS的詳表。圖231是表示顯示位置變更寄存器的設(shè)定內(nèi)容的示意圖。圖232是初始化寄存器SRST的詳表。圖233是JPEG控制寄存器JPG_CNT的詳表。圖234是JPEG狀態(tài)1寄存器JPG_ST1的詳表。圖235是JPEG狀態(tài)2寄存器JPG_ST2的詳表。圖236是JPEG解碼錯誤狀態(tài)的各位和錯誤原因的一覽表。圖237是JPEG狀態(tài)3寄存器JPG_ST3的詳表。圖238是JPEG壓縮控制寄存器JE_CNT的詳表。圖239是JPEG碼大小寄存器1 :JE_CSIZE1的詳表。圖240是JPEG碼大小寄存器2 :JE_CSIZE2的詳表。圖241是JPEG碼大小預(yù)寄存器1 JE_CSIZE1_PRE的詳表。圖242是JPEG碼大小預(yù)寄存器2 JE_CSIZE2_PRE的詳表。圖243是JPEG碼YUV格式設(shè)定寄存器JD_PICTYPE的詳表。圖244是寄存器設(shè)定值與YUV格式的關(guān)系表。圖245是重啟間隔設(shè)定寄存器JD_INTERVAL的詳表。圖246是JPEG碼X方向大小設(shè)定寄存器JD_XSIZE的詳表。圖247是JPEG碼Y方向大小設(shè)定寄存器JD_YSIZE的詳表。圖248是亮度DC分量用哈夫曼(Huffman)表1設(shè)定寄存器JD_HUF_Y_DC1的詳表。圖249是亮度AC分量用哈夫曼表1設(shè)定寄存器JD_HUF_Y_AC1的詳表。圖250是色差DC分量用哈夫曼表1設(shè)定寄存器JD_HUF_C_DC1的詳表。圖251是色差A(yù)C分量用哈夫曼表1設(shè)定寄存器JD_HUF_C_AC1的詳表。圖252是保留(RESERVE)寄存器1，2 保留的詳表。圖253是幀存儲庫(bank)構(gòu)造圖。圖254是RING_INT發(fā)生控制寄存器RING_CNT的詳表。圖255是RING_INT發(fā)生次數(shù)寄存器RING_C0UNT的詳表。圖256是環(huán)緩沖器讀取數(shù)據(jù)RING_RD的詳表。圖257是音頻接口和ADPCM編解碼器的模塊圖表。圖258是音頻共同設(shè)置寄存器1 :C0MM0N_SETUP1的詳表。圖259是音頻共同設(shè)置寄存器2 :C0MM0N_SETUP2的詳表。
圖260是ADPCM通道音量寄存器ADPCM_CH_V0L的詳表。圖261是ADPCM主通道音量寄存器ADPCM_MASTER_LR_VOL的詳表。圖262是ADPCM從通道音量寄存器ADPCM_SLAVE_LR_VOL的詳表。圖263是ADPCM中斷狀態(tài)寄存器(讀時):ADPCM_INT_STATUS的詳表。圖 264 是 ADPCM 主 FIFO 狀態(tài)寄存器(寫時)ADPCM_MASTER_FIFO_STATUS 的詳 表。圖 265 是 ADPCM 主 FIFO 狀態(tài)寄存器(讀時)ADPCM_MASTER_FIFO_STATUS 的詳
11表。圖 266 是 ADPCM 從 FIFO 狀態(tài)寄存器(寫時)ADPCM_SLAVE_FIFO_STATUS 的詳表。圖 267 是 ADPCM 從 FIFO 狀態(tài)寄存器(讀時):ADPCM_SLAVE_FIFO_STATUS 的詳表。圖 268 是 ADPCM FIFO 設(shè)置寄存器 ADPCM_FIFO_SETUP 的詳表。圖 269 是 NEARLY_FULL_SETUP 設(shè)定表。
圖 270 是 NEARLY_EMPTY_SETUP 設(shè)定表。圖271是ADPCM錄音音量寄存器ADPCM_EXT_V0L的詳表。圖272是ADPCM主設(shè)置寄存器ADPCM_MASTER_SETUP的詳表。圖273是ADPCM從設(shè)置寄存器ADPCM_SLAVE_SETUP的詳表。圖274是ADPCM通道控制寄存器ADPCM_CH_C0NTR0L的詳表。圖275是PCM IF格式設(shè)定寄存器PCMIF_F0RMAT的詳表。圖276是音頻數(shù)字IF輸入設(shè)定寄存器AUDDTI_IF_INPUT_FORMAT的詳表。圖277是間隔設(shè)定寄存器INTERVAL_SETTING的詳表。圖278是ADPCM錄音模式設(shè)定寄存器ADPCM_REC_M0DE的詳表。圖 279 是 ADPCM 主 FIFO 訪問寄存器(寫時)ADPCM_MASTER_FIF0_WIND0W 的詳 表。圖 280 是 ADPCM 主 FIFO 訪問寄存器(讀時)ADPCM_ENC0DE_FIF0_WIND0W 的詳表。圖 281 是 ADPCM 從 FIFO 訪問寄存器 ADPCM_SLAVE_FIF0_WIND0W 的詳表。圖282是抽樣頻率設(shè)定寄存器SAMPLING_TIMING_SETUP的詳表。圖283是序列控制寄存器1 :SEQUENCE_C0NTR0L的詳表。圖284是SDIF模塊系統(tǒng)圖。圖285是表示本LSI的SDIF_Write傳輸時序的圖。圖286是表示從本LSI至SD模組的寫傳輸時序的表。圖287是表示本LSI的SDIF_Read傳輸時序的圖。圖288是表示從SD模組至本LSI的讀傳輸時序的表。圖289是設(shè)置序列控制寄存器SETUPCNT的詳表。圖290是設(shè)置序列設(shè)定寄存器SETUPCNT的詳表。圖291是產(chǎn)品ID寄存器PR0DUCT_ID的詳表。圖292是修訂號碼(Revision No.)寄存器REV_N0的詳表。圖293是表示利用本LSI的行車記錄儀的一個構(gòu)造例的模塊圖。圖294是表示總線接口電路的一個構(gòu)造例(串行輸入輸出)的電路圖。圖295是表示接口電壓VDD1、VDD2的設(shè)定范圍的視圖。圖296是表示總線接口電路的一個構(gòu)造例(并行輸入)的電路圖。圖297是表示總線接口電路的一個構(gòu)造例(并行輸出)的電路圖。圖298是表示總線接口電路的一個構(gòu)造例(并行輸入輸出)的電路圖。圖299是表示通過總線與多個外部設(shè)備連接的半導(dǎo)體裝置的一個現(xiàn)有例子的模 塊圖。圖300是表示圖299的半導(dǎo)體裝置的接口電壓的設(shè)定范圍的圖。
V2 輸出電壓V3 電池電壓VDD0 內(nèi)部電壓VDD1 第1接口電壓VDD2 第2接口電壓XI半導(dǎo)體裝置X2 控制部(CTRL)X3總線接口電路(單向總線多路復(fù)用器)X10 X13 電平移位器(VDD0/VDD1)X20 X23 電平移位器(VDD0/VDD2)X30 X33 邏輯和運算器Y1半導(dǎo)體裝置Y2 控制部(CTRL)Y3總線接口電路(單向總線多路復(fù)用器)Y10 Y13 電平移位器(VDD0/VDD1)Y20 Y23 電平移位器(VDD0/VDD2)Z1半導(dǎo)體裝置Z2 控制部(CTRL)Z3 ‘總線接口電路(雙向總線多路復(fù)用器)
Z10a Z13a電平移位器(VDD0,/VDD1)
Z10b Z13b電平移位器(VDD0,/VDD1)
Z10c Z13c電平移位器(VDD0,/VDD1)
Z20a Z23a電平移位器(VDD0,/VDD2)
Z20b Z23b電平移位器(VDD0,/VDD2)
Z20c Z23c電平移位器(VDD0,/VDD2)
Z30 --Z33邏輯和運算器
具體實施例方式(概要)首先，對本說明書中公開的硅單塊(monolithic)半導(dǎo)體集成電路裝置(以下稱為 “本LSI”)的概要進(jìn)行說明。本LSI是內(nèi)置了中央運算處理裝置(以下稱為“CPU(Central Processing Unit)”)的圖像聲音處理LSI。(特長)接下來，對本LSI的特長進(jìn)行說明。本LSI是使行車記錄儀的開發(fā)容易進(jìn)行的行 車記錄儀用的單片LSI。本LSI內(nèi)置有行車記錄儀所必需的控制3軸加速度傳感器、相機(jī)模 組(module)、SD卡等的專用硬件。專用硬件可由CPU控制，可執(zhí)行各種應(yīng)用。(CPU)本LSI內(nèi)置32位CPU。CPU具有命令/數(shù)據(jù)雙方緩存、和緊耦合存儲器(以下稱 為“TCM(Tightly Coupled Memory)”)。各個數(shù)據(jù)大小為命令緩存4KB，數(shù)據(jù)緩存4KB、
15命令TCM :64KB,數(shù)據(jù)TCM :4KB。命令TCM的使能由TCM SEL端子進(jìn)行。復(fù)位解除時，可以自動從外部串行EEraOM(Electrically Erasable andProgrammable Read Only Memory，電可擦可編程只讀存儲器)或串行FLASH向命令 TCM(以下稱為“I-TCM”)讀入數(shù)據(jù)，之后自動復(fù)位CPU、執(zhí)行程序。此時，下載8K字節(jié)的固 定長數(shù)據(jù)。由這樣的工作，可以實現(xiàn)外部串行引導(dǎo)功能。I-TCM中載有程序的情況下，I-TCM可作為ROM處理，不需要與外部總線連接的 閃存ROM。該功能的使能(enable)由AUT0_READ端子進(jìn)行。從CPU的程序上也可以通過 SPI (System Packet Interface 系統(tǒng)包接口 )接口，訪問 EEPR0M。另外，本LSI具有程序調(diào)試用的JTAG (Joint Test Action Group聯(lián)合測試行動小 組)接口。各外部端子如下所述。EEPR0M 連接功能的端子SSI_CLK，SSI_CSB, SSI_DIN, SSI_D0UT, SSI_WPBJTAG 連接功能的端子TCK，TMS, TDI, TD0, nTRSTCPU 設(shè)定功能的端子TCM_SEL，AUT0_READ外部存儲器接口本LSI具有80系列的存儲器接口，可以連接FLASH ROM，SRAM。數(shù)據(jù)總線支持8 位、16位。進(jìn)行8位的訪問的情況下，從外部納入復(fù)位之后的引導(dǎo)數(shù)據(jù)時起需要變?yōu)?位。 此時，首選為BIT SEL端子設(shè)定為高。引導(dǎo)完成后可在寄存器進(jìn)行切換。各外部端子如下所述。地址端子(21位):EXT_ADR21 EXT_ADR1數(shù)據(jù)端子(16位):EXT_DATA15 EXT_DATA0CSB端子(3個):EXT_CSB2 EXT_CSB0 (內(nèi)部將CSB3分配至圖像處理模塊)WEB (寫入使能)端子EXT_WEB0EB (讀出使能)端子EXT_0EB總線寬度8/16切換端子BIT_SEL (只對與外部存儲器CSB0接觸的設(shè)備有效)(中斷控制器)本LSI具有中斷控制器，進(jìn)行包括GPI0 (General Purpose 1/0通用1/0)的共有 外部輸入中斷的內(nèi)部中斷的主控制、句柄(handler)地址的控制等。(看門狗定時器(Watch Dog Timer))本LSI，具有1通道看門狗定時器。計數(shù)器為32位，從初始設(shè)定值至0向下計數(shù)。 發(fā)生超時后，可選擇以下的工作第1工作發(fā)生系統(tǒng)復(fù)位第2工作首先輸出中斷，在下一個發(fā)生超時的時刻如果沒有來自服務(wù)程序的清 除，則發(fā)生系統(tǒng)復(fù)位。(定時器/ 定時器計數(shù)器(Timer/Timer Counter))本LSI內(nèi)置2通道32位定時器。各定時器都支持自由運行模式和用戶定義計數(shù) 模式。另外，本LSI內(nèi)置1通道32位定時器計數(shù)器(向上計數(shù)器)，對TIM_TRIG端子的接 通次數(shù)進(jìn)行計數(shù)。計數(shù)值溢出的情況下，計數(shù)值歸零。各外部端子如下所述
16
計數(shù)觸發(fā)端子TIM_TRIG(UART (Universal Asynchronous Receiver Transmitter (通用異步接收/發(fā)送裝 置)))本LSI內(nèi)置2通道UART作為串行接口。其中，1通道可以自動流程控制。UART模 塊中內(nèi)置16字(word)的FIFO?？梢栽O(shè)定數(shù)據(jù)位長(5位-8位)、校驗位、停止位(1位、1.5 位、2位)。波特率(baud rate)設(shè)定，可以由寄存器而設(shè)定為可編程的。另外，UART模塊 可以根據(jù)通信錯誤或超時等中斷，對CPU通知通信狀態(tài)。各外部端子如下所述UART1 功能端子Txl，Rxl，RTS1，CTS1UART2 功能端子Tx2 Rx2(GPI0(PWM(脈沖寬度調(diào)制，Pulse Width Modulation)/IRQ(InterruptReQuest, 中斷請求)輸入))本LSI具有16個可各自獨立設(shè)立輸入設(shè)定和輸出設(shè)定的GPI0端口。其中4個端 口也可以作為IRQ使用。另外4個端口也可以作為PWM輸出使用。分頻比為1/2 1/200， 高區(qū)間寬度、低區(qū)間寬度可單獨設(shè)定。各外部端子如下所述GPI0 專用端子(8 位):GPI05 GPI08GPI0/PWM 合用端子(4 位):GPI07 GPI04GPI0/IRQ 合用端子(4 位):GPI03 GPI00(AD(Analog/Digital，模 / 數(shù))轉(zhuǎn)換器)本LSI內(nèi)置4通道8位A/D轉(zhuǎn)換器(ADC)。內(nèi)置1通道(ch)的逐次比較型的R-2R 基準(zhǔn)方式的AD，由模擬開關(guān)選擇并使用4通道擴(kuò)展。可以使用通道指定的變換、4通道集中 的單掃描、4通道集中的自由掃描變換功能。變換電壓范圍在0. lxAVDD 0. 9xAVDD的范 圍。AD轉(zhuǎn)換器具有獨立電源ADVDD。各外部端子如下所述模擬輸入端子ADIN0，ADIN1,ADIN2, ADIN3。(時鐘控制器(Clock Controller)/PLL)本LSI的時鐘控制器，內(nèi)置系統(tǒng)時鐘和音頻時鐘用的2個振蕩器用放大器。反饋 電阻為外附的。外部時鐘的輸入也是可以的。本LSI內(nèi)置有PLL。PLL由輸入至XIN端子 的時鐘，生成CPU用時鐘、相機(jī)模組用時鐘等。本LSI的內(nèi)部，需要視頻編碼器用27MHz，音 頻用的抽樣頻率的1024倍的時鐘。外部端子如下所述系統(tǒng)時鐘輸入和振蕩端子XIN，X0UT音頻時鐘輸入和振蕩端子AXIN，AX0UT內(nèi)部時鐘供給由以下7個系統(tǒng)，在復(fù)位之后、SYSCLK由XIN供給，SYS_CLK_WDT也 由XIN供給，其它模塊的時鐘由寄存器設(shè)定而動作。7系統(tǒng)的內(nèi)部時鐘，如下所述SYS_CLK 對 CPU 的時鐘SYS_CLK_WDT 對看門狗定時器的時鐘
ADC_CLK 對AD轉(zhuǎn)換模塊的時鐘IMG_CLK 對圖像處理模塊的時鐘TVE_CLK 對TV編碼器的時鐘(有頻率限定)SDC_CLK 對SD控制器的時鐘AUD_CLK 對I2S模塊的時鐘(有頻率限定)(SSI (同步串行接口，Synchronous Serial Interface))本LSI中，與對CPU的I-TCM的外部串行EEPR0M數(shù)據(jù)自動引導(dǎo)裝載用端子共用， 內(nèi)置SSI模塊。SSI模式支持SPI，SSP，微波(Microwave)的3模式。各外部端子如下所述EEPR0M 功能連接端子SSI_CLK，SSI_CSB, SSI_DIN, SSI_D0UT, SSI_WPB(圖像處理部概要)圖像處理模塊，是由相機(jī)接口、JPEG編解碼器、TV編碼器、SD卡控制器、I2C主接 口等匯總而成的構(gòu)造模塊(^口 7々)。由CPU至該圖像處理部的訪問，分配外部存 儲器用片選(chip select)CSB3，在內(nèi)部連接。對圖像處理部的訪問，限制為16位單位的 訪問。圖像處理部的各模塊可由寄存器設(shè)定而硬推進(jìn)。作為工作模式，有就緒(READY)、相 機(jī)-JPEG (CAMERA-JPEG)、普通觀看(N0RMAL-VIEWR)、JPEG 解碼(JPEG-DECODE)的四種模 式。各模塊的中斷，是圖像處理部內(nèi)部專用的中斷控制器，對CPU的中斷控制器作為圖像處 理部的中斷進(jìn)入。(圖像處理部相機(jī)接口)本LSI的相機(jī)模組接口，進(jìn)行根據(jù)寄存器設(shè)定取入來自外部連接的相機(jī)模組的數(shù) 據(jù)、時鐘、周期信號的處理。取入的拍攝圖像數(shù)據(jù)，變換為IC內(nèi)部處理共同的YUV4:4:4的 格式，實施圖像處理的濾波處理、縮小處理、任意矩形的切取、亮度變換(D range Up/Down) 的處理。實施過以上處理的相機(jī)圖像數(shù)據(jù)，由YUV變換為RGB，根據(jù)存放位置寄存器的設(shè)定， 寫入幀存儲器。幀存儲器內(nèi)的數(shù)據(jù)格式為RGB = 5:6:5。本LSI為應(yīng)對相機(jī)電壓與10(外 部總線等)不同的情況下，具有獨立電源CAVDD。各外部端子如下所述數(shù)據(jù)端子(8位):CAMD0 CAMD7同步信號端子HSync，VSync時鐘輸入端子CAMCKI時鐘輸出端子CAMCK0(圖像處理部1況主控制器)本LSI為能與相機(jī)、RTC (實時時鐘Real Time Clock)、EEPR0M等通信，內(nèi)置了 I2C 主接口。雖然串行信號存在2組，但本LSI內(nèi)部作為1通道來處理?？梢苑乐惯B接電源電 壓不同的設(shè)備時高電壓的差所造成的功耗和抗噪性的劣化。電源有I1VDD，I2VDD的2個系統(tǒng)。各外部端子如下所述可與電源系1 (I1VDD)連接的串行總線端子SDC1，SDA1可與電源系2(I2VDD)連接的串行總線端子SDC2，SDA2(圖像處理部圖像模塊內(nèi)存儲器)
本LSI內(nèi)置有作為幀存儲器的QVGA(l/4視頻圖形陣列Quarter VideoGraphics Array) (320X240)的2面、共計320KB的存儲器。通過將2面的幀，分為寫入來自相機(jī)的 圖像或是JPEG解壓圖像的面、和讀出向視頻編碼器發(fā)送的數(shù)據(jù)的面，可以去除噪聲(撕裂， tearing)。幀存儲器內(nèi)的數(shù)據(jù)格式為RGB = 5:6:5。幀存儲器中，來自CPU的讀/寫訪問是 可以的。在幀存儲器中展開的JPEG編碼圖像上，使用透明色功能，可以畫上矩形以外的圖 像。(TV 編碼器)本LSI，可通過內(nèi)置的TV編碼器輸出圖像幀存儲器的任意范圍作為NTSC/PAL的 模擬復(fù)合信號(CVBS)。以2畫面使用幀存儲器，將一個畫面在TV輸出中解碼下一個JPEG， 存放于另一個中。如果解碼完成，則與VSYNC同步，切換TV輸出畫面而使用。雖然也可以 將320KB (QVGA)輸出給TV，但由于JPEG解碼與TV輸出同時訪問幀存儲器，所以TV圖像帶 有噪聲(tear)。模擬信號通過10位的電流DAC而輸出。如果附加75 Q的電阻在V0UT端 子和GND之間，那么就不需要75Q的驅(qū)動。另外，使用TV編碼器的情況下，首選能夠供給 27MHz，決定XIN、X0UT的振蕩頻率數(shù)。電源具有DAC專用的DAVDD。各外部端子如下所述視頻輸出端子(復(fù)合格式):V0UT基準(zhǔn)電流設(shè)定端子IREF *復(fù)位之后DAC從開啟狀態(tài)開始。(圖像處理部JPEG編解碼器)本LSI內(nèi)置IS0/IEC10918遵循基線方式對應(yīng)的JPEG編解碼器。JPEG編解碼器能 將由相機(jī)模組接口處理的圖像壓縮為JPEG。壓縮形式為￥^^ = 4:2:2(橫向抽取)。壓縮率 可從32個等級中選擇。壓縮后的數(shù)據(jù)可通過環(huán)形存儲器(與幀存儲器的1面兼用，160KB) 向CPU讀出。另外，可以從CPU向碼存儲器(16KB)寫入JPEG數(shù)據(jù)，將其解壓處理，進(jìn)一步 在相機(jī)模組接口處理后，存放于幀存儲器。可解壓的壓縮形式為YUV = 4:4:4，4:2:2(僅 僅應(yīng)對于橫向抽取)，4 2 0，4 1 1 (僅僅對應(yīng)于橫向抽取)，灰度等5中形式。(圖像處理部ADPCM音頻接口)本LSI內(nèi)置I2S接口，用于與外部數(shù)字音頻編解碼器連接。I2S接口內(nèi)置1輸入端 口、1輸出端口，對應(yīng)于左對齊、右對齊、lis形式。從CPU經(jīng)由FIFO(1KB)訪問。使用IIS 接口時，作為音頻時鐘，需要抽樣頻率1024倍的時鐘(32kHz抽樣的情況下為32. 768MHz)。 可以分頻輸出音頻時鐘，作為外部數(shù)字音頻編解碼器的主時鐘用。各外部端子如下所述I2S 輸入端子ADCKI，ADLRI，ADDTII2S 輸出端子ADCK0，ADLRO, ADDT0時鐘輸出端子AMCK0(SD卡接口 /SD卡控制器)本LSI內(nèi)置1通道的基于SD標(biāo)準(zhǔn)的SD卡/MMC(多媒體卡MultiMedia Card)的 主機(jī)控制器。上述主機(jī)控制器內(nèi)置512字節(jié)的卡訪問用緩沖RAM。接口支持SD總線模式 (1位、4位)和SPI模式。如果是串行、并行(4位)的訪問，也可以應(yīng)對SD2.0。另外，對于 MMC，MMC+的應(yīng)對，基于上述限制也可以訪問。另外，本LSI具有SD設(shè)備專用的電源SDVDD。
19
各外部端子如下所述時鐘端子SD_CLK命令端子SD_CMD數(shù)據(jù)端子(4位):SD_DAT3 SD_DAT0(電源系統(tǒng)、復(fù)位等)本LSI，具有8系統(tǒng)的電源。電源系如圖1所分。圖1為本LSI的電源系說明表。 復(fù)位均為異步復(fù)位。另外，具有IC測試用的測試端子。測試端子必須連接于接地(GND)使用。各外部端子如下所述進(jìn)行本LSI所有復(fù)位的端子RESETB設(shè)定測試模式功能的端子TEST (使用時須連接于GND)。(封裝)本LSI 采用 VQFP(Very small Quad Flat Package 微小四方扁平封裝)-T144 塑 模封裝(22_X22_X1. 6mm，0. 5mm 引腳間距(pin pitch))。(端子說明，端子配置、外形尺寸)圖2 圖4為本LSI的端子功能說明表。圖5和圖6為本LSI的輸入輸出端子的 等效電路結(jié)構(gòu)圖。圖7為本LSI的端子配置圖。圖8為本LSI的外形尺寸圖。此外，對于 圖2 圖4中的“未使用時處理”的項目中記載的“※1”，“PD-”表示將之后接下來的信號 下拉(pull down)，“PU-”表示將之后接下來的信號上拉(pull up)。另外，圖2 圖4中 的“電路結(jié)構(gòu)”項目中記載的符號A 符號J，表示相當(dāng)于圖5和圖6的結(jié)構(gòu)A 結(jié)構(gòu)J。(電氣特性)圖9為本LSI的電氣特性表。此外，沒有特別規(guī)定的情況下，適用于下列條件。DVDD =1. 50V,DAVDD = ADVDD = I1VDD = I2VDD = SDVDD = I0VDD = 3. 30V,CAVDD = 2. 85V (以 下所有電源端子寫作 VDD)，DAVSS = ADVSS = DVSS = 0. 0V, Ta = 25°C, fXIN = 13. 5MHz, fAXIN = 16. 384MHz, fSYS = 14. 0MHz (使用PLL時的內(nèi)部時鐘)。另外，下面寫作I0PWR的， 具有所有10電源端子的總稱的意思。(模塊圖)圖10為本LSI的模塊圖。如本圖所示，本LSI具有CPU1、命令緩存2、數(shù)據(jù)緩存 3、命令TCM4、數(shù)據(jù)TCM5、自動讀取SPI控制器6、外部存儲控制器7、高速系統(tǒng)總線8 (以下 稱為 AHB8 (Advanced Highperformance Bus))、定時器 9、看門狗定時器 10.AHB/APB 橋 11、 中斷控制器12、中低速系統(tǒng)總線13 (以下稱為APB (Advanced Peripheral Bus) 13)、定時器 計數(shù)器14、UART15、GPI016、AD轉(zhuǎn)換器17、時鐘控制器18、PLL19、和圖像處理部而組成。圖像處理部20具有主機(jī)接口 21、相機(jī)接口 22、JPEG編解碼器23、ADPCM音頻接 口 24、碼存儲器25、音頻緩沖器26、存儲器接口 27、I2C控制器28、SD/MMC接口 29、第1幀 存儲器30、存儲控制器31、第2幀存儲器32、和TV編碼器33而組成。相機(jī)接口 22，具有圖像處理器22a、多步變焦部22b、和修切(cropping)部22c而 組成。JPEG編解碼器23具有JPEG編解碼器引擎23a、工作存儲器23b而組成。SD/MMC接 口 29，具有SDC/MMC控制器29a、和SD數(shù)據(jù)緩沖器29b而組成。TV編碼器33，具有TV信號 編碼器33a、和10位視頻DAC33b而組成。
(功能說明)此外，對于本LSI的各部分的功能概要，如之前的說明，以下對本LSI各部的功能 進(jìn)行更為詳細(xì)的說明。(CPU)本LSI內(nèi)置有CPU。本LSI內(nèi)置如下容量的緩存、緊耦合存儲器(TCM)。指令緩存(I-Cache) :4K字節(jié)數(shù)據(jù)緩存(D-Cache) :4K字節(jié)指令TCM(I-TCM) :64K 字節(jié)數(shù)據(jù)TCM(D-TCM) :4K 字節(jié)對I-TCM的初始化、重新加載進(jìn)行說明。本LSI可以在外部復(fù)位信號解除后，經(jīng)由 SSI接口硬件進(jìn)行I-TCM的初始化(程序下載)。下載中不對CPU供給時鐘，下載完成后才 開始時鐘供給，從0x00000000地址開始執(zhí)行。此外，外部設(shè)備、接口和設(shè)定如下。外部設(shè)備EEPR0M串行模式接口SSI_CLK，SSI_CSB0，SSI_DIN設(shè)定外部端子AUT0_READ設(shè)定為高。在由外部的串行EEPR0M或FLASH設(shè)備初始化I-TCM的情況下，對外部設(shè)備的程序 和數(shù)據(jù)的存放，優(yōu)選為以4字節(jié)單位LSB (最低有效位)字節(jié)和MSB (最高有效位)字節(jié)反向 排列。當(dāng)由編譯器轉(zhuǎn)換為高位優(yōu)先(e ,夕'工、y〒4 了 > )時，字節(jié)、字(2字節(jié))的數(shù)據(jù) 和代碼等，以各自的長度單位處理，由于下載至I-TCM時排序變化了，所以應(yīng)當(dāng)留意。I-TCM 的初始化下載功能以8KB固定進(jìn)行。程序執(zhí)行時，向I-TCM下載(重新加載)不同的程序 的情況下，可以在程序的基礎(chǔ)上使用SSI接口控制。圖11是表示自動讀取時向串行介質(zhì)的 存放順序的圖。對CPU的存儲器映射進(jìn)行說明。CPU的地址空間為32位，而外部地址為22位(4M 字節(jié))。CPU的地址空間與存儲器映射(CSB0 3)的映射，如圖12固定。圖12為CPU的 存儲器映射。(外部存儲控制器)本LSI可以訪問4通道(片選)的存取區(qū)域，CSB0 CSB2分配給本LSI外部、CSB3 分配給本LSI內(nèi)部的圖像處理模塊。外部存儲器可為8位訪問、16位訪問兩種(16位時 4MByte空間，8位時:2MByte空間)。8位訪問只能在與選擇外部設(shè)備的CSBO、CSB1、CSB2 連接的設(shè)備之間，而本LSI內(nèi)部的圖像處理模塊只能為16位訪問。此外，用于索引地址寄 存器間接訪問，0x30000008為索引寄存器，0x3000000C為數(shù)據(jù)寄存器。本LSI通過2通道的存儲控制器和外部總線接口，可以訪問外部存儲器，和圖像處 理模塊。圖13為本LSI的存儲控制器與外部總線接口的結(jié)構(gòu)圖。各CSBn(n = 0 3)的存儲空間雖然由缺省決定，但通過改寫存儲控制器的寄存 器，也可以設(shè)定不同的存儲空間。另外，也可以通過改寫寄存器而設(shè)定總線訪問時序。圖14 為存儲控制器寄存器映射。存儲控制器#1的基址為0x90000000，存儲控制器#2的基址為 OxAOOOOOOO。對外部存儲控制器相關(guān)寄存器的詳細(xì)和總線時序進(jìn)行說明。圖15為寄存器SCSLRn_L0ff#m的詳表。圖16為寄存器SMSKRn_L0W#m的詳表。圖17為寄存器CSALIASn_ L0ff#m的詳表。圖18為寄存器SMCTLR的詳表。圖19為寄存器SMTMGR_SETn#m的詳表。此 夕卜，圖15 圖19中，“n”表示相同的存儲控制器內(nèi)的CSB號碼(0，1)，“#m”表示存儲控制 器號碼(#1，#2)。圖20為表示外部存儲器總線接口的讀時序的時序圖。圖21為表示外部存儲器總 線接口的頁讀取時序的時序圖。圖22為表示外部存儲器總線接口的寫時序的時序圖。圖 23為表示外部存儲器總線接口的各訪問間隔(轉(zhuǎn)向時間turnaround time)的時序圖。(中斷控制器(INTCTL))本LSI內(nèi)置中斷控制器。分別對IRQ(通常中斷)、FIQ(高速中斷)分配了 9個和 1個。中斷全都只是應(yīng)對于低有效的電平中斷。圖24為中斷系統(tǒng)圖。如圖24所示，IRQ, FIQ共同由使能控制、屏蔽控制、優(yōu)先級 過濾控制(設(shè)定系統(tǒng)優(yōu)先級的irq_plevel寄存器的值以上為有效)，可以控制有效/無效處理。圖25為本LSI的中斷信號映射，表示了 IRQ、FIQ的來源和優(yōu)先級。優(yōu)先級表示15 為最優(yōu)先，0為最低優(yōu)先級。本LSI固定為此優(yōu)先級。圖26為中斷模塊的寄存器映射。此外，中斷模塊基址為0XC0007000。(看門狗定時器(WDT))本LSI內(nèi)置32位寬的看門狗定時器(WDT)。在P0WER_0N(上電)時和WDT發(fā)生超 時而復(fù)位時，不進(jìn)行WDT在初始狀態(tài)下的工作。需要使WDT工作使能位(WDT_CR :WDT_EN) 寫入1而工作。一旦WDT工作開始，直至復(fù)位(包括超時)為止，程序不能停止工作。圖27為看門狗定時器模塊的寄存器映射。此外，看門狗定時器模塊的基址為 0xC0003000。對看門狗定時器的工作進(jìn)行說明。復(fù)位之后，WDT變?yōu)楣ぷ魍Ｖ範(fàn)顟B(tài)。開始工作時 將WDT_CR
:WDT_EN寫入高。一旦使WDT工作，只要沒有外部復(fù)位或是超時引起的復(fù)位， WDT_EN不能置低。超時的模式有以下2種，以WDT_CR[1] :RM0D而選擇。RM0D = “ 0 ” 第1次超時則生成WDT復(fù)位RM0D = “1” 第1次超時則生成中斷，第2次超時時中斷未清除則生成WDT復(fù)位另外，對于超時時的復(fù)位寬度，可以以WDT_CR[4:2] :RPL的3位設(shè)定時鐘單位。超 時的判定時間，可由WDT_T0RR[3:0] :T0P設(shè)定。計數(shù)器成為0x00000000時，則進(jìn)行超時判定。圖28為WDT_T0RR :T0P設(shè)定與計數(shù)器初始值的關(guān)系表。WDT的計數(shù)器的值，通過讀WDT_CCVR寄存器可得。當(dāng)計數(shù)器回到初始值重啟時，將 WDT_CRR寄存器寫入0x76的數(shù)據(jù)。此時，發(fā)生中斷狀態(tài)的情況下(WDT_STAT
=“1”)，該 寄存器值也清除。不重啟計數(shù)器，只清除中斷狀態(tài)，讀WDT_E0I寄存器。圖29為表示重啟控制時序的時序圖。圖30為表示中斷解除時序的時序圖。圖31 為表示看門狗定時器的超時重啟時序(RM0D = “1”)的時序圖。(定時器(TMR)、定時器計數(shù)器(TMRC))本LSI內(nèi)置2通道的對內(nèi)部時鐘計數(shù)的定時器，和1通道的對外部脈沖計數(shù)的定 時器計數(shù)器。所有的定時器和定時器計數(shù)器的計數(shù)位寬度為32位。
圖32為定時器和定時器計數(shù)器的結(jié)構(gòu)圖。TMR1和TMR2以與CPU時鐘相同的時鐘 計數(shù)，TMRC以來自外部端子TIM_TRIG端子的輸入脈沖而計數(shù)。TMR1、TMR2、TMRC只是計數(shù) 輸入脈沖不同，內(nèi)部結(jié)構(gòu)是相同的。圖33為定時器模塊的寄存器映射。此外，定時器模塊的基址為0XC0002000。對定時器工作進(jìn)行說明。定時器計數(shù)器可對TMR1、TMR2、TMRC分別設(shè)定下面的工 作模式。自由運行模式從OxFFFFFFFF起至0之間模倒計數(shù)工作。用戶定義模式從TMlfLoadCoimt 為1，2或是C)起至0之間模倒計數(shù)工作。任何一種模式的情況下都是倒計數(shù)至0接下來計數(shù)與APB總線時鐘同步，發(fā)生中 斷。此外，由于中斷生成中包括抗亞穩(wěn)態(tài)電路，從重新加載的時序APB總線時鐘2周期之 后輸出。定時器模塊中的中斷狀態(tài)可以通過讀TMR*E0ir為1，2或是C)而清除。中斷也 可以通過TMR1、TMR2、和TMRC獨立設(shè)定TMR*Control[2] (*為1，2或是C)位而屏蔽。另夕卜， 與中斷狀態(tài)的清除無關(guān)，計數(shù)工作繼續(xù)。此外，作為第1個注意點，模式的變更優(yōu)選為停止 變更的定時器起而進(jìn)行。另外，作為第2個注意點，只在自由運行模式的工作開始，才加載 TMR*LoadCount (*為1，2或是C)的值。TMR*LoadCount (*為1，2或是C)中未設(shè)定值的情況 下，加載默認(rèn)的0x00000000，中斷立即進(jìn)入，所以也可以在TMlfLoadCount 為1，2或是C) 中寫入OxFFFFFFFF起轉(zhuǎn)移至自由運行模式。(UART)本LSI內(nèi)置2通道的異步串行通信用UART(UART1、UART2)。UART具有以下功能。
1字符寬度的設(shè)定(5、6、7、8) 校驗位(包括奇、偶選擇)的有無的設(shè)定 停止位寬度的設(shè)定(1,1.5,2)此外，收發(fā)FIFO內(nèi)置UART1、2兩者16位。UART1具有自動流程控制功能。圖34為UART模塊的結(jié)構(gòu)圖。此外，圖34中的pclk為APB總線時鐘，SYS_CLK為 CPU系統(tǒng)時鐘。圖35為UART模塊(UART 1、UART2)的寄存器映射。此外，UART 1模塊的基址為 0xC0000000,而 UART2 模塊的基址為 0xC0001000。對UART模塊的基本工作進(jìn)行說明。數(shù)據(jù)位在開始位后以LSB在前發(fā)送。作為接收 數(shù)據(jù)的用于檢錯的校驗位在數(shù)據(jù)位后停止位后添加。此校驗位為可選(LCR[3] :PEN)。數(shù)據(jù) 位的寬度為5位至8位寬(LCR[1:0] :DLS)、停止位可以以1、1. 5和2的位寬(LCR[2] STOP) 而變動。圖36為表示串行數(shù)據(jù)的傳輸格式的視圖。位時間可以設(shè)定為以DLL、DLH寄存器至16分頻為止。該設(shè)定時，優(yōu)選為在 USR
:BUSY = “0”、設(shè) LCR[7] :DLAB = “0”，變更 DLL 禾口 DLH。fSYS_CLK = 27MHz 的位時間設(shè)定范圍592ns 38. 8msfSYS_CLK = 13. 5MHz 的位時間設(shè)定范圍1. 19 ii s 77. 67 ii sfSYS_CLK = 6. 5MHz 的位時間設(shè)定范圍2. 46 ii s 161. 3ms接收數(shù)據(jù)讀RBR[7:0]寄存器。另外，THR[7:0]寄存器中保持發(fā)送數(shù)據(jù)。此外，任 意情況下都是只有LCR[7] =“0”時才有效。LCR[7]的變更優(yōu)選在USR
=“0”，未進(jìn)行數(shù)據(jù)傳輸時進(jìn)行。設(shè)FCR
=“0”，將16位的收發(fā)FIFO無效，只進(jìn)行RBR、THR寄存器的數(shù)據(jù)傳輸。 當(dāng)設(shè)定FCR
=“1”時，進(jìn)行使用16位的FIFO的收發(fā)。優(yōu)選為一邊由USR寄存器、TFL(發(fā) 送FIFO內(nèi)的數(shù)據(jù)數(shù))寄存器、RFL (接收FIFO內(nèi)的數(shù)據(jù)數(shù))寄存器確認(rèn)FIFO的狀態(tài)，一邊 握手(handshake)數(shù)據(jù)的收發(fā)。通過設(shè)HTX
= “1”，可以停止發(fā)送，在發(fā)送FIFO中存儲 數(shù)據(jù)。對UART模塊的中斷進(jìn)行說明?？梢陨蓭в泄潭?個種類的優(yōu)先順序的中斷。由 IER寄存器可設(shè)定各個中斷的有效/無效。中斷發(fā)生時讀IIR[3:0]，可以得知發(fā)生的最高 優(yōu)先級的中斷的原因(詳細(xì)請參見IIR寄存器的說明)。 接收錯誤發(fā)生時 接收數(shù)據(jù)變?yōu)榭梢岳脮r 使用FIFO時發(fā)生字符超時的時候 發(fā)送數(shù)據(jù)寄存器變空時 忙(BUSY)狀態(tài)時 調(diào)制解調(diào)器中斷發(fā)生時對于UART模塊的自動流程控制進(jìn)行說明。UART模塊具有自動流程控制功能。只 有UART1有自動流程控制，而UART2不作自動流程控制。圖37為自動RTS的時序圖。接收T+1數(shù)據(jù)。發(fā)送方在識別rts_n(RTS1)前發(fā)送。 T =接收FIFO閾值，sin為RX1端子的內(nèi)部信號名。rts_n由內(nèi)部信號反轉(zhuǎn)，rts_n的反轉(zhuǎn) 輸出至RTS1端子。自動RTS的條件如下 MCR [5] :AFCE = “ 1 ”自動流程控制位有效 MCR[1] :RTS = “ 1，，Request_To_Send 信號有效 FCR
:FiF0Enable = “1” 收發(fā) FIFO 有效 FCR[7:6] :RCVR_Trigger T 由 FIFO 的填充量設(shè)定圖38為自動CTS的時序圖。sout為TX1端子的內(nèi)部信號名。Cts_n由內(nèi)部信號 反轉(zhuǎn)。CTS1端子的輸入信號的反轉(zhuǎn)作為cts_n信號使用。自動CTS條件如下 MCR [5] :AFCE = “ 1”自動流程控制位有效 FCR
:FiF0Enable = “1” 收發(fā) FIFO 有效 FCR[7:6] :RCVR_Trigger T 由 FIFO 的填充量設(shè)定來自接收設(shè)備方的CTS1輸入為低時，UART1停止發(fā)送。然而，發(fā)送停止與STOP位 輸出相位同步。在停止位輸出的1/2位時間后如果CTS1的輸入為低，則UART1從輸出下一 個數(shù)據(jù)開始停止發(fā)送。即使UART1停止發(fā)送，由于發(fā)送FIFO也可以寫入數(shù)據(jù)，所以會發(fā)生 溢出。由此，需要由USR[1]:TFEN和TFL[7:0]等監(jiān)視發(fā)送FIFO的狀態(tài)。對于UART模塊相關(guān)的寄存器進(jìn)行詳細(xì)說明。圖39為接收緩沖寄存器RBR的詳表。圖40為發(fā)送保持寄存器THR的詳表。圖41 為除數(shù)鎖存器(低位)DLL的詳表。圖42為除數(shù)鎖存器(高位)寄存器DLH的詳表。圖43 為中斷使能寄存器IER的詳表。圖44為中斷識別寄存器IIR的詳表。圖45為FIFO控制寄存器FCR的詳表。圖46為行控制寄存器LCR的詳表。圖47為調(diào)制解調(diào)器控制寄存器MCR 的詳表。圖48為行狀態(tài)寄存器LSR的詳表。圖49為調(diào)制解調(diào)器狀態(tài)寄存器MSR的詳表。 圖50為高速暫存寄存器SCR的詳表。圖51為FIFO訪問寄存器FAR的詳表。圖52為發(fā)送 FIFO讀寄存器TFR的詳表。圖53為接收FIFO寫寄存器RFW的詳表。圖54為UART狀態(tài)寄 存器USR的詳表。圖55為發(fā)送FIFO電平寄存器TFL的詳表。圖56為接收FIFO電平寄存 器RFL的詳表。圖57為發(fā)送停止寄存器HTX的詳表。(GPIO (IRQ_IN, PWM_0UT))本LSI 具有 16 位的 GPIO (通用輸入 / 輸出 General Purposelnput/Output)端子。 GPIO功能以外外部中斷也可以使用。另外，此外可作為PWM輸出而使用的端子有4位。圖 58為GPI0功能表。對GPI0的功能進(jìn)行說明。16位的端子每1位可獨立設(shè)定輸入/輸出。圖59為 GPI0功能部的模塊圖。與輸入輸出無關(guān)，GPI0功能部可讀GPI0端子的數(shù)據(jù)。對GPI0的相關(guān)寄存器進(jìn)行說明。此外，GPI0的基址為0xC0004000。圖60為GPI0 輸出數(shù)據(jù)寄存器gpio_SWporta_dr的詳表。圖61為GPI0數(shù)據(jù)方向寄存器gpio_SWporta_ ddr的詳表。圖62為GPI0輸入數(shù)據(jù)寄存器gpio_ext_porta的詳表。對于GPI0的中斷功能進(jìn)行說明。本LSI可以將從GPI0端子的LSB方的4位與中 斷輸入功能并用。可以對各個輸入設(shè)定中斷功能有效/無效。來自GPI0模塊的中斷，以統(tǒng) 一的1位信號輸出。不管來自哪個端子的中斷，都可以通過中斷狀態(tài)寄存器的值而判斷。對 于來自外部端子的中斷輸入，可以對各個輸入分別屏蔽。另外，可以指定中斷輸入是電平中 斷/邊沿中斷，有效電平為有效低/有效高。對于中斷寄存器進(jìn)行說明。此外，中斷寄存器的基址與GPI0相同，為0XC0004000。 圖63為GPI0中斷使能寄存器gpiojnten的詳表。圖64為GPI0端口 A中斷屏蔽寄存器 gpio_intmask的詳表。圖65為端口 A中斷電平寄存器gpio_inttype_level的詳表。圖66 為GPI0中斷極性寄存器gpio_int_polarity的詳表。圖67為GPI0端口 A中斷狀態(tài)gpio_ intstatus的詳表。圖68為GPI0原始中斷狀態(tài)gpio_rawintstatus的詳表。圖69為GPI0 中斷清除寄存器gpio_porta_eoi的詳表。對GPI0的PWM功能進(jìn)行說明。本LSI可將GPI0 [7:4]的4個端子(4通道)作為 PWM輸出而使用。此時，作為GPI0設(shè)定上沒有限制。PWM控制寄存器PWM_M0D的PWM輸出 使能標(biāo)志pwm_0ut_en對GPI0、外部中斷優(yōu)先作用。以GPI0作為輸入設(shè)定，將外部中斷使能 時，會發(fā)生意想不到的中斷，所以應(yīng)該注意。作為PWM的輸出形式，準(zhǔn)備了手動模式和自動 模式。手動模式時，通過對PWM傳輸控制寄存器pwm_tr寫入“ 1，，而輸出設(shè)定的PWM波形。 對pwm_tr寫入“0”時，輸出回到非有效電平，停止PWM輸出。自動模式時，對pwm_tr寫入 “1”時，輸出設(shè)定的PWM波形。輸出的停止，是在輸出通過pWm_pUlse_nUm[7:0]寄存器設(shè)定 的脈沖之后，自動回到非有效電平輸出而停止。此時，pwm_tr由硬件自動清除為“0”。圖70為表示手動模式的時序例的PWM輸出圖。圖71為表示自動模式的時序例的 PWM輸出圖。由于PWM輸出由pwm_0ut_en寄存器的設(shè)定而可以輸出使能控制，所以也可以 輸出 HIGH-Z。圖72是PWM輸出波形圖。由pwm_hcnt[15:0]寄存器決定高區(qū)間，由pwm_ lent [15:0]寄存器決定低區(qū)間。分別由將pclk(SYS_CLK) ^ pwm_bsckdv[150]而分頻的時鐘(pwm_base_clk)的計數(shù)數(shù)而決定。IPWM的非有效輸出的邏輯電平，可由pwn_inactive 寄存器設(shè)定。圖73為PWM的周期范圍表。如圖73所示，即使SYS_CLK設(shè)定為54MHz，也可以生
成音頻頻率領(lǐng)域。對PWM模塊相關(guān)的寄存器進(jìn)行說明。圖74為GPI0的端子名與PWM通道號碼的對 應(yīng)表。此外，PWM模塊的基址為0XC0009000。圖75為PWM功能使能寄存器PWM_EN的詳表。 圖76為PWM模式設(shè)定寄存器PWM_M0D的詳表。圖77為PWM控制寄存器PWM_CNT的詳表。 圖78為PWM基準(zhǔn)時鐘分頻設(shè)定寄存器PWM_BSCKDV*的詳表。圖79為PWM輸出低區(qū)間寬度 設(shè)定寄存器PWM_LCNf的詳表。圖80為PWM輸出高區(qū)間寬度設(shè)定寄存器PWM_HCNf的詳表。 圖81為PWM輸出脈沖數(shù)設(shè)定寄存器PWM_PULSE_NUM*的詳表。此夕卜，圖78 圖81中的“*” 表示通道號碼。另外，通道0標(biāo)記為PWM0，通道1標(biāo)記為PWM1 (通道為0 3)。(AD轉(zhuǎn)換模塊)本LSI具有4通道的多路復(fù)用8位A/D轉(zhuǎn)換模塊。AD轉(zhuǎn)換模塊為以由R-2R部和 段(segment)部構(gòu)成的混合型10位D/A轉(zhuǎn)換器為參考的8位逐次比較型A/D轉(zhuǎn)換器。圖 82為ADC的模塊圖。對AD轉(zhuǎn)換模塊的功能進(jìn)行說明。AD轉(zhuǎn)換模塊中有4個功能。A/D轉(zhuǎn)換的輸入選 擇類別有3個模式，A/D轉(zhuǎn)換模塊的暫停模式。工作的3個模式為自由掃描模式、單發(fā)模式、 和單掃描模式。由于模式轉(zhuǎn)換后的初始數(shù)據(jù)無法保證，所以模式轉(zhuǎn)換后，進(jìn)行轉(zhuǎn)換工作需要 獲取數(shù)據(jù)。自由掃描模式中，反復(fù)對4通道輸入的所有電壓作A/D轉(zhuǎn)換。1次掃描需要130個 時鐘(ADC_CLK)周期。當(dāng)通過工作模式選擇寄存器設(shè)定為自由掃描模式的同時，開始反復(fù) 工作。抽樣數(shù)據(jù)寄存器中存放最新的A/D變換數(shù)據(jù)。該模式下中斷信號(中斷狀態(tài))不變。單發(fā)模式中，只對選擇的1通道只作1次A/D轉(zhuǎn)換。通過相應(yīng)通道的軟件抽樣觸 發(fā)而開始A/D轉(zhuǎn)換。此時，當(dāng)A/D轉(zhuǎn)換完成時，發(fā)生中斷(和中斷狀態(tài))，存放A/D轉(zhuǎn)換結(jié)果 至相應(yīng)的抽樣數(shù)據(jù)寄存器。軟件抽樣觸發(fā)寄存器自動清除。單掃描模式中，對4通道輸入的所有電壓只作1次A/D轉(zhuǎn)換。通過工作模式選擇 寄存器設(shè)定單掃描模式，由通道0的軟件抽樣觸發(fā)而開始掃描動作。A/D轉(zhuǎn)換完成時，通道 0的軟件抽樣觸發(fā)寄存器自動清除。抽樣數(shù)據(jù)寄存器中，存放A/D轉(zhuǎn)換數(shù)據(jù)。此模式中發(fā)生 中斷信號(和中斷狀態(tài))。對暫停模式進(jìn)行說明。模式設(shè)定為暫停模式時，停止A/D轉(zhuǎn)換模塊的工作，變?yōu)榈?功耗狀態(tài)。此時，通過停止ADC_CLK可實現(xiàn)進(jìn)一步省電。對ADC模塊相關(guān)的寄存器進(jìn)行說明。此外，ADC模塊的基址為0XC0005000。圖 83為ADC工作模式設(shè)定寄存器ADC_M0D的詳表。圖84為ADC抽樣觸發(fā)使能寄存器ADC_ TRIGEN的詳表。圖85為ADC抽樣觸發(fā)通道0寄存器ADC_S0FTTRIG0的詳表。圖86為ADC 抽樣觸發(fā)通道1寄存器ADC_S0FTTRIG1的詳表。圖87為ADC抽樣觸發(fā)通道2寄存器ADC_ S0FTTRIG2的詳表。圖88為ADC抽樣觸發(fā)通道3寄存器ADC_S0FTTRIG3的詳表。圖89為 ADC通道0抽樣數(shù)據(jù)寄存器ADC_DATA0的詳表。圖90為ADC通道1抽樣數(shù)據(jù)寄存器ADC_ DATA1的詳表。圖91為ADC通道2抽樣數(shù)據(jù)寄存器ADC_DATA2的詳表。圖92為ADC通道 3抽樣數(shù)據(jù)寄存器ADC_DATA3的詳表。圖93為ADC轉(zhuǎn)換完成中斷屏蔽寄存器ADC_INTMASK的詳表。圖94為ADC轉(zhuǎn)換完成中斷發(fā)生(屏蔽前)寄存器ADC_INTRSTATUS的詳表。圖95 為ADC轉(zhuǎn)換完成中斷發(fā)生寄存器ADC_INTSTATUS的詳表。圖96為ADC轉(zhuǎn)換完成中斷清除 寄存器ADC_INTCLR的詳表。(時鐘發(fā)生器/系統(tǒng)控制)本LSI具有XIN、AXIN兩系統(tǒng)的時鐘振蕩電路(也可以強(qiáng)制輸入來自XIN、AXIN的 時鐘)。來自XIN方的外部時鐘可使用PLL。圖97為時鐘發(fā)生器的模塊圖。圖98為PLL 的結(jié)構(gòu)圖。圖99為VC0輸出分頻設(shè)定表?？梢栽O(shè)定將REF_IN時鐘的輸入作分頻的值為 2. 5MHz 7. 5MHz。將VC0的時鐘頻率決定為與相位比較器的頻率一致的值。對時鐘發(fā)生器相關(guān)的寄存器映射進(jìn)行說明。圖100為包括時鐘發(fā)生器控制的系統(tǒng) 系寄存器映射。此外，系統(tǒng)系寄存器的基址為0XC0006000。(串行接口)本LSI內(nèi)置的串行接口為SSI (串行同步接口 Serial Synchronousinterface)方 式的時鐘同步接口。為全雙工的主接口，可訪問來自CPU的數(shù)據(jù)、控制、狀態(tài)信息。不支持 DMA功能。本SSI模塊可連接串行主機(jī)或串行設(shè)備，支持以下接口方式。通過CTRLR0的FRF 位的設(shè)定而選擇下面的協(xié)議。 串行外圍設(shè)備接口 (Serial Peripheral Interface, SPI)4線式全雙工的串行協(xié)議 同步串對亍協(xié)、議(Synchronous Serial Protocol, SSP)4線式全雙工的串行協(xié)議從機(jī)選擇信號在SSP下作為幀識別使用。
Microwire( H^ )半雙工的串行協(xié)議從主機(jī)向目標(biāo)從機(jī)發(fā)送命令數(shù)據(jù)而控制。對傳輸時鐘進(jìn)行說明。SSI模塊內(nèi)部以SYS_CLK為基準(zhǔn)而工作。SSI_CLK與SYS_ CLK具有以下關(guān)系。fSSI_CLK = fSYS_CLK/SCKDVSCKDV是BAUDR寄存器所設(shè)定的值，設(shè)定為2 65534的偶數(shù)值。設(shè)定SCKDV為0 時SSI_CLK停止。圖101為表示SYS_CLK、SSI_CLK、SSI_D0UT/DIN的關(guān)系的時序圖(最高 頻率設(shè)定時)。對收發(fā)FIFO進(jìn)行說明。SSI模塊的收發(fā)FIFO，成為獨立的16字(1字=16位)。 數(shù)據(jù)幀可設(shè)定為4位到16位。發(fā)送時的幀數(shù)據(jù)需要右對齊地寫入FIFO。接收時在SSI模 塊內(nèi)部以右對齊存放于接收FIFO。在復(fù)位之后和SSI_EN寄存器為0時，收發(fā)FIFO被清除。發(fā)送FIFO在所設(shè)定的閾值(幀單位)以下時，SSI發(fā)生空中斷。閾值在TXFTLR寄 存器中設(shè)定。另外，當(dāng)發(fā)送FIFO已滿(已存放16幀)時，進(jìn)一步進(jìn)行向發(fā)送FIFO的寫入， SSI會發(fā)生溢出中斷。接收FIFO在所設(shè)定的閾值(幀單位)+1時，SSI發(fā)生FIFO滿中斷。閾值在RXFTLR 寄存器中設(shè)定。另外，當(dāng)接收FIFO已滿(已存放16幀)時，進(jìn)一
對SSI中斷進(jìn)行說明。作為SSI模塊內(nèi)部的中斷，5種中斷的“或”輸出至本LSI 的中斷控制器。各自的中斷可獨立屏蔽。另外，發(fā)生的中斷的狀態(tài)可以作為屏蔽前和屏蔽 后的狀態(tài)而讀出。圖102為SSI中斷表。圖102所示的5種中斷，均可屏蔽，獲取屏蔽后的5個中斷 的“或”，通知本LSI的中斷控制器。對于傳輸模式進(jìn)行說明。作為傳輸模式，支持收發(fā)模式、發(fā)送模式、接收模式、 EEPR0M讀模式的4種。模式的設(shè)定是設(shè)定CTRLR0寄存器的TM0D位。然而，Microwire形 式時，忽略TM0D，MWCR寄存器的設(shè)定為優(yōu)先。圖103為用于說明SSI傳輸模式的表。對SSI模塊的寄存器映射進(jìn)行說明。圖104 圖106分別為SSI模塊的寄存器映 射。這些寄存器，由于與內(nèi)部32位總線相連接，所以具有32位分段的偏移地址。不會向不 存在的位寫入。讀出時讀出“0”。SSI模塊的基址為0XC0008000。對SSI模塊的工作進(jìn)行說明。本LSI的SSI模塊，作為單串行主機(jī)(master)而工 作。當(dāng)至少1個數(shù)據(jù)進(jìn)入發(fā)送FIFO(接收模式時為虛擬(DUMMY)數(shù)據(jù))、選擇從機(jī)(slave) 設(shè)備時，通過設(shè)置SSIENR:SSI_EN = “1”，而開始數(shù)據(jù)傳輸。數(shù)據(jù)傳輸中狀態(tài)寄存器(SR) 處于忙(BUSY)標(biāo)志。優(yōu)選為忙解除為止不進(jìn)行下一個傳輸序列(sequence)。在輪詢忙 (BUSY)標(biāo)志時，由于由傳輸開始的SSI_CLK的頻率處于忙標(biāo)志的時序會慢，所以應(yīng)該注意。對SPI、SSP設(shè)定下的串行傳輸進(jìn)行說明。收發(fā)模式或是發(fā)送模式時(TM0D = 00b, 01b)，當(dāng)發(fā)送FIFO的數(shù)據(jù)為空(EMPTY)時傳輸中斷。所有數(shù)據(jù)在被傳輸為止，為使發(fā)送FIFO 的數(shù)據(jù)不變?yōu)榭?EMPTY)，向TXFTLR寄存器中加入閾值，由中斷需要補(bǔ)充數(shù)據(jù)。接收模式時(TM0D = 10b)，選擇從機(jī)設(shè)備后，如果向發(fā)送FIFO寫入虛擬數(shù)據(jù)，則傳 輸開始。接收多個數(shù)據(jù)時，連續(xù)出現(xiàn)虛擬數(shù)據(jù)。接收工作完成時，是接收輸入CTRLR1寄存 器的NDF的接收數(shù)據(jù)數(shù)的幀數(shù)據(jù)時。此時，需要對NDF中填入比欲接收數(shù)據(jù)數(shù)少1的幀數(shù) 據(jù)數(shù)。在EEPR0M讀模式時(TM0D = lib)，選擇從機(jī)設(shè)備(EEPR0M)后，如果向發(fā)送FIFO 寫入0P碼或地址，則開始傳輸。此時，發(fā)生發(fā)送空(EMPTY)。當(dāng)接收到幀數(shù)據(jù)數(shù)時傳輸完 成，幀數(shù)據(jù)數(shù)為從EEPR0M向CTRLR1寄存器的NDF中輸入的接收數(shù)據(jù)數(shù)的幀數(shù)據(jù)數(shù)。此時， 需要對NDF中填入比欲接收數(shù)據(jù)數(shù)少1的幀數(shù)據(jù)數(shù)。由于寫傳輸控制的0P碼和地址以外 的冗長數(shù)據(jù)時，忽略接收數(shù)據(jù)，所以應(yīng)該注意。圖 107 是表示 SPI 串行傳輸格式(CTRLR0 :SCP0L = 0，SCPH = 0，F(xiàn)RP = 00b)的 時序圖。圖108是表示SPI串行傳輸格式(CTRLR0 :SCP0L = 1，SCPH = 1，F(xiàn)RP = 00b)的 時序圖。圖109是表示SSP串行傳輸格式(FRP = 01b)的時序圖。對由Microwire設(shè)定的串行傳輸進(jìn)行說明。Microwire設(shè)定只能半雙工傳輸。來 自SSI模塊的控制數(shù)據(jù)輸出至從機(jī)之后，才能進(jìn)行發(fā)送工作和接收工作。SI_CSBn的下降沿作為來自SSI模塊的控制數(shù)據(jù)發(fā)送的開始的觸發(fā)。SSI_CLK 的半個時鐘之后，向SSI_D0輸出控制位的MSB。控制數(shù)據(jù)可設(shè)置為1位至16位(由 CTRLR0:CFS[15:12]設(shè)定)之間，與SSI_CLK的下降沿同步輸出。此時，SSI_DIN為高阻態(tài)， 不被從機(jī)所驅(qū)動。發(fā)送、接收的轉(zhuǎn)換由MWCR寄存器的MDD位決定。數(shù)據(jù)接收時，來自SSI模塊的控制數(shù)據(jù)傳輸后的時鐘周期里，從機(jī)將SSI_DIN驅(qū)動 為“0”之后，與SSI_CLK的下降沿同步，傳輸4位至16位的數(shù)據(jù)。SSI_CSBn在數(shù)據(jù)傳輸完成的半個周期之后回到“1”的非有效狀態(tài)。與控制數(shù)據(jù)傳輸1個相對，讀1幀數(shù)據(jù)的情況 下，設(shè)MWCR :MWM0D = “0”，進(jìn)行非連續(xù)數(shù)據(jù)傳輸。連續(xù)接收數(shù)據(jù)的情況下，設(shè)MWCR :MWM0D =“ 1 ”，設(shè)定連續(xù)數(shù)據(jù)傳輸時，從從機(jī)方連續(xù)輸出幀數(shù)據(jù)。數(shù)據(jù)發(fā)送時，來自SSI模塊的控制數(shù)據(jù)發(fā)送接下來的時鐘內(nèi)發(fā)送幀數(shù)據(jù)。由于SSI 模塊不支持連續(xù)發(fā)送，可以將1個命令和1個幀數(shù)據(jù)的對只發(fā)送需要的次數(shù)即可。每當(dāng)1 次的數(shù)據(jù)發(fā)送(命令+數(shù)據(jù))時，也可以進(jìn)行與從機(jī)設(shè)備的握手。設(shè)定MWCR寄存器的MHS 位為“1”時，在1數(shù)據(jù)幀傳輸后SSI_DIN的狀態(tài)變?yōu)闇?zhǔn)備(READY)為止，等待下次傳輸，開 始命令數(shù)據(jù)的發(fā)送。圖110為表示Microwire設(shè)定下的數(shù)據(jù)接收格式(FRP = 10b)的時序圖。圖111 為表示Microwire設(shè)定下的數(shù)據(jù)發(fā)送格式的時序圖。(圖像處理模塊)對圖像處理模塊的概要進(jìn)行說明。本LSI的圖像處理模塊大體劃分為共計3種模 式的工作模式，為普通觀看(NORMAL-VIEWER)模式，相機(jī)接口(Cameral I/F)與視頻編碼 器(VIDEO-Encoder)工作，相機(jī)圖像在TV上顯示；相機(jī)-JPEG(CAMERA-JPEG)模式，相機(jī)接 口和JPEG編碼器(JPEG Encoder)工作，進(jìn)行相機(jī)圖像的錄像JPEG-解碼(JPEG-DEC0DE) 模式，相機(jī)接口和JPEG解碼器工作。這些模式的切換可由寄存器設(shè)定。圖112為圖像處理模塊工作模式表。所有模式下都可以寄存器訪問和存儲器訪 問。由于I2C接口需要圖像處理用的時鐘(IMG_CLK)，所以XIN、AXIN時鐘停止時，任何模式 都不工作。另外，對于I2S接口、SD控制器，由于獨立生成時鐘，不停止AU D_CLK、SDC_CLK 的上面全部的模式下都可以使用。到本LSI的圖像處理模塊的基址為0x30000000，但圖像處理模塊的訪問都為間接 寄存器尋址，寫訪問IDX寄存器的寄存器、存儲器的地址而進(jìn)行。在本LSI內(nèi)部，向圖像處 理模塊的CS為連接CSB3。索引存儲器與其它的寄存器的訪問控制，由地址A3、A2進(jìn)行。圖113是用于說明本LSI的寄存器訪問控制的表。此外，索引寄存器以外的寄存 器的訪問方法如下。①設(shè)A3 =“1”，A2 =“0”，訪問對象寄存器的地址設(shè)定為索引寄存器。
②設(shè)A3 = “ 1，，，A2 = “ 1，，，訪問訪問對象寄存器。圖114是用索引寄存器的寄存器訪問的說明圖。圖115為索引寄存器IDX的詳表。 由IDX[15:0]，指定訪問寄存器的地址。只要不改寫索引寄存器的值，就可以訪問相同的地址。對圖像處理模塊的時鐘體系控制進(jìn)行說明。圖116為時鐘控制寄存器CLKCNT的 詳表。其內(nèi)容如下AUD_EN 本LSI內(nèi)部的音頻模塊的時鐘使能“0”:停止“1”:供給TE_EN :TV編碼器接口模塊的時鐘使能“0”:停止“1”:供給SCKEN :SCLK(圖像處理模塊內(nèi)部的系統(tǒng)時鐘)的時鐘使能“0”:停止“1”:供給SD_EN :SD卡接口模塊的時鐘使能
“0”:停止“1”:供給CMCKEN CAMCKO 的時鐘使能“0”停止“1”供給 對圖像處理模塊的1/n分頻波形進(jìn)行說明。本LSI中，l/n(n為整數(shù))的分頻波 形，不論是如CAMCKO的輸出至端子的時鐘，還是本LSI內(nèi)部使用的時鐘，都生成如圖117的 分頻波形。圖117表示為本LSI的1/n分頻波形的視圖。此外，進(jìn)行分頻比轉(zhuǎn)換的情況下， 必須將對象的時鐘的使能關(guān)閉。圖118為時鐘分頻寄存器1CLKDIV1的詳表。SCLKDV[3:0]設(shè)定SCLK的分頻比。 源時鐘為IMG_CLK。分頻比由1/(SCLKDV+1)設(shè)定，可以設(shè)定為從1/1 1/16。圖119為時鐘分頻寄存器3CLKDIV3的詳表。CMCKDV [3 0]設(shè)定 CAMCKO 的分頻比。源時鐘為 IMG_CLK。分頻比由 1/ (CMCKDV+1) 設(shè)定，可以設(shè)定為從1/1 1/16。ACTSff設(shè)定SCLK與CAMCLKI的頻率比率。設(shè)定內(nèi)容如下OOb 禁止設(shè)定Olb :fSCLK = fCAMCKI 下使用的情況
IOb :fSCLK 彡 2 X fCAMCKI 下使用的情況lib:禁止設(shè)定(注)不能設(shè)定為 fCAMCKI > fSCLK, 2 X fCAMCKI > fSCLK > fCAMCKICAMCLK0_DLY設(shè)定CAMCKO的輸出相位。設(shè)定內(nèi)容如下“0”無附加延遲“ 1 ” 附加延遲(典型為5ns)圖120為CAMCLK0_DLY電路的結(jié)構(gòu)圖。圖121為時鐘分頻寄存器4CLKDIV4的詳表。TEDV設(shè)定TV編碼器接口模塊的分頻 比。源時鐘為TVE_CLK。設(shè)定內(nèi)容如下?！?”不分頻“1” 1/2 分頻對圖像處理模塊的模式控制進(jìn)行說明。圖122為硬件工作模式設(shè)定寄存器HWMODE 的詳表。SD_0FF開啟/關(guān)閉SDIF控制器功能。設(shè)定內(nèi)容如下。此外，使用SDIF控制器的 情況下應(yīng)該首先開啟此位?！?”關(guān)閉SD控制器功能。“1”開啟SD控制器功能。CAMOFF關(guān)閉相機(jī)相關(guān)端子的下拉電阻。設(shè)定內(nèi)容如下“0” 設(shè)想相機(jī)工作狀態(tài)。關(guān)閉CAMVS，CAMHS, CAMDO-7，CAMCKI 的下拉。SDA, SDC, CAMCKO的狀態(tài)根據(jù)寄存器設(shè)定?！?1，，設(shè)想相機(jī)停止?fàn)顟B(tài)。開啟CAMVS, CAMHS, CAMDO-7，CAMCKI 的下拉。SDA，SDC，CAMCKO 的變?yōu)檩敵龅汀?br> SUSP進(jìn)行暫?？刂?。HDMODE =“0000”時，這一位寫入“1”時，對本LSI的圖像處 理模塊的始終供給SCLK停止，可以減低消耗電流(暫停狀態(tài))。從該模式還原，將這一位寫 入“0”即可。M0DE_EN使HDMODE有效。由于復(fù)位之后變?yōu)椤?”，也可以寫入“ 1 ”。
CAMACT監(jiān)視CAM接口的工作狀態(tài)。內(nèi)容如下。“O”工作停止?！?”工作中。HDMODE [3 0]設(shè)定 *CAM 接 口、JPEG 編解碼器(JPEG Codec)的工作模式。圖 123 為HDM0DE[3:0]寄存器設(shè)定值與工作模式的關(guān)系表。工作模式的切換，應(yīng)該必須經(jīng)由準(zhǔn)備 (READY)模式。另外，不應(yīng)該設(shè)定為圖123所示之外的HDMODE[3:0]，SUSP的組合。對圖像處理模塊的中斷控制進(jìn)行說明。圖像處理模塊內(nèi)部，有與本LSI的中斷控 制器獨立的中斷信號控制寄存器、中斷狀態(tài)寄存器、和中斷屏蔽寄存器。CPU系統(tǒng)的中斷控 制器由于以電平中斷、低有效而接收，圖像處理模塊的中斷，則按照INTCNT寄存器的初始 設(shè)定而進(jìn)行中斷。不應(yīng)該變更INTCNT。圖124為中斷控制寄存器INTCNT的詳表。INT_P0L設(shè)定中斷邏輯。設(shè)定內(nèi)容如下?！?”發(fā)生“高”的中斷“1”發(fā)生“低”的中斷INT_SEL選擇邊沿中斷/電平中斷。設(shè)定內(nèi)容如下?！?”電平中斷(輸出狀態(tài)的邏輯和)“1”:邊沿中斷(根據(jù)各個中斷原因輸出32XtSCLK的脈沖)中斷原因發(fā)生的情況下，圖像處理模塊根據(jù)下面的寄存器設(shè)定生成中斷信號，作 為圖像處理模塊的中斷通知CPU的中斷控制器。中斷狀態(tài)寄存器在中斷發(fā)生時，對應(yīng)位變 為1。將此寄存器的各位寫入“0”時，其位由“0”清除。中斷也可以以電平中斷輸出低有效 信號至CPU方的中斷控制器(INTCNT設(shè)定)。圖125為中斷狀態(tài)寄存器1 =INTSTl的詳表。CAMST_INT可以讀出相機(jī)圖像獲取開 始中斷狀態(tài)(“1”中斷發(fā)生)。CAMVS_INT可以讀出CAMVS中斷狀態(tài)(“1”中斷發(fā)生)。 CAMED_INT可以讀出相機(jī)圖像獲取完成中斷狀態(tài)(“1”中斷發(fā)生)。如此，與中斷發(fā)生所 對應(yīng)的位成為“1”。此寄存器的各位寫入“0”時，那一位由“0”清除。設(shè)定屏蔽的情況下， 狀態(tài)位不能為“1”，也不發(fā)生中斷。CAMVS_INT由CAMVS的下降(VSP0L = “L”的情況下為 上升)而發(fā)生中斷。圖126為中斷狀態(tài)寄存器2 :INTST2的詳表。AUDI0_INT對于AUDIO模塊所發(fā)生的 中斷能讀出中斷狀態(tài)(“1”中斷發(fā)生)。TE_H0ST_INT對于TE-Encoder接口模塊所發(fā)生 的中斷能讀出中斷狀態(tài)(“1”:中斷發(fā)生)。SD_INT能讀出SD卡接口的中斷狀態(tài)(“1”:中 斷發(fā)生)。RING_INT為庫寫(Bank Write)完成中斷，在相機(jī)-JPEG模式下每當(dāng)對幀存儲器 的壓縮/解壓數(shù)據(jù)的寫完成了對幀存儲器的1個庫時發(fā)生(“1”中斷發(fā)生)。JD_ED_INT 為JPEG解碼完成中斷，在JPEG解碼完成時發(fā)生(“1”:中斷發(fā)生)。JE_ED_INT為JPEG編 碼完成中斷，在JPEG編碼完成時發(fā)生(“1”中斷發(fā)生)。如此，與中斷發(fā)生所對應(yīng)的位成 為“1”。此寄存器的各位寫入“0”時，那一位由“0”清除。設(shè)定屏蔽的情況下，狀態(tài)位不能為“1”，也不發(fā)生中斷。 圖127為中斷屏蔽寄存器1 :INTMSK1的詳表。CAMST_MSK屏蔽相機(jī)圖像獲取開始 中斷。CAMVS_MSK屏蔽CAMVS中斷。CAMED_MSK屏蔽相機(jī)圖像獲取完成中斷。任何寄存器 都由“0”進(jìn)行屏蔽解除，由“1”進(jìn)行屏蔽設(shè)定。此外，保留(RESERVE)位不應(yīng)該進(jìn)行“0”寫 入。圖128為中斷屏蔽寄存器2 JNTMSK2的詳表。AUDI0_MSK屏蔽AUDIO模塊所發(fā)生 的中斷。TE_H0ST_MSK屏蔽TE-Encoder接口模塊所發(fā)生的中斷。SD_MSK屏蔽SD卡接口的 中斷。RING_MSK屏蔽JPEG碼寫完成庫中斷。JD_ED_MSK屏蔽JPEG解碼完成中斷。JE_ED_ MSK屏蔽JPEG編碼完成中斷。任何寄存器都由“O”進(jìn)行屏蔽解除，由“1”進(jìn)行屏蔽設(shè)定。 此外，保留(RESERVE)位不應(yīng)該進(jìn)行“O”寫入。對于從CPU至圖像處理模塊的訪問進(jìn)行說明。以16位寬從主機(jī)(host)可經(jīng)由外 部存儲器接口而訪問圖像處理模塊。分配了 CSB3。從CPU可訪問的對象如圖129所示。圖 129為本LSI系統(tǒng)的可訪問對象一覽表。基本而言，通過設(shè)定從CPU的圖像處理模塊的寄存 器而訪問，可控制作為系統(tǒng)的可訪問對象。圖像處理模塊的存儲器結(jié)構(gòu)如圖130，可通過各存儲訪問寄存器或是ABS訪問寄 存器而讀/寫。圖130為圖像處理模塊的ABS地址配置圖。(相機(jī)模組接口)圖像處理模塊的相機(jī)模組接口，根據(jù)寄存器設(shè)定而進(jìn)行對來自外部連接的相機(jī)模 組的數(shù)據(jù)、時鐘、和同步信號的獲取處理。獲取的拍攝圖像數(shù)據(jù)，轉(zhuǎn)換為由IC內(nèi)部處理的共 同的YUV4:4:4的格式，實施放大、圖像處理的濾波處理、根據(jù)幀存儲器的圖像大小設(shè)定和 圖像處理功能的縮小、任意矩形的切取、亮度變換(D range Up/Down)的處理。根據(jù)寄存器 設(shè)定而生成的寫入幀存儲器的相機(jī)圖像數(shù)據(jù)，根據(jù)存放位置寄存器的設(shè)定，粘貼至設(shè)定圖 像大小內(nèi)的任意位置。幀存儲器內(nèi)的數(shù)據(jù)格式為YUV = 4:2:2，或是RGB = 5:6:5 (可選擇 RGB_FRAME = IDX:0030h)。圖131為相機(jī)模組接口的模塊圖。圖132為與相機(jī)模組的接口信號一覽表。此外，有效電平有“*”記號的信號可由 寄存器設(shè)定。對于系統(tǒng)時鐘和相機(jī)時鐘的關(guān)系進(jìn)行說明?？煞诸l設(shè)定本LSI的IMG_CLK，作 為CAMCKO時鐘供給相機(jī)模組(對于IMG_CLK的分頻設(shè)定，參照時鐘發(fā)生器項)。來自 相機(jī)的數(shù)據(jù)同步時鐘CAMCKI時鐘，與系統(tǒng)時鐘SCLK之間的關(guān)系，由ACTSW(IDX :00D3h CLKDIV3[5:4])的設(shè)定，需要設(shè)定為滿足以下式子。ACTSff = “01b” 時fSCLK = fCAMCKIACTSff = “ 10b” 時fSCLK 彡 2 X fCAMCKI然而，上式中fSCLK為對本LSI的圖像處理模塊的時鐘周期數(shù)，fCAMCKI為對 CAMCKI端子的輸入時鐘周期數(shù)。此外，禁止設(shè)定ACTSW= “00b” “l(fā)ib”。另外，不能設(shè)定 為 fCAMCKI > fSCLK, 2X fCAMCKI > fSCLK > fCAMCKI。對相機(jī)時鐘與圖形數(shù)據(jù)的關(guān)系進(jìn)行說明。來自相機(jī)的數(shù)據(jù)同步時鐘CAMCKI時 鐘，不僅在相機(jī)的圖像數(shù)據(jù)有效的區(qū)間，而且在圖像數(shù)據(jù)無效的區(qū)間(同步區(qū)間)也需要 對本LSI輸入。各種模式下應(yīng)輸入CAMCKI的區(qū)間如圖133所示。圖133是表示相機(jī)時鐘(CAMCKI)需要區(qū)間的表。
對相機(jī)模組接口的圖像數(shù)據(jù)時序進(jìn)行說明。圖134為表示相機(jī)模組接口的相機(jī)圖 像信號相關(guān)的時序條件的時序圖。圖135為ICMS、ICMH的設(shè)定表。對相機(jī)圖像處理控制進(jìn)行說明。設(shè)定相機(jī)模組接口的相機(jī)信號邏輯的寄存器 CAMIF在圖136中表示。圖136為相機(jī)信號邏輯設(shè)定寄存器CAMIF的詳表。CAMRST開啟相機(jī)模組接口模塊整體的復(fù)位。設(shè)定內(nèi)容如下?！?” 相機(jī)模組接口模塊進(jìn)行通常工作?！?” 相機(jī)模組接口模塊設(shè)定為復(fù)位狀態(tài)。(注)開啟復(fù)位的情況下，不應(yīng)該將同一IDX地址的其它值改變。VSPOL設(shè)定CAMVS信號的有效邏輯。設(shè)定內(nèi)容如下“0” 低區(qū)間為有效數(shù)據(jù)(高為無效(sink)區(qū)間)“1” 高區(qū)間為有效數(shù)據(jù)(低為無效(sink)區(qū)間)HSPOL設(shè)定CAMHS信號的有效邏輯。設(shè)定內(nèi)容如下“0” 低區(qū)間為有效數(shù)據(jù)(高為無效(sink)區(qū)間)“1” 高區(qū)間為有效數(shù)據(jù)(低為無效(sink)區(qū)間)CKPOL設(shè)定CAMCKI信號的CAMDAT同步的有效邊沿。設(shè)定內(nèi)容如下“0” 下降沿有效(CAMDAT與下降沿同步變化)“1” 上升沿有效(CAMDAT與上升沿同步變化)RGB設(shè)定CAMDAT的顏色成分。設(shè)定內(nèi)容如下“0” =CAMDAT的顏色成分為YUV的情況(只有4:2:2的模式)“ 1，，=CAMDAT的顏色成分為RGB的情況(只有4 4 4的模式)SUB OFFSET在CAMDAT的顏色成分為YUV的情況下，設(shè)定Y成分的偏移量 (offset)。設(shè)定內(nèi)容如下。然而，RGB = “H”的情況下，設(shè)定變?yōu)闊o效。“0” =Y顏色成分無偏移量。“1”:Υ顏色成分有偏移量。(從Y成分減去16)RGBORD[2:0]設(shè)定RGB數(shù)據(jù)的排列。設(shè)定內(nèi)容如下。000b =RGBRGB. . . OOlb =RBGRBG...OlOb =GRBGRB. . . Ollb =GBRGBR...100b =BRGBRG. . . IOlb =BGRBGR. · ·IlOb 設(shè)定禁止Illb 設(shè)定禁止YUVORD[1:0]指定YUV數(shù)據(jù)的排列。設(shè)定內(nèi)容如下。OOb :YUYVYUYV. . . Olb :YVYUYVYU...IOb :UYVYUYVY. . . lib :VYUYVYUY...此外，需要將保留(RESERVE)位、保留1 (RESERVE1)位同時寫入“0”。圖137為相機(jī)信號幀開始像素位置寄存器CAMTIM的詳表。CYS[7:0]設(shè)定Y方向 幀開始像素位置(0 255)。CXS[7:0]設(shè)定X方向幀開始像素位置(0 255)。對于來自相機(jī)的所有數(shù)據(jù)范圍，開始濾波處理的開始像素位置由CAMTIM寄存器 (CXS [7:0], CYS [7:0])設(shè)定。水平掃描方向上以CAMHS信號變?yōu)橛行щ娖降淖钕鹊臄?shù)據(jù)位 置作為X = 0而處理。垂直掃描方向上以CAMVS信號變?yōu)橛行щ娖降淖钕鹊臄?shù)據(jù)位置作為X = O而處理。圖138為用于說明相機(jī)數(shù)據(jù)處理開始位置指定的示意圖。圖139為相機(jī)圖像濾波處理選擇寄存器CAMFLT的詳表。CAMFLT [2 0]設(shè)定對相機(jī) 圖像的濾波處理方法(參照圖140)。圖140為CAMFLT寄存器設(shè)定值與濾波處理方法的相關(guān)表。此外，邊沿提取1中， 進(jìn)行黑白邊沿的提取。另外，邊沿提取2中，保存在邊沿的原圖像顏色。圖141為相機(jī)圖像黑白處理閾值寄存器FLTTHD的詳表。FLTTHD[7:0]指 定相機(jī)圖 像的黑白處理的閾值。P，(χ) = (P(χ)彡 FLTTHD) ？ OFFh:OOhP’ (χ)濾波處理后的位置χ的像素P (χ)濾波處理前的位置χ的像素圖142為相機(jī)圖像棕褐色處理系數(shù)寄存器FLTSEP的詳表。SEPIAR[7:0]在相機(jī) 圖像的棕褐色處理時，設(shè)定R成分的加減系數(shù)。SEPIAR[7]為符號位。在設(shè)定負(fù)數(shù)時可以 設(shè)定2的補(bǔ)數(shù)的系數(shù)。SEPIAB[7:0]在相機(jī)圖像的棕褐色處理時，設(shè)定B成分的加減系數(shù)。 SEPIAB[7]為符號位。在設(shè)定負(fù)數(shù)時可以設(shè)定2的補(bǔ)數(shù)的系數(shù)。圖143為相機(jī)圖像棕褐色處理范圍寄存器SEPRNG的詳表。SEPRNG [4:0]在相機(jī)圖 像的棕褐色處理時，進(jìn)行計算數(shù)據(jù)范圍的設(shè)定。R，(χ) = (G(x)彡 SEPRNGI G (x) ^ FFh-SEPRNG) ？ G(x) :G+SEPIARG，(χ) =G(X)B，(χ) = (G(x)彡 SEPRNGI G(x) ^ FFh-SEPRNG) ？ G(x) :G+SEPIABR’ (χ)濾波處理后的位置χ的R成分G’ (χ)濾波處理后的位置χ的G成分B’ (χ)濾波處理后的位置χ的B成分R (χ)濾波處理前的位置χ的R成分G (χ)濾波處理前的位置χ的G成分B (χ)濾波處理前的位置χ的B成分圖144為相機(jī)圖像處理邊沿提取1系數(shù)寄存器FLTC0EF的詳表。FLTEBS [3:0]設(shè)定相機(jī)圖像的浮飾(emboss)處理時的系數(shù)。00**b 1/4 倍 01**b 1/2 倍IOOOb :1 倍 IOOlb :2 倍IOlOb :3 倍 IOllb :4 倍IlOOb :5 倍 IlOlb :6 倍IllOb :7 倍 Illlb :8 倍P，(χ) = FLTCBSX (P(x-1)-P(x+l))+80hFLTEDG1[3:0]設(shè)定*相機(jī)圖像的邊沿提取1時的系數(shù)。00**b 1/4 倍 01**b 1/2 倍IOOOb :1 倍 IOOlb :2 倍IOlOb :3 倍 IOllb :4 倍IlOOb :5 倍 IlOlb :6 倍
IllOb :7 倍 Illlb :8 倍tmp_P，(χ) = FLTEDG1 X (P (χ-1) —P (x+1))P，(χ) = (tmp_P，(χ)彡 FLTTHD) ？ OFFhOOh圖145為相機(jī)圖像處理邊沿提取2系數(shù)寄存器FLTEDG2的詳表。FLTEDG2[3:0]指定相機(jī)圖像的邊沿提取2處理時的系數(shù)。 00**b 1/4 倍 01**b 1/2 倍IOOOb :1 倍 IOOlb :2 倍IOlOb :3 倍 IOllb :4 倍IlOOb :5 倍 IlOlb :6 倍IllOb :7 倍 Illlb :8 倍EDG20FS[6:0]指定相機(jī)圖像的邊沿提取2處理時的RGB成分的偏移值。Tmp_P，(χ) = FLTEDG2 X (P (χ-1) -P (χ+1)) +80hP，(χ) = (Tmp_P，(χ) > 80h+EDG20FS |Tmp_P，(χ) < 80h_EDG20FS) ？ 00h:Tmp_ P，(χ)此外，F(xiàn)LTTHD, FLTSEP, FLTCOFF、FLTEDG2在物理上是同一個寄存器。在從某個濾 波處理轉(zhuǎn)移至其他濾波處理的情況下，優(yōu)選為進(jìn)行其濾波處理所對應(yīng)的寄存器的設(shè)定。圖146為X方向的相機(jī)圖像大小寄存器CXSIZE的詳表。CXSIZE[10:0]設(shè)定X方 向的相機(jī)圖像大小。應(yīng)設(shè)定為偶數(shù)值。圖147為Y方向的相機(jī)圖像大小寄存器CYSIZE的詳表。CYSIZE [10:0]設(shè)定Y方 向的相機(jī)圖像大小。圖148為X方向切取開始位置寄存器CAMRSX的詳表。CAMRSX[10:0]設(shè)定對縮小 后的相機(jī)圖像切取的X方向開始位置。應(yīng)設(shè)定為偶數(shù)值。圖149為Y方向切取開始位置寄存器CAMRSY的詳表。CAMRSY[10:0]設(shè)定對縮小 后的相機(jī)圖像切取的Y方向開始位置。圖150為X方向切取結(jié)束位置寄存器CAMREX的詳表。CAMREX[10:0]設(shè)定對縮小 后的相機(jī)圖像切取的X方向結(jié)束位置。應(yīng)設(shè)定為奇數(shù)值。圖151為Y方向切取結(jié)束位置寄存器CAMREY的詳表。CAMREY[10:0]設(shè)定對縮小 后的相機(jī)圖像切取的Y方向結(jié)束位置。此外，在旋轉(zhuǎn)的情況(ROT(IDX_ADDRESS 0030h MEMCNT [10] = “ 1”))下，應(yīng)將 (CAMREY-CAMRSY+1)設(shè)定為偶數(shù)。圖152為亮度分量放大設(shè)定寄存器CAMYD的詳表。CAMYD [2:0]設(shè)定亮度分量的放 大倍數(shù)。然而，由放大設(shè)定超過255的像素被固定為255。圖153為寄存器設(shè)定值與放大倍 率的關(guān)系表。圖154為X方向縮小率設(shè)定寄存器CXSRK的詳表。CXSRK[10:0]設(shè)定X方向(主 掃描方向)的縮小率?？s小率的設(shè)定由下式計算。此外，CXSRK寄存器不應(yīng)設(shè)定為“0”。另 夕卜，CXSRK應(yīng)設(shè)定為偶數(shù)，且設(shè)定為CXSIZE/16彡CXSRK彡CXSIZE。X 方向縮小率=CXSRK/CXSIZE圖155為Y方向縮小率設(shè)定寄存器CYSRK的詳表。CYSRK[10:0]設(shè)定Y方向(副 掃描方向)的縮小率?？s小率的設(shè)定由下式計算。此外，CYSRK寄存器不應(yīng)設(shè)定為“0”。另外，CYSRK應(yīng)設(shè)定為偶數(shù)，且設(shè)定為CYSIZE/16 ^ CYSRK ^ CYSIZE。Y 方向縮小率=CYSRK/CYSIZE圖156為縮小算法設(shè)定寄存器SRKTYPE的詳表。Y0FFSET在Y方向的雙線性計算時，總是將生成像素位置計算為參照行和當(dāng)前行 的中間。設(shè)定內(nèi)容如下。“0”根據(jù)雙線性運算“1” 生成像素為參照行與當(dāng)前行的中間。CYTYPE設(shè)定Y方向(副掃描方向)的抽取處理時的加法平均開/關(guān)(0N/0FF)。設(shè) 定內(nèi)容如下。“0”無加法平均“1” 進(jìn)行與前一行的加法平均處理。CXTYPE設(shè)定X方向(主掃描方向)的抽取處理時的濾波系數(shù)開/關(guān)。設(shè)定內(nèi)容如 下。“0”無濾波“1” 對X方向濾波處理、進(jìn)行抽取(參照圖157)。圖157為X方向濾波系數(shù)的一覽表。對雙線性進(jìn)行說明。輸出生成像素時，對相關(guān)4點的像素的值，根據(jù)與生成像素的 距離進(jìn)行加權(quán)，計算生成像素的輸出值。此外，在第1行的情況下，只由主掃描方向的值，而 在行的最先的情況下則只由副掃描方向的值，決定輸出像素值。生成像素的計算公式如下 式所示。生成像素=(1/162)X (xXyX α l+x，XyXa 2+x Xy' X β 1+χ，Xy' X β 2)其中，χ+χ，= y+y' = 16。圖158為雙線性的算法概要圖。(2線式串行設(shè)定控制(I2C))本LSI內(nèi)置2線式串行接口(I2C)，用于相機(jī)模組的設(shè)定變更、相機(jī)模組的狀態(tài)讀 出。通過將開始位置“1”，而進(jìn)行8位單位的數(shù)據(jù)的讀或?qū)憽Ｓ蒘ERIB_SEL位，可選擇8位 單位的字節(jié)傳輸或是序列傳輸。讀序列(開始設(shè)定后的自動傳輸)如下。(1)開始條件的生成(2)相機(jī)模組固有地址的輸出和寫設(shè)定的輸出(3)確認(rèn)(acknowledge)的接收(4)相機(jī)模組內(nèi)的讀出對象地址的輸出(寫入)(5)確認(rèn)的接收(6)開始條件的生成(7)相機(jī)模組固有地址的輸出和讀設(shè)定的輸出(8)確認(rèn)的接收(9)來自相機(jī)模組的讀出數(shù)據(jù)的獲取(10)確認(rèn)的生成(11)停止條件的生成
寫序列(開始設(shè)定后的自動傳輸)如下。(1)開始條件的生成(2)相機(jī)模組固有地址的輸出和寫設(shè)定的輸出(3)確認(rèn)的接收(4)相機(jī)模組內(nèi)的讀出對象地址的輸出(寫入) (5)確認(rèn)的接收(6)寫入數(shù)據(jù)的傳輸(7)確認(rèn)的接收(8)停止條件的生成圖159為表示2線串行接口的動作的時序圖。2線串行接口的時鐘SDC的周期，是 將供給圖像處理模塊的時鐘周期(tIMG)IMG_CLK由寄存器分頻設(shè)定而發(fā)生的內(nèi)部系統(tǒng)時 鐘周期(tSCLK)SCLK的1/32分頻作進(jìn)一步分頻設(shè)定而生成的。tSDC = tSCLKX (2+32X (PERI_SDC[30]+1))tSCLK 圖像處理模塊內(nèi)部的系統(tǒng)時鐘SCLK的時鐘周期PERI_SDC[3:0]對SDC時鐘生成用的SCLK作1/32分頻的時鐘作分頻設(shè)定圖160為表示2線串行接口的時序條件的表。該時序條件都是在IlVDDX 1/2、 I2VDDX1/2的閾值下規(guī)定的。對2線式串行設(shè)定控制相關(guān)的寄存器進(jìn)行說明。圖161為串行接口控制寄存器SERICNT的詳表。SERI_DAT[7:0]設(shè)定串行傳輸數(shù)據(jù)。寫設(shè)定SERI_RW時設(shè)定對從機(jī)設(shè)備的寫數(shù)據(jù)。 讀設(shè)定SERI_RW時存放來自從機(jī)設(shè)備寄存器的讀數(shù)據(jù)。PERI_SDC[3:0]設(shè)定 SDC周期。串行傳輸時鐘周期為 tSDC = tIMGX (2+32 X (PERI_ SDC+1))。SDC周期可設(shè)定為1 16的范圍。SERI_ST為串行傳輸開始標(biāo)志。通過寫入“ 1”而開始串行傳輸。傳輸開始后，自動 變?yōu)椤?”。此外，讀出時一直讀出“0”。寫入“1”后5XtIMG期間不應(yīng)訪問主機(jī)。SERI_BSY為表示串行傳輸中的忙標(biāo)志。設(shè)定內(nèi)容如下?！?”空閑狀態(tài)“1”串行傳輸中此外，忽略對該位的寫操作。ACK_STAT為串行傳輸?shù)拇_認(rèn)(ACK)狀態(tài)。寫傳輸時，讀出設(shè)備地址、寄存器地址、 寫數(shù)據(jù)的各個確認(rèn)的或結(jié)果。讀傳輸時，2次發(fā)出設(shè)備地址，讀出寄存器地址的各確認(rèn)的或結(jié)果。由于讀數(shù)據(jù)傳 輸后的確認(rèn)總是為非確認(rèn)(高)，所以忽略該確認(rèn)。設(shè)定內(nèi)容如下?！?”正常傳輸“1”:傳輸時有異常。此外，忽略對該位的寫操作。SERI_RW設(shè)定串行傳輸讀/寫。設(shè)定內(nèi)容如下?！?”讀“1”寫
圖162為串行傳輸設(shè)備地址設(shè)定寄存器SERIDEVADR的詳表。SERI_HZ設(shè)為強(qiáng)制輸入SDA、SDC。設(shè)定內(nèi)容如下?！?” SDA、SDC的輸入輸出由其它的設(shè)定而決定。“ 1” SDA、SDC 為輸入。DEV_TYPE對設(shè)備地址的位寬進(jìn)行指定。設(shè)定內(nèi)容如下。“0” 設(shè)備地址7位(傳輸SERI_DEVADR[6 0]的設(shè)定值)“ 1，，設(shè)備地址10位(傳輸SERI_DEVADR[9 0]的設(shè)定值)SERI_EN進(jìn)行串行傳輸模塊的使能設(shè)定。設(shè)定內(nèi)容如下?！癘”禁止工作“1”允許工作SERIB_SEL選擇字節(jié)傳輸和序列傳輸。設(shè)定內(nèi)容如下?！?”序列傳輸“1”字節(jié)傳輸SERI_DEVADR [9 0]對相機(jī)模組的設(shè)備地址進(jìn)行設(shè)定。7位設(shè)備地址由SERI_ DEVADR [6:0]設(shè)定。SERI_HZ、CAM0FF 禾Π SDA1、SDA2、SDC1、SDC2 的工作關(guān)系如圖 163。圖 163 為 SERI_ HZ、CAMOFF和SDA、SDC的工作關(guān)系表。圖164為串行傳輸寄存器地址設(shè)定寄存器SERI2NDADR的詳表。SERI_2NDADR[7 0] 設(shè)定相機(jī)模組的寄存器地址。圖165為各標(biāo)志與傳輸方式的關(guān)系表。串行傳輸可在READY模式、普通觀看模式、和相機(jī)-JPEG模式下工作(IMG_CLK的 供給有效時)。SDAl與SDA2，和SDCl與SDC2，在本LSI內(nèi)部采用線與(Wired-AND)邏輯輸 入。另外，對于輸出，僅主機(jī)的1輸出向雙方的端子輸出。圖166為串行接口字節(jié)控制寄存器SERIBYTECNT的詳表。SERIB_DAT[7:0]設(shè)定串行字節(jié)傳輸數(shù)據(jù)。寫設(shè)定SERI_RW時設(shè)定對從機(jī)設(shè)備的寫 數(shù)據(jù)。讀設(shè)定SERI_RW時存放來自從機(jī)設(shè)備寄存器的讀數(shù)據(jù)。ADD_START決定在串行字節(jié)傳輸前是否附加開始條件。設(shè)定內(nèi)容如下?！?”不附加開始條件“1”附加開始條件ADD_ST0P決定在串行字節(jié)傳輸后是否附加停止條件。設(shè)定內(nèi)容如下?！?”不附加停止條件“1”附加停止條件NOACK決定在串行字節(jié)傳輸時是否發(fā)送確認(rèn)。設(shè)定內(nèi)容如下。“0”發(fā)送確認(rèn)“1”不發(fā)送確認(rèn)CONTINUE在繼續(xù)串行字節(jié)傳輸?shù)那闆r下設(shè)定“ 1 ”。設(shè)定為“ 1”時，傳輸在確認(rèn)后 SDC在變?yōu)椤暗汀钡臓顟B(tài)下結(jié)束。設(shè)定為“0”時，SDC在變?yōu)椤暗汀敝?，進(jìn)一步地SDC變?yōu)?“高”而結(jié)束。設(shè)定內(nèi)容如下?！?” 確認(rèn)后SDC由低變?yōu)楦叨Y(jié)束。
“1” 確認(rèn)后SDC變?yōu)榈投Y(jié)束。SERIB_ST為串行字節(jié)傳輸開始標(biāo)志。通過寫入“ 1”而開始串行字節(jié)傳輸。傳輸開 始后自動變?yōu)椤?”。此外，讀出時一直讀出“0”。寫入“1”后5XtSCLK期間不應(yīng)訪問主機(jī)。 圖167為串行字節(jié)讀傳輸工作時的波形圖。此外，本圖表示串行字節(jié)讀傳輸以圖 中的設(shè)定進(jìn)行3次時的波形。(圖像模塊內(nèi)存儲器)對于圖像存儲器大小的設(shè)定進(jìn)行說明。本LSI具有能存放2面的320X240像素 (QVGA)大小的幀存儲器。將幀存儲器作為圖像存儲器使用的情況下，需要指定橫向和縱向 的像素大小。圖168為幀存儲器水平方向大小設(shè)定寄存器IMGHSIZE的詳表。IMGH[8:0]指定幀 存儲器的圖像大小的水平方向像素大小?？稍O(shè)定為從2 510。IMGH應(yīng)設(shè)定為偶數(shù)值。未 設(shè)定為偶數(shù)值的情況下工作不能保證。圖169為幀存儲器垂直方向大小設(shè)定寄存器IMGVSIZE的詳表。IMGV[8 0] 指定幀存儲器的圖像大小的垂直方向像素大小。可設(shè)定為從2 511。應(yīng)設(shè)定為 IMGHX IMGV 彡 163840。在使用具有2面的320X 240像素幀的情況下，在以能獨立訪問內(nèi)部RAM的邊界為 基準(zhǔn)而處理2面。內(nèi)部有10個模塊的32KB的RAM。通過使用2面的160KB，可以有下面的 使用方法一邊輸入來自相機(jī)的圖像，一邊輸出至電視；或是一邊以JPEG解壓碼圖像，一邊 將已解壓的JPEG圖像輸出至電視。圖170為用于說明幀存儲器的2面使用的存儲器映射。對存儲器操作相關(guān)的寄存器進(jìn)行說明。圖171為存儲控制寄存器MEMCNT的詳表。RGB_FRAME設(shè)定向幀存儲器的像素數(shù)據(jù)的保存格式。設(shè)定內(nèi)容如下“0” YUV422 格式“1” RGB = 5:6:5 格式ROT設(shè)定來自CAM接口的數(shù)據(jù)至幀存儲器的寫入方向。設(shè)定內(nèi)容如下?！?” 相機(jī)掃描方向=幀存儲器圖像掃描方向“1” 相機(jī)掃描方向=rot90(rot90為存儲器存放方向的90°旋轉(zhuǎn)操作)VFLIP將來自CAM接口的圖像以X軸為中心上下翻轉(zhuǎn)，存放于存儲器。設(shè)定內(nèi)容如 下?！癘”通?！?”上下翻轉(zhuǎn)HFLIP將來自CAM接口的圖像以Y軸為中心左右翻轉(zhuǎn)，存放于存儲器。設(shè)定內(nèi)容如 下?！癘”通?！?”左右翻轉(zhuǎn)TRON設(shè)定透明色設(shè)定的有效/無效。設(shè)定內(nèi)容如下。“0”有效“1”無效
SWAP_BYTE設(shè)定訪問內(nèi)部存儲器時的字節(jié)序，對存儲器訪問寄存器MEMACS_ ABS (IDX :0036h)、RING_RD(IDX :003Fh)、MEMACS_YUV (IDX :0033h)、MEMACS_RGB (IDX 0034h)有效。本LSI內(nèi)部所有模塊都以大端而工作。設(shè)定內(nèi)容如下。“0”大端“1” 小端 INCMTH設(shè)定訪問存儲器訪問寄存器的情況下地址的增加(increment)方法。設(shè)定 內(nèi)容如下?！?”:無條件增長(只有寫入開始地址有效。即使超過寫入結(jié)束地址而寫 入，也會 進(jìn)行地址的增長。)“1”矩形增長此外，不應(yīng)對RESERVED (保留)位寫入1。圖172為相機(jī)圖像存放開始X位置設(shè)定寄存器MEMCSTAX的詳表。MEMCSTA_X[8:0] 設(shè)定存放來自相機(jī)模組的圖像至幀存儲器時的X開始地址?？梢栽O(shè)定為0 508。MEMCSTA_ X應(yīng)設(shè)定為偶數(shù)值，應(yīng)設(shè)定為MENCSTA_X < IMGH。圖173為相機(jī)圖像存放開始Y位置設(shè)定寄存器MEMCSTAY的詳表。MEMCSTA_Y[8:0] 設(shè)定存放來自相機(jī)模組的圖像至幀存儲器時的Y開始地址?？梢栽O(shè)定為0 510。應(yīng)設(shè)定 為 MENCSTA_Y < IMGV。圖174為存儲訪問寄存器YUV :MEMACS_YUV的詳表。MEMACS_YUV[ 15 0]為以幀存 儲器的YUV格式的訪問而使用。忽視相機(jī)圖像獲取中、向TV編輯器的數(shù)據(jù)傳輸中、JPEG編 解碼器工作中的讀出工作，讀出值變?yōu)闊o效值。圖175為表示YUV數(shù)據(jù)寫入格式的表。圖176為表示YUV數(shù)據(jù)讀出格式的表。讀操作、寫操作應(yīng)該分別進(jìn)行2次。未進(jìn)行分別2次的訪問的情況下，讀操作和寫 操作無法保證。在讀的情況下，最先應(yīng)進(jìn)行一次鏡像讀取。在幀存儲器為RGB = 5:6:5的格 式的情況下，最先應(yīng)進(jìn)行2次鏡像讀取。另外，地址自動增加。不論是讀還是寫的訪問，地 址都增加。在訪問的情況下，不應(yīng)使讀和寫混合。由索引讀訪問，讀操作和寫操作被清除。 MEMACS_YUV訪問開始前，應(yīng)需進(jìn)行索引讀訪問。幀存儲器為RGB = 5 6 5的格式時，在YUV 寫入的情況下最后應(yīng)進(jìn)行鏡像寫入。圖177為存儲訪問寄存器RGB :MEMACS_RGB的詳表。MEMACS_RGB [ 15 0]讀出時可 讀出存儲器的內(nèi)容。相機(jī)圖像獲取中，向TV編碼器的數(shù)據(jù)傳輸中，JPEG Codec的工作中的 讀出操作被忽略，讀出值為無效值。圖178為表示RGB數(shù)據(jù)寫入格式的表。圖179為表示RGB數(shù)據(jù)讀出格式的表。讀操作、寫操作應(yīng)該分別進(jìn)行2次。未進(jìn)行分別2次的訪問的情況下，讀操作和寫 操作無法保證。在讀的情況下，在幀存儲器為YUV = 4:2:2的格式的情況下，最先應(yīng)進(jìn)行2 次鏡像讀??；在幀存儲器為RGB = 5:6:5的格式的情況下，最先應(yīng)進(jìn)行1次鏡像讀取。另 夕卜，地址自動增加。不論是讀還是寫的訪問，地址都增加。在訪問的情況下，不應(yīng)使讀和寫 混合。由索引讀訪問，讀操作和寫操作被清除。MEMACS_RGB訪問開始前，應(yīng)需進(jìn)行索引讀訪 問。圖180為存儲訪問寄存器ABS :MEMACS_ABS的詳表。MEMACS_ABS [15 0]用在本 LSI的全部存儲區(qū)域的絕對地址指定的訪問。相機(jī)圖像獲取中，向TV編碼器的數(shù)據(jù)傳輸中，JPEG Codec的工作中的讀出操作被忽略，讀出值為無效值。讀操作、寫操作應(yīng)該分別進(jìn)行2次。未進(jìn)行分別2次的訪問的情況下，讀操作和寫 操作無法保證。未進(jìn)行1次的訪問的情況下，讀操作和寫操作無法保證。在讀的情況下，最 先應(yīng)進(jìn)行1次鏡像讀取。不論是讀還是寫的訪問，地址都增加。在訪問的情況下，不應(yīng)使讀 和寫混合。由索引讀訪問，讀操作和寫操作被清除。MEMACS_ABS訪問開始前，應(yīng)需進(jìn)行索引 讀訪問。圖181為存儲矩形訪問開始X位置設(shè)定寄存器MEM_ADR_STX的詳表。MEM_ADR_ STX [8:0]設(shè)定對幀存儲器的矩形訪問開始X地址?？稍O(shè)定為0 508。MEM_ADR_STX應(yīng)設(shè) 定為偶數(shù)值。應(yīng)設(shè)定為MEM_ADR_STX < IMGH的值。圖182為存儲矩形訪問開始Y位置設(shè)定寄存器MEM_ADR_STY的詳表。MEM_AD R_ STY [8:0]設(shè)定對幀存儲器的矩形訪問開始Y地址?？稍O(shè)定為0 509。應(yīng)設(shè)定為MEM_ADR_ STY < IMGV 的值。圖183為存儲矩形訪問結(jié)束X位置設(shè)定寄存器MEM_ADR_EDX的詳表。MEM_ADR_ EDX [8:0]設(shè)定對幀存儲器的矩形訪問結(jié)束X地址?？稍O(shè)定為0 509。MEM_ADR_EDX應(yīng)設(shè) 定為奇數(shù)值。應(yīng)設(shè)定為MEM_ADR_EDX < IMGH的值。另外，應(yīng)設(shè)定為MEM_ADR_EDX > MEM_ ADR_STX 的值。圖184為存儲矩形訪問結(jié)束Y位置設(shè)定寄存器MEM_ADR_EDY的詳表。MEM_ADR_ EDY[8:0]設(shè)定對幀存儲器的矩形訪問結(jié)束Y地址?？稍O(shè)定為0 510。MEM_ADR_EDY應(yīng)設(shè) 定為奇數(shù)值。應(yīng)設(shè)定為MEM_ADR_EDY < IMGV的值。另外，應(yīng)設(shè)定為MEM_ADR_EDY > MEM_ ADR_STY 的值。圖185為表示(x，y)地址指定與存儲地址的關(guān)系(例如176 X 220設(shè)定時)的表。圖186為存儲絕對地址設(shè)定1寄存器MEM_ADR_ABS1的詳表。圖187為存儲絕對 地址設(shè)定 2 寄存器 MEM_ADR_ABS2 的詳表。{MEM_ADR_ABS2[1 0]，MEM_ADR_ABS1 [15:0]}設(shè) 定對本LSI的存儲空間的絕對地址。設(shè)定內(nèi)容如下。MEM_ADR_ABS2[1] = MSBMEM_ADR_ABS1
= LSB圖188為存儲數(shù)據(jù)透明色設(shè)定寄存器MEMTRANS的詳表。MEMTRANS [15 0]設(shè)定對 幀存儲器的數(shù)據(jù)寫入時的透明色。與此處設(shè)定數(shù)據(jù)相同值的寫入數(shù)據(jù)不對幀存儲器寫入。 通過使用該功能，在顯示數(shù)據(jù)的基礎(chǔ)上可實現(xiàn)圖標(biāo)的移動(參照圖189)。即使寫入了透明 色數(shù)據(jù)也會增加地址。可以使用透明色功能的只有RGB格式的數(shù)據(jù)的寫入。圖189為表示使用透明色設(shè)定的圖標(biāo)數(shù)據(jù)的寫入的示意圖。圖190為存儲數(shù)據(jù)透明色屏蔽寄存器MEMTRMSK的詳表。MEMTRMSK[15:0]設(shè)定對 幀存儲器的數(shù)據(jù)寫入時的透明色的屏蔽位。在屏蔽位為“1”的情況下，忽略對應(yīng)透明色設(shè) 定寄存器的值。例如，設(shè)定MEMTRANS = OxFFFF而MEMTRMSK = 0x0001的情況下，本LSI將 OxFFFF與OxFFFE識別為透明色，不進(jìn)行對同色的幀存儲器的寫入。(TV 編碼器)圖像處理模塊與TV編碼器模塊的內(nèi)部連接，具有向TV輸出幀存儲器的數(shù)據(jù)的TV 編碼器接口。具有在對TV編碼器IC的數(shù)據(jù)輸出時由最大8倍的雙線性的放大功能。圖像 處理模塊與TV編碼器的連接例如圖191所示。圖191為表示圖像處理模塊與TV編碼器的連接例的系統(tǒng)連接圖。TV編碼器接口工作的HDM0DE(IDX :00D8h HWMODE[3:0])為下面2個模式。· NORMAL-VIEWER 模式· JPEG-DEC0DE 模式TV編碼器接口具有在X方向和Y方向上獨立的至最大8倍為止的放大功能。放大 由雙線性進(jìn)行。雙線性放大由以下公式計算。生成像素=(xXyXα l+x，XyX α 2+xXy，X β 1+χ，Xy' X β 2)
圖192為表示放大時的像素位置與生成像素的示意圖。對TV編碼器的接口相關(guān)的寄存器進(jìn)行說明。圖193為TV編碼器控制寄存器TE_CNT的詳表。0UT_FMT設(shè)定數(shù)據(jù)輸出的格式。設(shè)定內(nèi)容如下?！?” JTU-R. BT. 601 格式“ 1” ITU-R. BT. 656 格式TE_VIDE0_M選擇NTSC或是PAL。設(shè)定內(nèi)容如下?！?”:NTSC“1”PALTE_VFLIP對幀存儲器的數(shù)據(jù)上下翻轉(zhuǎn)，輸出至TV編碼器。設(shè)定內(nèi)容如下“0”普通輸出“1”上下翻轉(zhuǎn)輸出TEJFLIP對幀存儲器的數(shù)據(jù)左右翻轉(zhuǎn)，輸出至TV編碼器。設(shè)定內(nèi)容如下“0”普通輸出“1”左右翻轉(zhuǎn)輸出TE_BACK_C0L[3:0]指定背景顯示色的顏色。設(shè)定內(nèi)容如下。OOOOb 藍(lán) OOOlb 黑 OOlObdl OOllb 綠OlOOb 黃 OlOlb 青 OllOb 品紅 Olllb :50% 白1000b:100%白其它禁止設(shè)定ENC_0N[1:0]進(jìn)行TV編碼器接口工作模式設(shè)定。圖194為TV編碼器接口工作設(shè)定表。圖195為TV編碼器控制寄存器2 :TE_CNT2的詳表。ENC_0N[1] =“H”的情況下， M0DE_SHT應(yīng)設(shè)定為“H”。圖196為幀存儲器傳輸X開始位置TE_STX的詳表。TE_STX[8:0]設(shè)定向TV編 碼器的幀數(shù)據(jù)的傳輸開始X坐標(biāo)?？稍O(shè)定為0 508。TE_STX應(yīng)設(shè)定為偶數(shù)值。未設(shè)定 為偶數(shù)值的情況下無法保證工作。應(yīng)設(shè)定為TE_STX < IMGH。另外，應(yīng)設(shè)定為TE_EDX-TE_ STX+1 ( 320。圖197為幀存儲器傳輸Y開始位置TE_STY的詳表。TE_STY[8:0]設(shè)定向TV編碼 器的幀數(shù)據(jù)的傳輸開始Y坐標(biāo)?？稍O(shè)定為0 509。應(yīng)設(shè)定為TE_STY < IMGV，TE_EDY-TE_ STY+1 ( 320。圖198為幀存儲器傳輸X結(jié)束位置TE_EDX的詳表。TE_EDX[8:0]設(shè)定向TV編碼器 的幀數(shù)據(jù)的傳輸結(jié)束X坐標(biāo)?？稍O(shè)定為1 509。TE_EDX應(yīng)設(shè)定為奇數(shù)值。未設(shè)定為奇數(shù)值的情況下無法保證工作。應(yīng)設(shè)定為TE_STX < TE_EDX < IMGH，TE_EDX_TE_STX+1彡320。圖199為幀存儲器傳輸Y結(jié)束位置TE_EDY的詳表。TE_EDY[8:0]設(shè)定向TV編碼 器的幀數(shù)據(jù)的傳輸結(jié)束Y坐標(biāo)?？稍O(shè)定為1 510。應(yīng)設(shè)定為TE_STY < TE_EDY < IMGV。 在RGB_FRAME =“L” (IDX :0030hMEMCNT[12])的情況下應(yīng)設(shè)定為奇數(shù)值。另外，應(yīng)設(shè)定為 TE_EDY-TE_STY+1 彡 320。圖200為水平方向放大設(shè)定寄存器TE_EXPH的詳表。TE_EXPH[8:0]設(shè)定對TV編 碼器傳輸?shù)姆糯髨D像的水平方向放大大小。應(yīng)設(shè)定為偶數(shù)值。另外，下面水平方向大小總 是設(shè)定為偶數(shù)。向TV編碼器傳輸?shù)膱D像大小如下式。水平方向大小=TE_EDX-TE_STX+1+TE_EXPH(然而，在1 8倍為止的范圍)圖201為垂直方向放大設(shè)定寄存器TE_EXPV的詳表。TE_EXPV[ 9:0]設(shè)定對TV編 碼器傳輸?shù)姆糯髨D像的垂直方向放大大小。向TV編碼器傳輸?shù)膱D像大小如下式。垂直方向大小=TE_EDY-TE_STY+1+TE_EXPV(然而，在1 8倍為止的范圍)圖202為TV編碼器輸出水平方向開始位置設(shè)定寄存器TE_0UTSTH的詳表。TE_ OUTSTH[9:0]設(shè)定向TV編碼器傳輸時的水平方向開始位置。該寄存器只在0UT_FMT(IDX OOBOh TE_CNT[15]) =“0”的設(shè)定時有效。0UT_FMT為“ 1 ”的設(shè)定的情況下，應(yīng)該總是設(shè)定 TE_0UTSTH 為 “0”。圖203為TV編碼器輸出垂直方向開始位置設(shè)定寄存器TE_0UTSTV的詳表。TE_ OUTSTV[8:0]設(shè)定向TV編碼器傳輸時的垂直方向開始位置。該寄存器只在0UT_FMT(IDX OOBOh TE_CNT[15]) =“0”的設(shè)定時有效。0UT_FMT為“ 1 ”的設(shè)定的情況下，應(yīng)該總是設(shè)定 TE_0UTSTV 為 “0”。進(jìn)行對TV編碼器模塊相關(guān)的說明。接收來自TV編碼器接口模塊的TV輸出數(shù)據(jù)， TV編碼器模塊生成復(fù)合(composite)信號(CVBS)。通過來自內(nèi)置的電流DAC使電流流過 VOUT端子附加的75 Ω的下拉(DAVSS)，TV方末端75 Ω時輸出1. 25VPP (TYP)。此時，IREF 端子應(yīng)該下拉2. 4k Ω (DAVSS)。對模擬合成輸出格式進(jìn)行說明。圖204為NTSC設(shè)定下的垂直消隱期的波形圖。默認(rèn)設(shè)定為顯示第23行至第262 行、和第286行至第525行。圖205為PAL設(shè)定下的垂直消隱期的波形圖。默認(rèn)設(shè)定為顯示第46行至第285 行、和第359行至第598行。圖206為NTSC設(shè)定下的彩條波形圖。根據(jù)設(shè)置，白電平可以設(shè)100IRE為108IRE， 黑電平可以設(shè)7. 5IRE為0IRE。圖207為PAL設(shè)定下的彩條波形圖。根據(jù)設(shè)置，白電平可以設(shè)100IRE為108IRE， 黑電平可以設(shè)OIRE為-7IRE。對TV編碼器相關(guān)的寄存器進(jìn)行說明。圖208為參數(shù)更新寄存器PARAMSET的詳表。PARAMSET通過寫入“1”而進(jìn)行參數(shù) 的更新。寫入后在幀的頂端更新內(nèi)部參數(shù)。該位在更新后自動清除。保留位(RESERVED) 應(yīng)寫為“0”。圖209為模式寄存器MODE的詳表。M0DE[1:0]設(shè)定TV編碼器的工作模式。圖210為工作模式一覽表。[1024]TH_TYPE進(jìn)行對通過模式(through mode)的工作類型的設(shè)定。內(nèi)部流水線段數(shù)相 關(guān)的設(shè)定，本LSI中應(yīng)設(shè)定為“1”。SUSP進(jìn)行對TV編碼器的暫停模式的設(shè)定。暫停模式下TV不輸出。設(shè)定內(nèi)容如 下。0 暫停模式解除1 暫停模式應(yīng)該在RESERVED1 寫入 “ 1”，在 RESERVED 寫入 “0”。圖211為輸入接口格式指定寄存器YUVIFSET的詳表。YUV_XST[1:0]設(shè)定Hsync有效后的至數(shù)據(jù)有效為止的延遲。應(yīng)設(shè)定為00b。 YUVORD [1:0]設(shè)定對TV編碼器的YCbCr的輸入格式(順序)。本LSI應(yīng)設(shè)定為 10b。ITU656EN設(shè)定輸入、輸出的數(shù)字接口。應(yīng)與TECNT寄存器IDXOOBOh的0UT_FMT 設(shè)定相合。設(shè)定內(nèi)容如下。0 :Hsync, Vsync 信號1:ITU656 格式RESERVED1 應(yīng)寫入 “1”。圖212為監(jiān)視器X方向像素大小設(shè)定寄存器XSIZE_L、XSIZE_H的詳表。 XSIZE[10:0]設(shè)定使用相機(jī)的X方向的像素。可設(shè)定為144 1024。圖213為監(jiān)視器Y方向像素大小設(shè)定寄存器YSIZE_L、YSIZE_H的詳表。 YSIZE[10:0]設(shè)定使用相機(jī)的Y方向的像素。圖214為TV編碼器復(fù)位寄存器PWD的詳表。DAC_P0ff開啟/關(guān)閉TV編碼器(TV_ENC0DER)內(nèi)置的DAC工作。復(fù)位解除后DAC 從開啟狀態(tài)開始。設(shè)定內(nèi)容如下。0:DAC動作開啟1:DAC動作關(guān)閉L0GIC_P0ff進(jìn)行TV_ENC0DER內(nèi)部時鐘的開啟/關(guān)閉。設(shè)定內(nèi)容如下。0:關(guān)閉內(nèi)部時鐘1:開啟內(nèi)部時鐘此外，復(fù)位之后的初始狀態(tài)下從DAC工作開啟狀態(tài)開始。圖215為TV編碼器顯示模式寄存器DISP的詳表。LEVEL調(diào)整TV_ENC0DER內(nèi)置的TV編碼器的DAC輸出白電平。設(shè)定內(nèi)容如下。0 相當(dāng)于白電平100IRE1 相當(dāng)于白電平108IREDISPO選擇TV_ENC0DER內(nèi)部的TV編碼器的工作模式。方形像素模式下，水平方向 的640像素擴(kuò)展為720像素。時鐘輸入為27MHz以外的情況下，此位應(yīng)寫為“0”。設(shè)定內(nèi)容 如下。0:等效像素模式1 方形像素模式圖216為TV編碼器視頻模式寄存器VIDEO的詳表。[1054]NTPAL選擇TV_ENC0DER內(nèi)置的TV編碼器的視頻輸出模式。設(shè)定內(nèi)容如下。0 =NTSC1 =PALQ_FSC選擇TV_ENC0DER內(nèi)部的TV編碼器的時鐘工作模式。應(yīng)輸入選擇模式的時 鐘。設(shè)定內(nèi)容如下。0 27MHz 時鐘工作 1 :4fsc時鐘工作(時鐘輸入為8fsc)PAL28在TV_ENC0DER內(nèi)部的TV編碼器的時鐘工作模式為PAL下28. 375MHz的情 況下開啟。設(shè)定內(nèi)容如下。0 =PAL下28. 375MHz時鐘不工作的情況1 =PAL下28. 375MHz時鐘工作的情況此外，保留位(RESERVED)應(yīng)寫為“0”。可使用的設(shè)定如圖217。不應(yīng)為其它的設(shè)定。圖217為TV編碼器頻率設(shè)定一覽表。圖218為TV編碼器視頻模式寄存器CVBS的詳表。CVBS_0UT選擇TV_ENC0DER內(nèi)置的TV編碼器的視頻輸出(DAC)的開/關(guān)。設(shè)定內(nèi) 容如下。0:DAC無輸出。(此時輸出29/32*VF_DA的電壓。)1 =DAC輸出為輸出CVBS (合成視頻信號)。IMAGE_0UT[1:0]選擇TV_ENC0DER內(nèi)部的TV編碼器的視頻輸出數(shù)據(jù)。設(shè)定內(nèi)容如 下。OOb 保留(RESERVED)Olb 在全畫面范圍內(nèi)輸出BGCOL寄存器所選的顏色。IOb 保留lib 輸出圖像。背景區(qū)域輸出BGCOL寄存器所選的顏色。圖219為背景色寄存器BGCOL的詳表。BGC0L[3:0]選擇TV_ENC0DER內(nèi)置的TV編 碼器的視頻輸出(DAC)背景色。設(shè)定內(nèi)容如下。00 (hex)藍(lán)色背景色(默認(rèn))01 (hex)黑色背景色02 (hex)紅色背景色03 (hex)綠色背景色04 (hex)黃色背景色05 (hex)青色背景色06 (hex)品紅色背景色07 (hex)灰色背景色08 (hex)白色背景色其它不應(yīng)設(shè)定圖220為TV編碼器彩條測試寄存器COLBAR的詳表。COLBAR將TV_ENC0DER內(nèi)置 的TV編碼器的輸出作為彩條輸出。設(shè)定內(nèi)容如下。[1086]0 輸出TV_ENC0DER的輸入數(shù)據(jù)1 強(qiáng)制輸出彩條 圖221為TV編碼器設(shè)置寄存器SETUP的詳表。SETUP應(yīng)根據(jù)是NTSC或是PAL而 進(jìn)行設(shè)定。設(shè)定內(nèi)容如下。0 :NTSC的情況下，應(yīng)設(shè)定為0。1 =PAL的情況下，應(yīng)設(shè)定為1。 圖 222 為 TV 編碼器伽馬校正寄存器(GM_A0, GM_A1，GM_A2, GM_X0, GM_X1，GM_X2, GM_X3，GM_Y0，GM_Y1，GM_Y2，GM_Y3)的詳表。伽馬校正曲線的設(shè)定，由圖223所示的4點的 坐標(biāo)和3個斜率所決定。圖223為表示伽馬校正曲線的視圖。3個斜率GM_A0、GM_A1、GM_ A2的前4位表示整數(shù)，后4位表示小數(shù)點以下。伽馬曲線為由以下條件所近似的伽馬曲線。1)Χ<χ0 時Y = y02)x0 彡 X<xl 時Y = a0* (X-xO)+y03)xl 彡 X<x2 時Y = al*(X-xl)+yl4)x2 彡 X<x3 時Y = a2* (X-x2) +y25)x3 彡 X 時Y = y3圖224為表示伽馬校正寄存器的設(shè)定例的表。此外，輸出值16 (IOh)對應(yīng)0IRE， 235 (EBh)對應(yīng)100IRE。另外，在圖224所示的表的設(shè)定的情況下，輸出最大值限制于 235 (EBh)，電視輸出的白電平限制于100IRE。圖225為輸入有效開始像素偏離量設(shè)定寄存器0FS_h，0FS_1的詳表。與H_P0S 為TV編碼器輸出時的顯示偏移量相對，此寄存器設(shè)定來自輸入的HSYNC的有效數(shù)據(jù)開始像
ο圖226為TV編碼器有效數(shù)據(jù)寬度設(shè)定寄存器WID_VD_h，WID_VD_1的詳表。此寄 存器設(shè)定水平行中的有效像素數(shù)。初始值為320像素。設(shè)定值應(yīng)為偶數(shù)。另外，設(shè)定范圍 在100像素至896像素之間。設(shè)定內(nèi)容如下。WID_VD[1:0]這 2 位應(yīng)寫為 “00b”。WID_VD [9 0]不應(yīng)設(shè)定為 000 (hex) 063 (hex)的值。064 (hex) 100 像素140 (hex) 320 像素(默認(rèn))I例如在QVGA圖像輸入2D0(HEX) :720 像素[1115]3F0(HEX) :1008 像素不應(yīng)設(shè)定為3F1 (hex) 3FF(hex)的值。此外，WID_VD寄存器應(yīng)設(shè)定為4的倍數(shù)。圖227為TV編碼器有效行寬設(shè)定寄存器HT_VD的詳表。此寄存器設(shè)定場內(nèi)的有效行數(shù)。初始值為240?？稍O(shè)定范圍從100至245行為止。設(shè)定內(nèi)容如下。HT_VDW]請在此位寫 “0”。HT_VD[7:0]請不要設(shè)定 00 (HEX) 63 (HEX)的值。64 (hex): 100 行FO (hex) 240行；默認(rèn)相當(dāng)于VGA圖像FE(HEX) :254 行圖228為TV編碼器水平顯示位置偏移量寄存器H_P0S的詳表。此寄存器設(shè)定行 內(nèi)的水平顯示位置的偏移量。初始值為0?？稍O(shè)定范圍為0 504像素。顯示的水平位置 偏移量如下式所示。顯示水平位置的偏移量值H_P0S[7:0]X2 [像素]另外，H_P0S寄存器的設(shè)定內(nèi)容如下。H_P0S[1:0]這 2 位應(yīng)寫入 “00b”。H_P0S[7:0] =OO(HEX)默認(rèn)位置04 (HEX)在向右移動8像素的位置的屏幕上顯示FC(HEX)在向右移動504像素的位置的屏幕上顯示不應(yīng)設(shè)定為FD (HEX) FF (HEX)的值。圖229為TV編碼器垂直顯示位置偏移量寄存器V_P0S的詳表。此寄存器設(shè)定場 內(nèi)的垂直顯示位置的偏移量。初始值為0?？稍O(shè)定范圍為0 120行。顯示的垂直位置偏 移量如下式所示。顯示水平位置的偏移量值V_P0S[7:0]+4(行/場)(NTSC的情況下)顯示水平位置的偏移量值V_P0S [7 0] +23 (行/場)(PAL的情況下)另外，V_P0S寄存器的設(shè)定內(nèi)容如下。V_P0S[1:0]這 2 位應(yīng)寫入 “00b，，。V_P0S[7:0] =OO(HEX)默認(rèn)位置04 (HEX)在向上移動8行的位置的屏幕上顯示[1149]78 (HEX)在向上移動240行的位置的屏幕上顯示不應(yīng)設(shè)定為79 (HEX) 7F(HEX)的值。80 (HEX)與默認(rèn)位置相同84 (HEX)在向下移動8行的位置的屏幕上顯示 ||FS(HEX)在向下移動240行的位置的屏幕上顯示不應(yīng)設(shè)定為F9 (HEX) FF(HEX)的值。圖230為輸入有效開始行偏離量設(shè)定寄存器V_0FS的詳表。與V_P0S為TV編碼 器輸出時的顯示偏移量相對，此寄存器設(shè)定來自輸入的VSYNC的有效數(shù)據(jù)開始行。圖231為表示顯示位置變更寄存器的設(shè)定內(nèi)容的示意圖。圖232為初始化寄存器SRST的詳表。此寄存器為軟件復(fù)位寄存器。通過寫入“1” 而復(fù)位該模塊。只有寫入“1”才有效。軟件復(fù)位后IOOns期間無法訪問。硬件復(fù)位后，無 需軟件復(fù)位。設(shè)定內(nèi)容如下。SRST_TVE 通過寫入“1”而進(jìn)行TV編碼器模塊的復(fù)位。通過寫入“0”而解除復(fù)位。SRST_REG 通過寫入“ 1 ”而進(jìn)行寄存器的復(fù)位。自動解除復(fù)位，返回初始值。JPEG 編解碼器(JPEG Codec)本LSI內(nèi)置根據(jù)IS0/IEC10918的基線方式的JPEG編解碼器。本LSI具有以下2 種JPEG工作模式。J-I 相機(jī)-JPEG (CAMERA-JPEG)模式在相機(jī)-JPEG模式下，壓縮圖像大小的寬(CAMREX-CARSY+1)需為4的倍數(shù)，壓縮 圖像大小的高(CAMREY-CAMRSY+1)需為8的倍數(shù)。IDX =OOlBh (CAMRSX)、IDX =OOlCh (CAMRSY)、IDX =OOlDh (CAMREX)、IDX OOlEh(CAMREY)J-2 JPEG-解碼(JPEG-DECODE)模式對JPEG工作控制進(jìn)行說明。圖233為JPEG控制寄存器JPG_CNT的詳表。JE_C0NTINUE設(shè)定相機(jī)JPEG連續(xù)模式。設(shè)定內(nèi)容如下?！?” 幀存儲器中僅有1張相機(jī)JPEG“1” 幀存儲器中寫入多個相機(jī)JPEG數(shù)據(jù)當(dāng)連續(xù)模式中寫入“0”時，那一時刻的JPEG編碼完成時從連續(xù)模式中退出。SWRST進(jìn)行JPEG編解碼器中的軟件復(fù)位。設(shè)定內(nèi)容如下。“0”復(fù)位解除“1”復(fù)位JP_ST為JPEG解碼開始位。通過將此位寫入“ 1”，JPEG解碼開始。此位只在 JPEG-解碼模式下可以使用。讀出時總是讀出“0”。在對此位寫入“1”后，在5XtSCLK期 間不應(yīng)作主機(jī)訪問。[1180]JE_ST為JPEG編碼開始位。通過將此位寫入“ 1”，JPEG編碼開始。此位只在相 機(jī)-JPEG模式時可以使用。讀出時總是讀出“0”。在相機(jī)-JPEG模式時當(dāng)對JE_ST寫入“1” 時，則獲取臨近的相機(jī)幀，編碼完成后停止工作。在對此位寫入“1”后，在5XtSCLK期間不 應(yīng)作主機(jī)訪問。此外，不應(yīng)進(jìn)行對保留寄存器寫入“ 1 ”。圖234為JPEG狀態(tài)1寄存器JPG_ST1的詳表。JE_STAT為JPEG編碼中的狀態(tài)位。此位為讀出專用。設(shè)定內(nèi)容如下?！?”編碼停止“1”編碼中 JP_STAT為JPEG解碼中的狀態(tài)位。此位為讀出專用。設(shè)定內(nèi)容如下?！?”解碼停止“1”解碼中此外，不應(yīng)進(jìn)行對保留寄存器寫入“ 1 ”。圖235為JPEG狀態(tài)2寄存器JPG_ST2的詳表。JE_W0RD_SIZE表示JPEG壓縮數(shù)據(jù)的碼大小為奇數(shù)字還是偶數(shù)字。由于JPEG碼大 小={JE_CSIZE2, JE_CSIZE1}總是為偶數(shù)值，所以在JE_W0RD_SIZE = “ 1 ”的情況下，主機(jī) 應(yīng)進(jìn)行({JE_CSIZE2，JE_CSIZE1}-1)次讀出。設(shè)定內(nèi)容如下?！?”偶數(shù)字“1”奇數(shù)字JE_0DD_LEN表示JPEG壓縮數(shù)據(jù)的碼大小為奇數(shù)字節(jié)還是偶數(shù)字節(jié)。在為奇數(shù)字 節(jié)的情況下，由于JPEG壓縮數(shù)據(jù)的最終字的高位字節(jié)(SWAP_BYTE為“0”時)為無效，所以 應(yīng)由主機(jī)刪除。設(shè)定內(nèi)容如下?！?”:碼大小為偶數(shù)字節(jié)“1”:碼大小為奇數(shù)字節(jié)此外，發(fā)生溢出的情況下，應(yīng)該由SWRST對JPEG編解碼器進(jìn)行軟件復(fù)位。JD_ERR0R[4:0]為JPEG解碼錯誤狀態(tài)。此位為讀出專用。各位對應(yīng)于一個錯誤原 因。錯誤發(fā)生的情況下某位變?yōu)椤?”，立刻停止解碼工作。一旦結(jié)束后從最先開始進(jìn)行解碼 的情況下，可以一次設(shè)定為準(zhǔn)備模式，供給5個SCLK時鐘以上。圖236為JPEG解碼錯誤狀態(tài)的各位與錯誤原因的一覽表。圖237為JPEG狀態(tài)3寄存器JPG_ST3的詳表。不應(yīng)進(jìn)行對保留寄存器寫入“ 1”。對JPEG編碼進(jìn)行說明。本LSI編碼時，將JPEG碼以2字節(jié)單位作處理。由此，根 據(jù)編碼的大小，在End of Image (0xFFD9)前插入OxFF，…有成為FFFFD9的情況。圖238為JPEG壓縮控制寄存器JE_CNT的詳表。JEJFLIP控制相機(jī)JPEG編碼圖像的左右翻轉(zhuǎn)(以Y軸為中心翻轉(zhuǎn))的有無。設(shè) 定內(nèi)容如下。“0” 無相機(jī)JPEG編碼圖像的左右翻轉(zhuǎn)“1” 有相機(jī)JPEG編碼圖像的左右翻轉(zhuǎn)JE_HEAD
控制JPEG編碼時頭部的附加。設(shè)定內(nèi)容如下?！?”無頭部[1208]“1”有頭部。JE_HEAD[1]控制DHT表的附加。設(shè)定內(nèi)容如下?！?”:無DHT表的附加“1”有DHT表的附加JE_HEAD[2]控制DQT表的附加。設(shè)定內(nèi)容如下。 [1213]“0”:無DQT表的附加“1”:有DQT表的附加JE_HEAD[3]控制“JFIF”標(biāo)記符的附加。設(shè)定內(nèi)容如下?！?”無 JFIF 的附加“1”有 JFIF 的附加JE_Q[4:0]選擇JPEG編碼時的壓縮率。設(shè)定內(nèi)容如下?！?0000”:最高畫質(zhì)(低壓縮率)“11111”:最低畫質(zhì)(高壓縮率)此外，不應(yīng)進(jìn)行對保留寄存器寫入“ 1”。圖239 為 JPEG 編碼大小寄存器 1 :JE_CSIZE1 的詳表。JE_CSIZE [15 0]表示 JPEG 壓縮數(shù)據(jù)的碼大小。由{JE_CSIZE2，JE_CSIZE1[15:0]}表示碼大小(16位單位)。相 機(jī)-JPEG模式時寫入數(shù)據(jù)溢出160KB時回到“0”。圖240為JPEG編碼大小寄存器2 :JE_CSIZE2的詳表。JE_CSIZE2表示JPEG壓縮 數(shù)據(jù)的碼大小。由{JE_CSIZE2，JE_CSIZE1[15:0]}表示碼大小(16位單位)。相機(jī)-JPEG 模式時寫入數(shù)據(jù)溢出160KB時回到“0”。以字節(jié)單位求JPEG壓縮數(shù)據(jù)的碼大小的情況的計算式如下。N為環(huán)形寄存器的讀 出次數(shù)。此時，JE_0DD_LEN為各幀的總和。碼大小=160X 1024 X N+ (JE_CSIZE-JE_ff0RD_SIZE) X 2-JE_0DD_LEN (字節(jié))圖 241 為 JPEG 碼大小預(yù)寄存器 1 JE_CSIZE1_PRE 的詳表。JE_CSIZE1_PRE[150] 表示JPEG壓縮完成，發(fā)生JE_ED_INT時的JPEG數(shù)據(jù)的碼大小。以{JE_CSIZE2_PRE，JE_ CSIZE1_PRE[15:0]}表示碼大小(16位單位)。相機(jī)-JPEG模式時寫入數(shù)據(jù)溢出160KB時 回到“0”。圖242為JPEG碼大小預(yù)寄存器2 JE_CSIZE2_PRE的詳表。JE_CSIZE2_PRE表示 JPEG壓縮完成，發(fā)生JE_ED_INT時的JPEG數(shù)據(jù)的碼大小。以{JE_CSIZE2_PRE，JE_CSIZE1_ PRE[15:0]}表示碼大小(16位單位)。相機(jī)-JPEG模式時寫入數(shù)據(jù)溢出160KB時回到“0”。對JPEG DECODE 進(jìn)行說明。圖243為JPEG碼YUV格式設(shè)定寄存器JD_PICTYPE的詳表。JD_FILL設(shè)定填充(Fill)位的確認(rèn)方法。設(shè)定內(nèi)容如下?！?”不確認(rèn)填充位?！?” 如果不為1填充則發(fā)生錯誤。JD_C0DE_SIZE選擇寫入JPEG碼時的碼大小。設(shè)定內(nèi)容如下?！?” 每次寫入 5KB。“1” 每次寫入 16KB。[1237]JD_PICTYPE [2 0]設(shè)定解碼的JPEG碼的YUV格式。設(shè)定的YUV格式由頭部的SOFn 標(biāo)記而判別。圖244為寄存器設(shè)定值與YUV格式的關(guān)系表。此外，不應(yīng)進(jìn)行對保留寄存器寫入“1”。另外，不應(yīng)進(jìn)行對保留1寄存器寫入“0”。圖245為重啟間隔設(shè)定寄存器JD_INTERVAL的詳表。應(yīng)該由解碼的JPEG碼的頭 部提取重啟間隔定義段(DRI)，設(shè)定JD_INTERVAL[15:0]。圖246為JPEG碼X方向大小設(shè)定寄存器JD_XSIZE的詳表。JD_XSIZE[100]設(shè)定 解碼的JPEG碼的X方向的大小。可設(shè)定為2 1600為止。應(yīng)該從解碼對象的JPEG文件 的頭部提取并設(shè)定X方向的大小。應(yīng)設(shè)定為偶數(shù)值。在解碼對象的JPEG文件的X方向為 奇數(shù)的情況下，應(yīng)設(shè)定為+1的值。圖247為JPEG碼Y方向大小設(shè)定寄存器JD_YSIZE的詳表。JD_YSIZE[100]設(shè)定 解碼的JPEG碼的Y方向的大小?？稍O(shè)定為1 1600為止。應(yīng)該從解碼對象的JPEG文件 的頭部提取并設(shè)定Y方向的大小。圖248為亮度DC分量用哈夫曼表1設(shè)定寄存器JD_HUF_Y_DC1的詳表。JD_HUF_ Y_DC1 [3:0]應(yīng)從解碼的JPEG碼的頭部提取并設(shè)定亮度DC分量用的哈夫曼表的碼部。應(yīng)將 16個數(shù)據(jù)從1至16連續(xù)寫入。讀出時應(yīng)該在索引讀之后，進(jìn)行寄存器讀。圖249為亮度AC分量用哈夫曼表1設(shè)定寄存器JD_HUF_Y_AC1的詳表。JD_HUF_ Y_AC1[7:0]應(yīng)從解碼的JPEG碼的頭部提取并設(shè)定亮度AC分量用的哈夫曼表的碼部。應(yīng)將 16個數(shù)據(jù)從1至16連續(xù)寫入。讀出時應(yīng)該在索引讀之后，進(jìn)行寄存器讀。圖250為色差DC分量用哈夫曼表1設(shè)定寄存器JD_HUF_C_DC1的詳表。JD_HUF_ C_DC1[3:0]應(yīng)從解碼的JPEG碼的頭部提取并設(shè)定色差DC分量用的哈夫曼表的碼部。應(yīng)將 16個數(shù)據(jù)從1至16連續(xù)寫入。讀出時應(yīng)該在索引讀之后，進(jìn)行寄存器讀。圖251為色差A(yù)C分量用哈夫曼表1設(shè)定寄存器JD_HUF_C_AC1的詳表。JD_HUF_ C_AC1[7:0]應(yīng)從解碼的JPEG碼的頭部提取并設(shè)定色差A(yù)C分量用的哈夫曼表的碼部。應(yīng)將 16個數(shù)據(jù)從1至16連續(xù)寫入。讀出時應(yīng)該在索引讀之后，進(jìn)行寄存器讀。圖252為保留寄存器1、2 保留的詳表。保留寄存器中不應(yīng)寫入“ 1”。對存儲環(huán)緩沖模式進(jìn)行說明。作為環(huán)緩沖模式有相機(jī)-JPEG模式。環(huán)緩沖的大小 根據(jù)模式而不同，在相機(jī)-JPEG模式下為160KB(參照圖253)。相機(jī)-JPEG模式將來自相機(jī)的圖像數(shù)據(jù)作JPEG壓縮。JPEG碼通過在幀存儲器大 小超過160KB的情況下將幀存儲器作為環(huán)緩沖器使用，主機(jī)可讀出160KB以上的碼。主機(jī) 通過下面2種中斷而可以得知JPEG碼的寫入狀態(tài)。RING_INT JPEG碼/圖像數(shù)據(jù)庫寫完成中斷JE_ED_INT JPEG 編碼結(jié)束中斷(IDX =OODCh)因為當(dāng)設(shè)定為相機(jī)-JPEG模式時JPEG電路被復(fù)位，應(yīng)將SWRST(IDX :0080h JPG_ CNT [7])寫入“1”進(jìn)行軟復(fù)位。本LSI的JPEG碼存儲器(共有幀存儲器)為如圖253的結(jié)構(gòu)。圖253為幀存儲 庫的結(jié)構(gòu)圖。在對JPEG碼的碼存儲器的寫入到達(dá)根據(jù)RING_C0UNT寄存器(IDX :0086h)設(shè)定的 大小的時刻，發(fā)生RING_INT。收到此中斷時，主機(jī)通過讀訪問RIND_RD、RING_RD_YUV、RING_ RD.RGB寄存器而讀出可讀出的JPEG碼/圖像數(shù)據(jù)。[1254]圖 254 為 RING_INT 發(fā)生控制寄存器 RING_INT 的詳表。RING_INT [1 0]設(shè)定 RING_ INT中斷發(fā)生大小。設(shè)定內(nèi)容如下。“00”每 32KB 發(fā)生“01”每 64KB 發(fā)生“10”每 96KB 發(fā)生 [1258]“11” 每 128KB 發(fā)生圖 255 為 RING_INT 發(fā)生次數(shù)寄存器 RING_COUNT 的詳表。RING_COUNT [7 0]表示 RING_INT中斷的發(fā)生次數(shù)。圖256為環(huán)緩沖器讀數(shù)據(jù)RING_RD的詳表。RING_RD [15 0]在相機(jī)-JPEG模式下 有效。對幀存儲器中的JPEG碼的讀出而使用。通過讀訪問此寄存器，自動增加向幀存儲器 的地址。另外，也具有自動幀地址循環(huán)功能，為使向幀存儲器的地址不超過160KB，幀地址自 動變?yōu)椤?”。向幀存儲器的地址，通過使HDMODE轉(zhuǎn)移至準(zhǔn)備(READY)而被復(fù)位。在模式轉(zhuǎn) 移后最先讀取的情況下，應(yīng)進(jìn)行1次鏡像讀取。(ADPCM 音頻接口)本LSI具有I2S接口、PCM輸入接口。內(nèi)部也內(nèi)置了 ADPCM編解碼器，如圖257的 結(jié)構(gòu)。圖257為音頻接口和ADPCM編解碼器的模塊圖。對ADPCM再生相關(guān)的寄存器進(jìn)行說明。圖258為音頻共同設(shè)置寄存器1 C0MM0N_SETUP 1的詳表。AUDOF選擇音頻串行輸入輸出數(shù)據(jù)的格式。設(shè)定內(nèi)容如下。“0”:標(biāo)準(zhǔn)左對齊格式“1”IIS 格式AUDOEN為來自AUDDTO端子的音頻數(shù)據(jù)輸出使能。設(shè)定內(nèi)容如下?！?” 無效(AUDDT0 = “低”)“1”:有效AUDCKSEL設(shè)定使用的時序、時鐘。設(shè)定內(nèi)容如下?！?” 與 AUDLRO、AUDCKO 同步。“1” 與 AUDLRI、AUDCKI 同步。AUDMCKEN為對外部DAC的主時鐘控制使能/無效。設(shè)定內(nèi)容如下?！?” 不將AUDMCK0端子輸出作為主時鐘(無效)“1” 將AUDMCK0端子輸出作為主時鐘(使能)AUD_MUTE將ADPCM再生強(qiáng)制靜音。ADPCM錄音在本位不靜音。設(shè)定內(nèi)容如下?！?”:通常再生“1”:靜音不應(yīng)進(jìn)行對保留寄存器寫入“ 1 ”。圖259為音頻共同設(shè)置寄存器2 :C0MM0N_SETUP2的詳表。AUD0CKSEL選擇數(shù)字音 頻數(shù)據(jù)的輸出時序。其設(shè)定內(nèi)容如下?！?”內(nèi)部時鐘同步(與本LSI的內(nèi)部時鐘同步，輸出數(shù)字音頻)“1”:外部時鐘同步(與本LSI之外的AUDCKI、AUDLRI信號同步，輸出數(shù)字音頻)此外，不應(yīng)進(jìn)行對保留寄存器寫入“1”。另外，不應(yīng)進(jìn)行對保留1寄存器寫入“0”。[1285]圖260為ADPCM通道音量寄存器ADPCM_CH_VOL的詳表。MASTER_SLAVE選擇ADPCM解碼器的通道。設(shè)定內(nèi)容如下?！?” 選擇從通道輸出音量“1”選擇主通道輸出音量ADPCM_CHANNEL_V0LUME[6:0]設(shè)定ADPCM解碼器的音量。電平特性為線性。主/ 從通道的初始值都為40h。設(shè)定內(nèi)容如下。OOh:最小(靜音)7Fh 最大 圖261為ADPCM主通道音量寄存器ADPCM_MASTER_LR_VOL的詳表。MASTER_LR選擇ADPCM主通道的L/R。設(shè)定內(nèi)容如下?！?” 選擇主通道的左音量“ 1 ” 選擇主通道的右音量ADPCM_MASTER_LR_VOLUME [6 0]設(shè)定ADPCM解碼器主通道的音量。電平特性為線 性。左右的初始值都為40h。設(shè)定內(nèi)容如下。OOh:最小(靜音)7Fh 最大圖262為ADPCM從通道音量寄存器ADPCM_SLAVE_LR_VOL的詳表。SLAVE_LR選擇ADPCM解碼器從通道的L/R。設(shè)定內(nèi)容如下?！?” 選擇從通道的左音量“1” 選擇從通道的右音量ADPCM_MASTER_LR_VOLUME [6 0]設(shè)定ADPCM解碼器從通道的音量。電平特性為線 性。左右的初始值都為40h。設(shè)定內(nèi)容如下。OOh:最小(靜音)7Fh 最大由IDX_ADDRESS :0103h、0104h、0105h的ADPCM的總的輸出電平，以主通道為例，為 201ogl0((IDX_ADDRESS :0103h 設(shè)定值 X IDX_ADDRESS :0104h 設(shè)定值)/(64 X 64)) [dB]。圖263為ADPCM中斷狀態(tài)寄存器(讀時):ADPCM_INT_STATUS的詳表。此外，寫時 無任何情況發(fā)生。ADPCM_MASTER_INT能讀出ADPCM主FIFO為起因的中斷狀態(tài)。內(nèi)容如下?！?”:無中斷，或是清除之后“1”發(fā)生ADPCM主FIFO為起因的中斷EMPTY、NEAR_EP、NEAR_FL (IDX_ADDRESS :0108h)、ADPCM_MASTER_FIFO_ STATUS [7:5]的某一個變?yōu)?“1”。ADPCM_SLAVE_INT能讀出ADPCM從FIFO為起因的中斷狀態(tài)。內(nèi)容如下?！?”:無中斷，或是清除之后“1” 發(fā)生ADPCM從FIFO為起因的中斷EMPTY、NEAR_EP、NEAR_FL(IDX_ADDRESS :0109h)、ADPCM_SLAVE_FIFO_STATUS[75] 的某一個變?yōu)椤?”。圖 264 為 ADPCM 主 FIFO 狀態(tài)寄存器(寫時)ADPCM_MASTER_FIFO_STATUS 的詳表。CLEAR_EMPTY清除本寄存器的EMPTY。設(shè)定內(nèi)容如下?！癘”不清除 EMPTY [1319]“1”清除 EMPTYCLEAR_NEAR_EP清除本寄存器的NEAR_EP。設(shè)定內(nèi)容如下?！?0 ” 不清除 NEAR_EP“1” 清除 NEAR_EPCLEAR_NEAR_FL清除本寄存器的NEAR_FL。設(shè)定內(nèi)容如下?！?0 ” 不清除 NEAR_FL“1” 清除 NEAR_FLCLEAR_FULL清除本寄存器的FULL。設(shè)定內(nèi)容如下?！癘”不清除 FULL“1”清除 FULLFIF0_CLEAR初始化ADPCM主FIFO。在再生中操作本位的情況下，無法保證再生曲 目。設(shè)定內(nèi)容如下。“0” 不初始化 ADPCM 主 FIFO“1” 初始化 ADPCM 主 FIFOSLAVE_START2設(shè)定ADPCM從通道的工作。寫入“1”后，自動清除。不停止再生，直 到FIF0_EMPTY為“1”，或是連續(xù)8次檢測出ADPCM數(shù)據(jù)Oh。在再生中操作本位的情況下， 無法保證再生音。通過同時利用本位和MASTER_START，可使得ADPCM的2通道同步并引導(dǎo)。 設(shè)定內(nèi)容如下?！?，，不作ADPCM從通道解碼開始“ 1，，=ADPCM從通道解碼開始MASTER_START設(shè)定ADPCM主通道的開始/停止。ADPCM的演奏/錄音的哪個工作， 由 ADPCM_MASTER_RECORD(IDX_ADDRESS :0118H)、ADPCM_REC_M0DE[4]的設(shè)定而決定。設(shè)定 內(nèi)容如下?！?0 ” ADPCM主通道停止“ 1，，=ADPCM 主通道開始圖 265 為 ADPCM 主 FIFO 狀態(tài)寄存器(讀時)ADPCM_MASTER_FIFO_STATUS 的詳表。EMPTY在ADPCM主FIFO的狀態(tài)從不為EMPTY的狀態(tài)轉(zhuǎn)移為EMPTY時，轉(zhuǎn)變?yōu)椤?1 ”。 內(nèi)容如下?！?” 不為EMPTY，或者清除后“1” =ADPCM主FIFO的狀態(tài)從不為EMPTY的狀態(tài)轉(zhuǎn)移為EMPTYNEAR_EP可讀出，在 ADPCM 主 FIFO 內(nèi)數(shù)據(jù)量為 NEARLY_EMPTY_SETUP (IDX_ADDRESS :010Ch)，達(dá)到 ADPCM_FIF0_ SETUP[1:0]設(shè)定值。內(nèi)容如下?！?” 不為NEAR_EP，或是清除后“ 1 ” =ADPCM主FIFO的狀態(tài)從不為NEAR_EMPTY的狀態(tài)轉(zhuǎn)移為NEAR_EMPTYNEAR_FL,可讀出在 ADPCM 主 FIFO 內(nèi)數(shù)據(jù)量為 NEARLY_FULL_SETUP (IDX_ADDRESS OlOCh)，達(dá)到 ADPCM_FIF0_SETUP[5:4]設(shè)定值。內(nèi)容如下?！癘” 不為NEAR_FL，或是清除后 “ 1 ” =ADPCM主FIFO的狀態(tài)從不為NEAR_FULL的狀態(tài)轉(zhuǎn)移為NEAR_FULLFULL在ADPCM主FIFO內(nèi)數(shù)據(jù)量達(dá)到FIFO容量(1K字節(jié))滿時，變?yōu)椤?”。內(nèi)容 如下。“O” =FIFO容量未變?yōu)镕ULL狀態(tài)，或者清除后“ 1 ” =ADPCM主FIFO的狀態(tài)變?yōu)镕ULL狀態(tài)時EMPTY_AREA 可讀出 ADPCM 主 FIFO 內(nèi)數(shù)據(jù)量為 NEARLY_EMPTY_SETUP (IDX_ ADDRESS :010Ch)，為少于ADPCM_FIFO_SETUP[1:0]設(shè)定值的狀態(tài)。內(nèi)容如下?！?” =ADPCM 主 FIFO 內(nèi)數(shù)據(jù)量在 NEARLY_EMPTY_SETUP 設(shè)定值以上“ 1 ” =ADPCM 主 FIFO 內(nèi)數(shù)據(jù)量少于 NEARLY_EMPTY_SETUP 設(shè)定值FULL_AREA 可讀出 ADPCM 主 FIFO 內(nèi)數(shù)據(jù)量為 NEARLY_FULL_SETUP (IDX_ADDRESS OlOCh)，為多于ADPCM_FIF0_SETUP[5:4]設(shè)定值的狀態(tài)。內(nèi)容如下?！?” =ADPCM FIFO 內(nèi)數(shù)據(jù)量在 NEARLY_FULL_SETUP 設(shè)定值以下“ 1 ” =ADPCM FIFO 內(nèi)數(shù)據(jù)量多于 NEARLY_FULL_SETUP 設(shè)定值BUSY可讀出ADPCM主通道的工作/停止?fàn)顟B(tài)。內(nèi)容如下。“0”:ADPCM主通道停止中“ 1，，=ADPCM主通道工作中圖 266 為 ADPCM 從 FIFO 狀態(tài)寄存器(寫時)ADPCM_SLAVE_FIF0_STATUS 的詳表。CLEAR_EMPTY清除本寄存器的EMPTY。設(shè)定內(nèi)容如下?！?”不清除 EMPTY“1”清除 EMPTYCLEAR_NEAR_EP清除本寄存器的NEAR_EP。設(shè)定內(nèi)容如下?！?0 ” 不清除 NEAR_EP“1” 清除 NEAR_EPCLEAR_NEAR_FL清除本寄存器的NEAR_FL。設(shè)定內(nèi)容如下?！?0 ” 不清除 NEAR_FL“1” 清除 NEAR_FLCLEAR_FULL清除本寄存器的FULL。設(shè)定內(nèi)容如下?！?”不清除 FULL“1”清除 FULLFIF0_CLEAR初始化ADPCM從FIFO。在再生中操作本位的情況下，無法保證再生曲 目。設(shè)定內(nèi)容如下。“0”不初始化 ADPCM 從 FIFO“ 1 ” 初始化 ADPCM 從 FIFOSLAVE_START設(shè)定ADPCM從通道的開始/停止。設(shè)定內(nèi)容如下?！?”ADPCM從通道停止“ 1 ” =ADPCM從通道開始圖 267 為 ADPCM 從 FIFO 狀態(tài)寄存器(讀時):ADPCM_SLAVE_FIF0_STATUS 的詳表。[1379]EMPTY在ADPCM從FIFO的狀態(tài)從不為EMPTY的狀態(tài)轉(zhuǎn)移為EMPTY時，轉(zhuǎn)變?yōu)椤?1 ”。 內(nèi)容如下?！?” 不為EMPTY，或者清除后“1” =ADPCM從FIFO的狀態(tài)從不為EMPTY的狀態(tài)轉(zhuǎn)移為EMPTYNEAR_EP 可讀出，在 ADPCM 從 FIFO 內(nèi)數(shù)據(jù)量為 NEARLY_EMPTY_SETUP(IDX_ ADDRESS :010Ch)，達(dá)到 ADPCM_FIFO_SETUP [1:0]設(shè)定值。內(nèi)容如下?！?” 不為NEAR_EP，或是清除后“ 1 ” =ADPCM從FIFO的狀態(tài)從不為NEAR_EMPTY的狀態(tài) 轉(zhuǎn)移為NEAR_EMPTYNEAR_FL 可讀出，在 ADPCM 從 FIFO 內(nèi)數(shù)據(jù)量為 NEARLY_FULL_SETUP (IDX_ADDRESS OlOCh)，達(dá)到 ADPCM_FIF0_SETUP[5:4]設(shè)定值。內(nèi)容如下?！?” 不為NEAR_FULL，或是清除后“ 1 ” =ADPCM從FIFO的狀態(tài)從不為NEAR_FULL的狀態(tài)轉(zhuǎn)移為NEAR_FULLFULL在ADPCM從FIFO內(nèi)數(shù)據(jù)量達(dá)到FIFO容量(1K字節(jié))滿時，變?yōu)椤?”。內(nèi)容 如下?！?” =FIFO容量未變?yōu)镕ULL狀態(tài)，或者清除后“ 1 ” =ADPCM主FIFO的狀態(tài)變?yōu)镕ULL狀態(tài)時EMPTY_AREA 可讀出 ADPCM 從 FIFO 內(nèi)數(shù)據(jù)量為 NEARLY_EMPTY_SETUP (IDX_ ADDRESS :010Ch)，為少于ADPCM_FIF0_SETUP[1:0]設(shè)定值的狀態(tài)。內(nèi)容如下?！?” =ADPCM從FIFO內(nèi)數(shù)據(jù)量在ADPCM FIFO設(shè)置寄存器設(shè)定值以上“1” =ADPCM從FIFO內(nèi)數(shù)據(jù)量少于ADPCM FIFO設(shè)置寄存器設(shè)定值FULL_AREA 可讀出 ADPCM 從 FIFO 內(nèi)數(shù)據(jù)量為 NEARLY_FULL_SETUP (IDX_ADDRESS OlOCh)，為多于ADPCM_FIF0_SETUP[5:4]設(shè)定值的狀態(tài)。內(nèi)容如下?！?” =ADPCM 從 FIFO 內(nèi)數(shù)據(jù)量在 NEARLY_FULL_SETUP 設(shè)定值以下“ 1 ” =ADPCM 從 FIFO 內(nèi)數(shù)據(jù)量多于 NEARLY_FULL_SETUP 設(shè)定值BUSY可讀出ADPCM從通道的工作/停止?fàn)顟B(tài)。內(nèi)容如下?！?”:ADPCM從通道停止中“ 1，，=ADPCM從通道工作中圖 268 為 ADPCM FIFO 設(shè)置寄存器 ADPCM_FIF0_SETUP 的詳表。NEARLY_FULL_DISABLE 屏蔽 ADPCM FIFO NEARY FULL 的中斷。設(shè)定內(nèi)容如下。“0”屏蔽解除“1”屏蔽設(shè)定NEARLY_FULL_SETUP[1 0]，在 ADPCM FIFO 的剩余容量為本設(shè)定時，NEAR_FL (IDX_ ADDRESS :0108h[5]、0109h[5])成為“1”。設(shè)定內(nèi)容如下。然而，0內(nèi)是在2通道再生模式 下使用FIFO的情況下。OOb 設(shè)定為512字節(jié)(256字節(jié))Olb 設(shè)定為256字節(jié)(128字節(jié))IOb 設(shè)定為128字節(jié)(64字節(jié))lib 設(shè)定為M字節(jié)(32字節(jié))NEARLY_EMPTY_DISABLE 屏蔽 ADPCM NEARY FULL 的中斷。設(shè)定內(nèi)容如下。[1410]“0”:屏蔽解除“1”:屏蔽設(shè)定NEARLY_EMPTY_SETUP [1 0]，在ADPCM FIFO 的剩余容量為本設(shè)定時，NEAR_EP (IDX_ ADDRESS :0108h[6]、0109h[6])成為“1”。設(shè)定內(nèi)容如下。然而，0內(nèi)是在2通道再生模式 下使用FIFO時的情況。00b 設(shè)定為511字節(jié)(255字節(jié))01b 設(shè)定為255字節(jié)(127字節(jié))10b:設(shè)定為127字節(jié)(63字節(jié))lib:設(shè)定為63字節(jié)(31字節(jié))本設(shè)定不能對ADPCM的各通道設(shè)定。2通道為相同的設(shè)定。NEARLY_FULL_ SETUP[1:0]、NEARLY_EMPTY_SETUP[1:0]禁止在 ADPCM 再生中、錄音中的更改。NEARLY_ FULL_DISABLE、NEARLY_EMPTY_DISABLE 進(jìn)行 INT 端子的屏蔽。IDX_ADDRESS :0108h ADPCM_ MASTER_FIF0_STATUS、0109hADPCM_SLAVE_FIF0_STATUS 工作與此設(shè)定無關(guān)。
1418]圖 269 為 NEARLY_FULL_SETUP 設(shè)定表。ADPCM 的再生模式由 CH_C0NTR0L (IDX_ ADDRESS :0110h ADPCM_CH_C0NTR0L[7])而決定。
1419]圖 270 為 NEARLY_EMPTY_SETUP 設(shè)定表。ADPCM 的再生模式由 CH_C0NTR0L (IDX_ ADDRESS :0110h ADPCM_CH_C0NTR0L[7])而決定。
1420]對ADPCM錄音相關(guān)的寄存器進(jìn)行說明。
1421]圖 271 為 ADPCM 錄音音量寄存器 ADPCM_EXT_V0L 的詳表。ADPCM_EXT_V0L [7 0]設(shè) 定ADPCM錄音時的音量。電平特性為線性。設(shè)定內(nèi)容如下。
1422]00h:最小(靜音)
1423]FFh 最大
1424]圖272為ADPCM主設(shè)置寄存器ADPCM_MASTER_SETUP的詳表。
1425]M0N0_STERE0選擇ADPCM主通道再生時的單聲道/立體聲。設(shè)定內(nèi)容如下。
1426]“0”單聲道
1427]“1”:立體聲
1428]DATA_F0RMAT[20]選擇ADPCM主通道的數(shù)據(jù)存放格式。應(yīng)在再生時與ADPCM數(shù)據(jù) 配合而設(shè)定。生成錄音時設(shè)定的格式的ADPCM數(shù)據(jù)。設(shè)定內(nèi)容如下。
1429]000b :ADPCM4 位(ROHM 4 位) 001b :PCM8 位(偏移二進(jìn)制)
1430]010b :PCM8 位(2 的二進(jìn)制補(bǔ)) 011b :PCM16 位(2 的二進(jìn)制補(bǔ))
1431]100b :G711. lu-律(8 位)101b :G711. 1A_ 律(8 位)
1432]110b 數(shù)字音頻輸入(僅再生)111b 禁止設(shè)定
1433]SAMPLING_RATE[1:0]選擇ADPCM主通道的抽樣率。應(yīng)在再生時與ADPCM數(shù)據(jù)配合 而設(shè)定。生成錄音時設(shè)定的格式的ADPCM數(shù)據(jù)。設(shè)定內(nèi)容如下。
1434]00b :4kHz (主抽樣率的8倍上采樣)
1435]01b :8kHz (4 倍上采樣)
1436]10b :16kHz (2 倍上采樣)
1437]lib :32kHz (不作上采樣)
1438]圖273為ADPCM從設(shè)置寄存器ADPCM_SLAVE_SETUP的詳表。
57[1439] MONO—STEREO選擇ADPCM從通道再生時的單聲道／立體聲。設(shè)定內(nèi)容如下。[1440] “0”單聲道[1441] “l(fā)”立體聲[1442] DATA—FORMAT[20]選擇ADPCM從通道的數(shù)據(jù)存放格式。應(yīng)在播放時與ADPCM數(shù)據(jù)配合而設(shè)定。生成錄音時設(shè)定的格式的ADPCM數(shù)據(jù)。設(shè)定內(nèi)容如下。[1443] 000bADPCM4位(ROHM 4位)OOlbPCM8位(偏移二進(jìn)制)[1444] 0lObPCM8位(2的二進(jìn)制補(bǔ))0l lbPCMl6位(2的二進(jìn)制補(bǔ))[1445] lOObG711．1u一律(8位)101bG711．1A一律(8位)[1446] llOb數(shù)字音頻輸入(只在播放) 111b禁止設(shè)定[1447] SAMPLING—RATE[10]選擇ADPCM從通道的抽樣率。應(yīng)在再生時與ADPCM數(shù)據(jù)配合而設(shè)定。生成錄音時設(shè)定的格式的ADPCM數(shù)據(jù)。設(shè)定內(nèi)容如下。[1448] OOb4kHz(主抽樣率的8倍上采樣)[1449] 0lb8kHz(4倍上采樣)[1450] lOb16kHz(2倍上采樣)[1451] llb32kHz(不作上采樣)[1452] 圖274為ADPCM通道控制寄存器ADPCM—CH—CONTROL的詳表。CH—CONTROL選擇ADPCM通道數(shù)。設(shè)定內(nèi)容如下。[]453] “0”只對主l通道[1454] 此時ADPCM主FIFO容量成為1024字節(jié)。[1455] “l(fā)”主通道和從通道的2通道可使用。[1456] 此時ADPCM主／從FIFO容量都為512字節(jié)。[1457] 圖275為PCM接口格式設(shè)定寄存器PCMIF—FORMAT的詳表。[1 458] PCMIF—CLKI—POLARITY選擇獲取AUDD／I的AUDCKI的變化點。設(shè)定內(nèi)容如下。[]459] “0”AUDCKI上升[1460] “l(fā)”AUDCKI下降[1 461] PCMIF—LRI—POLARITY選擇獲取AUDLRI的AUDLRI的變化點。設(shè)定內(nèi)容如下。[]462] “0”AUDLRI上升[1463] “l(fā)”AUDLRI下降[1464] PCMIF—DIFFERENT—EDGE選擇AUDDTI與AUDLRI的變化點是否相同／不同。設(shè)定內(nèi)容如下。[1465] “0”變換點相同[1466] “l(fā)”AUDLRI的變化點比AUDD／I的變化點早1／2時鐘。[1467] PCMIF—LONG—FORMAT選擇在AUDLRI的變化后的有效的AUDDTI的開始點。設(shè)定內(nèi)容如下。[1468] “0”AUDLRI的變化1個時鐘后的AUDDTI作為MSB(短)[1469] “l(fā)”AUDLRI的變化相同時鐘的AUDDTI作為MSB(長)[1470] PCMIF—BITS[30]設(shè)定AUDD／I的有效位數(shù)。有效位數(shù)一設(shè)定值+l。設(shè)定內(nèi)容如下。[]471] 1101b14位[1472]0111b:8 位(最小)1111b :16 位(最大)圖276為音頻數(shù)字接口輸入設(shè)定寄存器AUDDTI_IF_INPUT_FORMAT的詳表。ADPCM_F0RMAT[1:0]選擇音頻數(shù)字輸入格式。設(shè)定內(nèi)容如下。 [1476]00b 標(biāo)準(zhǔn)左對齊格式01b 標(biāo)準(zhǔn)右對齊格式10b:IIS 格式lib:禁止設(shè)定ADPCM_ENABLE設(shè)定音頻數(shù)字輸入的工作/停止。設(shè)定內(nèi)容如下?！?”停止“1”工作圖277為間隔設(shè)定寄存器INTERVAL_SETTING的詳表。OVER_SAMPLE_ENABLE對音頻輸出設(shè)定由4點插值的平滑處理的有效/無效。設(shè)定 內(nèi)容如下。“0，，無效“1”有效AUDMCK0_M0DE對抽樣周期選擇AUDMCK0的周期。設(shè)定內(nèi)容如下?！?”256Fs“1”禁止設(shè)定AUDCKI_M0DE對抽樣周期選擇AUDCKI的周期。設(shè)定內(nèi)容如下?！?”64Fs“l(fā)”32FsPLAY_INTERVAL_VALUE[2:0]選擇間隔定時器中斷(每隔設(shè)定時間的中斷)的發(fā)生 間隔。設(shè)定內(nèi)容如下。000b 無間隔定時器中斷001b 每隔8ms間隔發(fā)生010b 每隔16ms間隔發(fā)生 011b 每隔80ms間隔發(fā)生100b 每隔160ms間隔發(fā)生101b 每隔320ms間隔發(fā)生110b 每隔640ms間隔發(fā)生111b 每隔1280ms間隔發(fā)生此外，不應(yīng)進(jìn)行對保留寄存器寫入“ 1 ”。圖278為ADPCM錄音模式設(shè)定寄存器ADPCM_REC_M0DE的詳表。ADPCM_MASTER_RECORD設(shè)定ADPCM主通道的再生/錄音模式。設(shè)定內(nèi)容如下?！?”再生“1”錄音ADPCM_MASTER_REC_PATH [ 1 0]選擇ADPCM主通道錄音時的輸入數(shù)據(jù)的格式。設(shè)定 內(nèi)容如下。00b :G711. lu-律 01b :G711. I A_ 律10b :PCM線性(負(fù)數(shù)為2的補(bǔ)碼表示)lib 數(shù)字音頻輸入00b、01b、10b 的設(shè)定時由 PCMIF_BITS(IDX_ADDRESS :0111hPCMIF_F0RMATl [3:0]) 決定輸入數(shù)據(jù)的位數(shù)。lib 設(shè)定時由 ADPCM_FORMAT(IDX_ADDRESS :0115hAUDDTI_IF_INPUT_FORMAT [2])決定輸入格式。此外，不應(yīng)進(jìn)行對保留寄存器寫入“ 1”。圖 279 為 ADPCM 主 FIFO 訪問寄存器(寫時)ADPCM_MASTER_FIF0_WIND0W 的詳 表。ADPCM_MASTER_FIF0_DATA[7:0]在對ADPCM數(shù)據(jù)的主通道FIFO寫入時使用。圖 280 為 ADPCM 主 FIFO 訪問寄存器(讀時)ADPCM_ENC0DE_FIF0_WIND0W 的詳 表。ADPCM_ENC0DE_FIF0_DATA [7 0]在從 FIFO 讀出 ADPCM 數(shù)據(jù)時使用。圖 281 為 ADPCM 從 FIFO 訪問寄存器 ADPCM_SLAVE_FIF0_WIND0W 的詳表。ADPCM_ SLAVE_FIF0_DATA[7:0]在對ADPCM數(shù)據(jù)的主通道FIFO寫入時使用。本寄存器在解碼中有 效。通過寫入工作讀出在此ADPCM從FIFO數(shù)據(jù)中存儲的解碼數(shù)據(jù)。圖282為抽樣頻率設(shè)定寄存器SAMPLING_TIMING_SETUP的詳表。U_L選擇由TIME_SETUP設(shè)定的值為高位/低位。需要寫入高位位。設(shè)定內(nèi)容如 下?！?”低位“1”高位TIME_SETUP[6:0]設(shè)定AUDI0_CLK的頻率與抽樣頻率之比。頻率比如下。此外，初 始值為 0400h = 1024。抽樣頻率=AUDI0_CLK/{TIME_SETUP高位[6:0]，TIME_SETUP 低位[6:0]}圖283為序列控制寄存器1 :SEQUENCE_C0NTR0L的詳表。RESET對音頻模塊作軟件復(fù)位。FIFO、ADPCM、寄存器0108h、0109h被復(fù)位。設(shè)定 內(nèi)容如下?！?”復(fù)位解除“1”復(fù)位STANDBY令音頻模塊為待機(jī)狀態(tài)。待機(jī)解除后應(yīng)寫入(設(shè)定為“ 1 ”) RESET位。待 機(jī)中對IDX_ADDRESS:0140h[6]以外的音頻模塊寄存器不能寫入/讀出。設(shè)定內(nèi)容如下?！?”:待機(jī)解除“1”:待機(jī)ADPCM_STANDBY選擇ADPCM模塊的工作/停止。設(shè)定內(nèi)容如下?！?0”工作“11”:停止(SD卡接口 (控制器))本LSI具有SD存儲卡接口、控制器(此處標(biāo)記為SDIF)功能。SDIF功能通過對 HDM0DE(IDX :00D8h HWM0DE[3:0])的第 15 位標(biāo)志(SD_0FF)寫為“0”而可以使用。SDIF 模 塊系統(tǒng)如圖284所示。圖284為SDIF模塊系統(tǒng)圖。來自主機(jī)的SDIF模塊控制，是通過由CPU的外部總線(CSB3)作寄存器的讀出/ 寫入、處理中斷請求(來自INT信號)而進(jìn)行的。SDIF模塊的寄存器由控制寄存器或是內(nèi) 部寄存器等構(gòu)成。來自SDIF模塊的中斷請求信號，也包括來自圖像處理模塊內(nèi)的其它模塊的中斷 請求信號，由圖像處理模塊的本地中斷控制器處理，以內(nèi)部的INT信號與CPU系統(tǒng)的中斷控 制器連接。[1531]對SDIF控制器的特征概要進(jìn)行說明。具有SD存儲卡訪問互換性。MMC(多媒體 卡Multi Media Card)也可以利用。無著作權(quán)保護(hù)功能。具有1位/4位共卡訪問的位寬 互換性(SDDAT3-SDDAT0引腳)。SD_CLK分頻率可設(shè)定至SD_CLK/29。內(nèi)置512字節(jié)的數(shù)據(jù) 緩沖RAM。對應(yīng)于錯誤檢測CRC7(對于命令)、CRC16(對于數(shù)據(jù))。由寄存器設(shè)定可識別 各種響應(yīng)幀格式。傳輸數(shù)據(jù)長度可設(shè)定為29字節(jié)至1字節(jié)。內(nèi)置多讀/寫(MultiRead/ Write)用的扇區(qū)計數(shù)器(sector counter)。使用 SD 關(guān)聯(lián) SDIF (SD Association SDIF)功 能時，需要取得SDA許可。對寫傳輸時序進(jìn)行說明。圖285為表示本LSI的SDIF_Write傳輸時序的視圖。圖 286為表示從本LSI至SD模組的讀傳輸時序的表。對讀傳輸時序進(jìn)行說明。圖287為表示本LSI的SDIF_Read傳輸時序的視圖。圖 288為表示從SD模組至本LSI的讀傳輸時序的表。(設(shè)置寄存器)對本LSI上電并解除復(fù)位后，為系統(tǒng)初始化，需要執(zhí)行設(shè)置序列。初始化序列執(zhí)行 后，應(yīng)轉(zhuǎn)移至各HDM0DE工作。對設(shè)置相關(guān)的寄存器作說明。圖289為設(shè)置序列控制寄存器SETUPCNT的詳表。SETUP_RST對初始化電路作復(fù)位。設(shè)定內(nèi)容如下?！?”普通工作“1”復(fù)位狀態(tài)SETUP_EN由初始化電路使補(bǔ)正有效。設(shè)定內(nèi)容如下?！?”:補(bǔ)正無效“1”:補(bǔ)正有效BIST_EN對內(nèi)置BIST電路供給時鐘。設(shè)定內(nèi)容如下?！?”時鐘停止。由初始化電路補(bǔ)正可以工作?！?”:供給時鐘。BIST_END可讀出內(nèi)置BIST的執(zhí)行完成。內(nèi)容如下?！?”:BIST執(zhí)行前或是執(zhí)行中“1，，BIST 執(zhí)行后BIST_BSY可讀出內(nèi)置BIST的當(dāng)前狀態(tài)。內(nèi)容如下。“0”BIST 停止“1，，BIST 執(zhí)行中BIST_ST通過寫入“1”而引導(dǎo)內(nèi)置BIST。對此位寫入“ 1 ”后，在5X tSCLK的時間 內(nèi)不應(yīng)進(jìn)行來自CPU的對圖像處理模塊的訪問。此處，在執(zhí)行BIST_ST = “H” 后，直到 BIST_BSY = 0、BIST_END = 1 為止的時間， 是50MHz時下約為36. 5ms。圖290為設(shè)置序列設(shè)定寄存器SETUPSET的詳表。不應(yīng)對此寄存器進(jìn)行寫入。對產(chǎn)品ID和版本號碼進(jìn)行說明。本LSI通過讀出下面的寄存器，可以讀出產(chǎn)品的 ID號碼和版本號碼。圖291為產(chǎn)品ID寄存器PR0DUCT_ID的詳表。PR0DUCT_ID讀出本LSI的產(chǎn)品ID
61號碼。圖292為版本號碼寄存器REV_N0的詳表。REV_N0讀出本LSI的圖像處理模塊的 版本號碼。圖293為表示利用本LSI的行車記錄儀的一個結(jié)構(gòu)的例子的模塊圖。本結(jié)構(gòu)例 的行車記錄儀，是作為在交通事故發(fā)生時或危險駕駛時等的車輛的運行狀況數(shù)據(jù)(視頻 數(shù)據(jù)或駕駛數(shù)據(jù)等)的記錄單元而使用的。具有本LSI、相機(jī)101、實時時鐘102(以下 稱為 RTC(Real Time Clock))、EEPR0M103、加速度傳感器 104、GPS(全球定位系統(tǒng) Global PositioningSystem)模組105、揚聲器106、麥克風(fēng)107、音頻編解碼器108、基本程序存放 存儲器109、電視監(jiān)視器110、SD卡111、擴(kuò)展程序存放寄存器112、可選相機(jī)113、圖像處理 IC114、IrDA(紅外數(shù)據(jù)關(guān)聯(lián) Infrared DataAssociation)控制器 IC115、和 IrDA 模組 116。另外，本結(jié)構(gòu)例的行車記錄儀，其電源系具有升壓穩(wěn)壓器(regulator)(電 源IC) 120、二極管121 123、電阻124、二次電池125、和降壓穩(wěn)壓器(LD0(低壓差Low DropOut)穩(wěn)壓器)130 132。本LSI100為用于全局控制行車記錄儀整體的工作的控制器。此外，本LSI100中， 從車輛中搭載的E⑶(電子控制單元Electric Control Unit)(未圖示)中傳達(dá)車輛各部 分的工作狀態(tài)數(shù)據(jù)(燈類(頭燈、尾燈、轉(zhuǎn)向燈、危險燈等)的電燈狀態(tài)數(shù)據(jù)、門鎖的開關(guān)狀 態(tài)數(shù)據(jù)、側(cè)視鏡的開關(guān)狀態(tài)數(shù)據(jù)、雨刮器的驅(qū)動狀態(tài)數(shù)據(jù)、電動車窗的驅(qū)動狀態(tài)數(shù)據(jù)、氣囊 的驅(qū)動狀態(tài)數(shù)據(jù)、和ABS (防抱死剎車系統(tǒng)Antilock Brake System)的驅(qū)動狀態(tài)數(shù)據(jù)等)。另外，車輛中搭載了檢測車輛各部分和車輛周邊的狀況的各種車載傳感器(未圖 示)，由這些車載傳感器所得的各種檢測數(shù)據(jù)也傳到本LSI100中。此外，作為車載傳感器 的一個例子，可以列舉檢測車輛的前后/左右方向上產(chǎn)生的加速度的加速度傳感器、檢測 繞車輛的垂直軸的旋轉(zhuǎn)速度(車輛的自轉(zhuǎn)速度)的偏轉(zhuǎn)速率(Raw Rate)、檢測車輛的行駛 速度的車速傳感器、檢測車輪(輪胎)的旋轉(zhuǎn)速度的車輪速度傳感器、檢測方向盤的轉(zhuǎn)向角 的轉(zhuǎn)向角傳感器、檢測方向盤的轉(zhuǎn)向扭矩的轉(zhuǎn)向扭矩傳感器、檢測剎車踏板的踩踏程度的 剎車踏板傳感器、檢測車輛各部分的油壓的油壓傳感器、檢測輪胎氣壓的氣壓傳感器、檢測 車外氣溫和車內(nèi)氣溫的溫度傳感器、檢測周圍亮度的照度傳感器、檢測路面狀態(tài)的路面?zhèn)?感器、檢測車輛前后車距的車距傳感器、檢測車輛周邊的障礙物的障礙物傳感器(角傳感 器)，和檢測車輛發(fā)生的碰撞的碰撞傳感器等。相機(jī)10為拍攝車輛周邊(主要是車輛前方)的外部設(shè)備(2.8V驅(qū)動)，通過2線式 串行總線I2C#1與本LSI100相連接。作為構(gòu)成相機(jī)101的光電轉(zhuǎn)換元件，可以使用CCD(電 荷耦合元件Charge Coupled Devices)和CMOS(互補(bǔ)金屬氧化物半導(dǎo)體Complementary Metal OxideSemiconductor)。相機(jī)101可以恰當(dāng)?shù)匾曨l拍攝車輛前方的狀態(tài)，且優(yōu)選為安 裝于不妨礙駕駛者的視線的位置(后視鏡的背面等)。這樣，作為構(gòu)成車輛駕駛狀態(tài)數(shù)據(jù)的 要素，通過包括視頻拍攝車輛周邊的視頻數(shù)據(jù)，可迅速且恰當(dāng)?shù)剡M(jìn)行交通事故的原因調(diào)查。RTC102為生成日期和時間相關(guān)的時刻數(shù)據(jù)、向本LSI100輸出的外部設(shè)備(3. 3V驅(qū) 動)，通過2線式串行總線I2C#2與本LSI100相連接。這樣，作為構(gòu)成車輛駕駛狀態(tài)數(shù)據(jù)的 要素，通過包括日期和時間，可以事后分析至交通事故發(fā)生的時間經(jīng)過。EEPR0M103為在規(guī)定的觸發(fā)條件滿足時，非易失地存放本LSI 100中緩沖的駕駛狀 態(tài)數(shù)據(jù)的外部設(shè)備(3. 3V驅(qū)動)，通過2線式串行總線I2C#2與本LSI100連接。[1566]例如，本LSI在由加速度傳感器104所檢測的車輛的加速度超過規(guī)定的閾值時 (對于車輛超過規(guī)定的閾值帶來碰撞時)，判定為滿足規(guī)定的觸發(fā)條件，進(jìn)行對EEPR0M103 的訪問，存放駕駛狀態(tài)數(shù)據(jù)。此處，EEPR0M103中存放的駕駛狀態(tài)數(shù)據(jù)，為在滿足上面的觸發(fā) 條件的時序前后的規(guī)定時間(幾秒 幾分鐘)內(nèi)，本LSI100中臨時存放的駕駛狀態(tài)數(shù)據(jù)。2線式串行總線I2C#1通過電阻R1，被上拉至第1接口電壓VDD1(2.8V)的施加端， 2線式串行總線I2C#2通過電阻R2，被上拉至第2接口電壓VDD2(3. 3V)的施加端。如此，本LSI100具有與連接的外部設(shè)備的電源電壓匹配的2個系統(tǒng)的串行總線。 然而，在本LSI 100的內(nèi)部，2線式串行總線I2C#1、I2C#2作為1個系統(tǒng)來處理。由這樣的 結(jié)構(gòu)，即使在連接電源電壓不同的多個外部設(shè)備的情況下，也可以通過基于各個電源電壓 進(jìn)行恰當(dāng)?shù)姆纸M，各組(上面為2. 8V驅(qū)動的組與3. 3V驅(qū)動的組)與其它系統(tǒng)的串行總線 連接，可以防止由高電平電壓差所引起的功率浪費、抗噪性劣化。另外，通過采用上面的結(jié) 構(gòu)，也可以減低本LSI100的設(shè)計(配件選定、用于在工作保證范圍內(nèi)的接口電壓下熟練使 用外部設(shè)備的電源周邊的穩(wěn)定化等)、PCB的設(shè)計、質(zhì)量評價的負(fù)擔(dān)。此外，本LSI100內(nèi)置總線接口電路，用于將與裝置外部連接的2個系統(tǒng)的2線式 串行總線I2C#1、I2C#2在裝置內(nèi)部作為相同的總線而處理，而對于其結(jié)構(gòu)和工作，在后面 作詳細(xì)說明。加速度傳感器104為分別檢測出相互正交的3個軸的方向(X軸方向(=車輛的 前進(jìn)方向)、Y軸方向(=車輛的左右方向)、Z軸方向(=車輛的上下方向))的加速度，將 其作為加速度數(shù)據(jù)輸出給本LSI100的單元。此外，作為檢測加速度數(shù)據(jù)的方法，可以用壓 阻法或電容法等。這樣，作為構(gòu)成車輛駕駛狀態(tài)數(shù)據(jù)的要素，通過包括表示車輛的加速度的 加速度數(shù)據(jù)，可以事后分析交通事故發(fā)生時產(chǎn)生的車輛的碰撞。GPS模組105為利用來自GPS衛(wèi)星的衛(wèi)星信號檢測車輛的當(dāng)前位置(緯度、經(jīng)度、 高度)，將其作為車輛位置數(shù)據(jù)輸出至本LSI100的單元。此外，本LSI100與GPS模組105 之間通過UART (通用異步收發(fā)器)通信端口有線連接。這樣，作為構(gòu)成車輛駕駛狀態(tài)數(shù)據(jù) 的要素，通過包括車輛位置數(shù)據(jù)，可以事后分析至交通事故發(fā)生的行駛路線。揚聲器106和麥克風(fēng)107，通過音頻編解碼器108，與本LSI100連接。揚聲器106， 例如基于來自本LSI100的指示，作為向駕駛者發(fā)出禁止危險駕駛的警告的單元而使用。此 外，上面的警告，除了由揚聲器106的聲音之外，也可以由電視監(jiān)視器110的視頻(或者它 們的組合)而進(jìn)行。如果是這樣的發(fā)出警告的結(jié)構(gòu)，由于使駕駛者總是注意安全駕駛，可以 對交通事故的控制做出貢獻(xiàn)。此外，本LSI100在檢測出車輛的急起動、急轉(zhuǎn)向、急剎車、急 換擋、夜間無燈、無方向指示器的操作下的車道變更、蛇行、與周圍的車輛或建筑物緊急接 近等時，對揚聲器106或電視監(jiān)視器110發(fā)送發(fā)出上面的警告的指示。麥克風(fēng)107作為接 收來自駕駛者的語音指示的單元而使用?；境绦虼娣糯鎯ζ?09為用于存放實現(xiàn)本LSI 100的基本工作的程序和數(shù)據(jù)的 單元，可以用例如閃存(2Mb)等。電視監(jiān)視器110為用于顯示由相機(jī)101所得的車輛的周邊視頻、電視播放的節(jié)目 視頻、或是汽車導(dǎo)航系統(tǒng)的地圖信息的單元，可以使用液晶顯示器等。SD存儲器111為可裝拆于行車記錄儀的外部存儲器，在例如取出在EEPR0M103中 存放的駕駛狀態(tài)數(shù)據(jù)、改寫本LSI100的工作程序時使用。[1576]擴(kuò)展程序存放存儲器112、可選相機(jī)113、圖像處理IC114、IrDA控制器IC115、和 IrDA模組116，都是用于擴(kuò)展行車記錄儀的功能的可選設(shè)備，都通過可選設(shè)備連接用的并 行總線，與本LSI 100連接。擴(kuò)展程序存放存儲器112為存放在基本程序存放存儲器109中存放不下的程序和 數(shù)據(jù)的單元，可以用例如閃存(2Mb)?？蛇x相機(jī)113為用于獲取與相機(jī)101不同角度(例如 車輛后方)的視頻的單元。圖像處理IC114為對由可選相機(jī)113所得的視頻數(shù)據(jù)實施規(guī)定 的圖像處理(模/數(shù)轉(zhuǎn)換處理、去除噪聲處理、顏色補(bǔ)正處理、圖像壓縮處理等)，并輸出至 本LSI 100。IrDA控制器IC115和IrDA模組116為進(jìn)行與移動電話終端或遠(yuǎn)程控制器的紅 外通信的單元。升壓穩(wěn)壓器120為將輸入電壓VI (例如12V或是24V)升壓并生成輸出電壓V2 (例 如48V)的電源IC。二極管121的陽極與升壓穩(wěn)壓器120的輸出端連接。二極管121的陰極通過電阻 124與二次電池125的正極連接。二極管122的陽極與升壓穩(wěn)壓器120的輸出端連接。二極 管121的陰極與降壓穩(wěn)壓器130 132的輸入端連接。二極管123的陽極與二次電池124 的正極連接。二極管123的陰極與降壓穩(wěn)壓器130 132的輸入端連接。二次電池125由 通過二極管121和電阻124的充電線路，由輸出電壓V2而被充電，由通過二極管123的放 電線路，從正極引出電池電壓V3。降壓穩(wěn)壓器130 132，被供給輸出電壓V2和電池電壓 V3的高的一方。降壓穩(wěn)壓器130 132，生成各自的內(nèi)部電壓VDD0 (例如1.5V)、第1接口電壓 VDD1 (例如2. 8V)、和第2接口電壓VDD2 (例如3. 3V)，將這些供給行車記錄儀的各部分。如果在車輛中搭載了上面結(jié)構(gòu)所成的行車記錄儀，由于討厭自身責(zé)任的交通事故 和危險駕駛被記錄，所以駕駛者總是注意安全駕駛，就可以對交通事故的防止做出貢獻(xiàn)。另 外，萬一無過失責(zé)任的駕駛者卷入交通事故的情況下，通過事后分析行車記錄儀中記錄的 駕駛狀態(tài)數(shù)據(jù)，也可以證明駕駛者的正當(dāng)性。圖294為表示總線接口電路的一個結(jié)構(gòu)例(串行輸入輸出)的電路圖。如本圖所 示，本LSI100具有控制器200、和總線接口電路300?？偩€接口電路300為用于將裝置外部連接的2個系統(tǒng)的2線式串行總線I2C#1和 I2C#2作為裝置內(nèi)部的相同的總線來處理的雙向總線多路復(fù)用器，具有N溝道型M0S場效 應(yīng)晶體管301、N溝道型M0S場效應(yīng)晶體管302、電平移位器311 313、電平移位器321 323、和邏輯和運算器330。晶體管301的漏極與2線式串行總線I2C#1的數(shù)據(jù)線連接，通過電阻R1，上拉至第 1接口電壓VDD1的施加端。晶體管301的源極與接地端連接。晶體管302的漏極與2線式 串行總線I2C#2的數(shù)據(jù)線連接，通過電阻R2，上拉至第2接口電壓VDD2的施加端。晶體管 302的源極與接地端連接。也就是說，2線式串行總線I2C#1、I2C#2被加上與各自連接的外 部設(shè)備的電源電壓的合適的接口電壓。晶體管301導(dǎo)通時，2線式串行總線I2C#1的數(shù)據(jù)線成為低電平(接地電壓GND)。 晶體管301截止時，2線式串行總線I2C#1的數(shù)據(jù)線成為高電平(第1接口電壓VDD1)。晶 體管302導(dǎo)通時，2線式串行總線I2C#2的數(shù)據(jù)線成為低電平(接地電壓GND)。晶體管302 截止時，2線式串行總線I2C#2的數(shù)據(jù)線成為高電平(第2接口電壓VDD2)。[1586]電平移位器311的輸入端與2線式串行總線I2C#1的數(shù)據(jù)線連接。電平移位器 311的輸出端與邏輯和運算器330的第1輸入端連接。電平移位器321的輸入端與2線式 串行總線I2C#2的數(shù)據(jù)線連接。電平移位器321的輸出端與邏輯和運算器330的第2輸入 端連接。邏輯和運算器330的輸出端與控制器200的數(shù)據(jù)信號輸入端連接。電平移位器311將在第1接口電壓VDD1與接地電壓GND之間波動的脈沖信號電 平移動為在內(nèi)部電壓VDD0與接地電壓GND之間波動的脈沖信號并輸出。電平移位器321 將在第2接口電壓VDD2與接地電壓GND之間波動的脈沖信號電平移動為在內(nèi)部電壓VDD0 與接地電壓GND之間波動的脈沖信號并輸出。邏輯和運算器330通過對分別從電平移位器 311、321輸入的脈沖信號進(jìn)行邏輯和運算，生成在內(nèi)部電壓VDD0與接地電壓GND之間波動 的邏輯和信號，將其作為至控制器200的輸入數(shù)據(jù)信號IN而發(fā)送。電平移位器312、322的輸入端都與控制器200的數(shù)據(jù)信號輸出端連接。電平移位 器312的輸出端與晶體管301的柵極連接。電平移位器322的輸出端與晶體管302的柵極 連接。電平移位器312將在內(nèi)部電壓VDD0與接地電壓GND之間波動的來自控制器200 的輸出數(shù)據(jù)信號OUT電平移動為在第1接口電壓VDD1與接地電壓GND之間波動的脈沖信 號并輸出。電平移位器322將在內(nèi)部電壓VDD0與接地電壓GND之間波動的來自控制器200 的輸出數(shù)據(jù)信號OUT電平移動為在第2接口電壓VDD2與接地電壓GND之間波動的脈沖信 號并輸出。電平移位器313、323的輸入端都與控制器200的時鐘信號輸出端連接。電平移位 器313的輸出端與2線式串行總線I2C#1的時鐘線連接。電平移位器323的輸出端與2線 式串行總線I2C#2的時鐘線連接。電平移位器313將在內(nèi)部電壓VDD0與接地電壓GND之間波動的來自控制器200 的時鐘信號CLK電平移動為在第1接口電壓VDD1與接地電壓GND之間波動的脈沖信號并 輸出。電平移位器323將在內(nèi)部電壓VDD0與接地電壓GND之間波動的來自控制器200的 時鐘信號CLK電平移動為在第2接口電壓VDD2與接地電壓GND之間波動的脈沖信號并輸
出o如上所述，總線接口電路300具有信號分配功能部(晶體管301、302和電平移位 器312、322)，分配從控制器200輸出的單一的輸出數(shù)據(jù)信號OUT，傳遞至2線式串行總線 I2C#1、I2C#2的各數(shù)據(jù)線，和相同的信號分配功能部(電平移位器313、323)，分配從控制器 200輸出的單一的時鐘信號CLK，傳遞至2線式串行總線I2C#1、I2C#2的各時鐘線。此外，總線接口電路300具有信號結(jié)合功能部(電平移位器311、321以及邏輯和 運算器330)，其結(jié)合分別從2線式串行總線I2C#1、I2C#2輸入的多個輸入信號從而生成向 控制器200的輸入數(shù)據(jù)信號IN。另外，總線接口電路300具有電平移位功能部(電平移位器311 313、321 323)，在交接控制器200和2線式串行總線I2C#1、I2C#2之間的信號時，轉(zhuǎn)換給控制器200 的內(nèi)部電壓VDD0和分別給2線式串行總線I2C#1、I2C#2的接口電壓VDD1、VDD2之間的信
號電平。如此，本LSI100具有與連接的外部設(shè)備的電源電壓的2個系統(tǒng)的串行總線。然而， 在本LSI的內(nèi)部，2線式串行總線I2C#1、I2C#2作為1個系統(tǒng)而處理。根據(jù)這樣的結(jié)構(gòu)，即
65使連接電源電壓不同的多個外部設(shè)備，通過對基于各個電源電壓進(jìn)行合理的分組，將各組 (上面為2.8V驅(qū)動組和3. 3V驅(qū)動組)與不同系統(tǒng)的串行總線連接，就可以防止高電平電 壓差所造成的功耗和抗噪性的劣化。由此，通過采用上面的結(jié)構(gòu)，就可以例如將以前的模組 (3.3V)和最新的模組(2.8V)與相同的總線連接而使用。另外，通過采用上面的結(jié)構(gòu)，也可 以減低本LSI100的設(shè)計(配件選定、用于在工作保證范圍內(nèi)的接口電壓下熟練使用外部設(shè) 備的電源周邊的穩(wěn)定化等)、PCB的設(shè)計、質(zhì)量評價的負(fù)擔(dān)。圖295為表示接口電壓VDD1、VDD2的設(shè)定范圍的視圖。如本圖所示，即使在相機(jī) 101、RTC102和EEPR0M103各自的接口電壓的推薦范圍(工作保證范圍)不同的情況下，也 可以大幅度擴(kuò)大接口電壓VDD1的可設(shè)定范圍、和接口電壓VDD2的可設(shè)定范圍。另外，不需 要另外設(shè)置電壓轉(zhuǎn)換接口 IC(電平移位器IC)，也不會擔(dān)心成本的增加和機(jī)器規(guī)模的增大。此外，控制器200為進(jìn)行分別與2線式串行總線I2C#1、I2C#2連接的外部設(shè)備(相 機(jī)101、RTC102和EEPR0M103)的地址控制和片選控制的結(jié)構(gòu)。如此，由于控制器200作為 主體調(diào)停各個信號輸出工作，所以與總線連接的多個外部設(shè)備在使2個系統(tǒng)的信號結(jié)合時 不會產(chǎn)生障礙。此外，本發(fā)明的結(jié)構(gòu)在以上的實施方式之外部脫離發(fā)明主旨的范圍內(nèi)可加以各種變更。例如，上面的實施方式中，是列舉適用于通過串行總線連接多個外部設(shè)備的半導(dǎo) 體裝置的結(jié)構(gòu)的例子而進(jìn)行說明的，但本發(fā)明的使用對象不限于此，也可廣泛適用于通過 并行總線連接多個外部設(shè)備的半導(dǎo)體裝置。圖296為表示總線接口電路的一個結(jié)構(gòu)例(4位并行輸入)的電路圖。本結(jié)構(gòu)例 的半導(dǎo)體裝置XI，具有控制器X2、和總線接口電路(單向總線多路復(fù)用器)X3。 總線接口電路X3具有電平移位器X10 X13、電平移位器X20 X23，和邏輯和運 算器X30 X33。電平移位器X10 X13的各輸入端，與并行總線BUS1的各位線連接。電 平移位器X10 X13的各輸出端，與邏輯和運算器X30 X33的各第1輸入端連接。電平 移位器X20 X23的各輸入端，與并行總線BUS2的各位線連接。電平移位器X20 X23的 各輸出端，與邏輯和運算器X30 X33的各第2輸入端連接。邏輯和運算器X30 X33的 各輸出端，與控制器X2的數(shù)據(jù)信號輸入端(4位)并接。電平移位器X10 X13將在第1接口電壓VDD1與接地電壓GND之間波動的脈沖 信號電平移動為在內(nèi)部電壓VDD0與接地電壓GND之間波動的脈沖信號并輸出。電平移位 器X20 X23將在第2接口電壓VDD2與接地電壓GND之間波動的脈沖信號電平移動為在 內(nèi)部電壓VDD0與接地電壓GND之間波動的脈沖信號并輸出。邏輯和運算器X30 X33通 過對分別從電平移位器X10 X13、和電平移位器X20 X23輸入的脈沖信號進(jìn)行邏輯和運 算，生成在內(nèi)部電壓VDD0與接地電壓GND之間波動的邏輯和信號，將其作為至控制器200 的輸入數(shù)據(jù)信號IN<0> IN<3>而發(fā)送。圖297為表示總線接口電路的一個結(jié)構(gòu)例(4位并行輸出)的電路圖。本結(jié)構(gòu)例 的半導(dǎo)體裝置Y1具有控制器Y2、和總線接口電路(單向總線多路復(fù)用器)Y3?？偩€接口電路Y3具有電平移位器Y10 Y13、和電平移位器Y20 Y23。電平移 位器Y10 Y13的輸入端，分別與控制器200的數(shù)據(jù)信號輸出端(4位)并接。電平移位器 Y10 Y13的輸出端，分別與并行總線BUS1的各位線連接。電平移位器Y20 Y23的輸入端，分別與控制器200的數(shù)據(jù)信號輸出端(4位)并接。電平移位器Y20 Y23的輸出端， 分別與并行總線BUS2的各位線連接。電平移位器Y10 Y13將在內(nèi)部電壓VDD0與接地電壓GND之間波動的來自控制 器200的輸出數(shù)據(jù)信號0UT<0> 0UT<3>電平移動為在第1接口電壓VDD1與接地電壓GND 之間波動的脈沖信號并輸出。電平移位器Y20 Y23將在內(nèi)部電壓VDD0與接地電壓GND 之間波動的來自控制器200的輸出數(shù)據(jù)信號0UT<0> 0UT<3>電平移動為在第2接口電壓 VDD2與接地電壓GND之間波動的脈沖信號并輸出。圖298為表示總線接口電路的一個結(jié)構(gòu)例(4位并行輸入輸出)的電路圖。本結(jié) 構(gòu)例的半導(dǎo)體裝置Z1具有控制器Z2、和總線接口電路(雙向總線多路復(fù)用器)Z3?？偩€接口電路Z3具有電平移位器ZlOa Z13a、電平移位器ZlOb Z13b、電平移 位器ZIOc Z13c、電平移位器Z20a Z23a、電平移位器Z20b Z23b、電平移位器Z20c Z23c、和邏輯和運算器Z30 Z33。電平移位器ZlOa Z13a的各輸入端，與并行總線BUS1的各位線連接。電平移位 器ZlOa Z13a的各輸出端，與邏輯和運算器Z30 Z33的各第1輸入端連接。電平移位 器Z20a Z23a的各輸入端，與并行總線BUS2的各位線連接。電平移位器Z20a Z23a的 各輸出端，與邏輯和運算器Z30 Z33的各第2輸入端連接。邏輯和運算器Z30 Z33的 各輸出端，與控制器Z2的數(shù)據(jù)信號輸入端(4位)并接。電平移位器ZlOb Z13b的輸入端，分別與控制器200的數(shù)據(jù)信號輸出端(4位) 并接。電平移位器ZlOb Z13b的輸出端，分別與并行總線BUS1的各位線連接。電平移位 器Z20b Z23b的輸入端，分別與控制器200的數(shù)據(jù)信號輸出端(4位)并接。電平移位器 Z20b Z23b的輸出端，分別與并行總線BUS2的各位線連接。電平移位器ZIOc Z13c的輸入端，都與控制器200的輸出使能信號輸出端連接。 電平移位器ZIOc Z13c的輸出端，分別與電平移位器ZlOb Z13b的各使能控制端連接。 電平移位器Z20c Z23c的輸入端，分別與控制器200的輸出使能信號輸出端連接。電平 移位器Z20c Z23c的輸出端，分別與電平移位器Z20b Z23b的各使能控制端連接。電平移位器ZlOa Z13a將在第1接口電壓VDD1與接地電壓GND之間波動的脈 沖信號電平移動為在內(nèi)部電壓VDD0與接地電壓GND之間波動的脈沖信號并輸出。電平移 位器Z20a Z23a將在第2接口電壓VDD2與接地電壓GND之間波動的脈沖信號電平移動 為在內(nèi)部電壓VDD0與接地電壓GND之間波動的脈沖信號并輸出。邏輯和運算器Z30 Z33 通過對分別從電平移位器ZlOa Z13a、和電平移位器Z20a Z23a輸入的脈沖信號進(jìn)行邏 輯和運算，生成在內(nèi)部電壓VDD0與接地電壓GND之間波動的邏輯和信號，將其作為至控制 器200的輸入數(shù)據(jù)信號IN<0> IN<3>而發(fā)送。電平移位器ZlOb Z13b將在內(nèi)部電壓VDD0與接地電壓GND之間波動的來自控 制器200的輸出數(shù)據(jù)信號0UT<0> 0UT<3>電平移動為在第1接口電壓VDD1與接地電壓 GND之間波動的脈沖信號并輸出。電平移位器Z20b Z23b將在內(nèi)部電壓VDD0與接地電壓 GND之間波動的來自控制器200的輸出數(shù)據(jù)信號0UT<0> 0UT<3>電平移動為在第2接口 電壓VDD2與接地電壓GND之間波動的脈沖信號并輸出。電平移位器ZIOc Z13c將在內(nèi)部電壓VDD0與接地電壓GND之間波動的來自控 制器200的輸出使能信號0EN電平移動為在第1接口電壓VDD1與接地電壓GND之間波動的脈沖信號并輸出。電平移位器Z20c Z23c將在內(nèi)部電壓VDD0與接地電壓GND之間波 動的來自控制器200的輸出使能信號0EN電平移動為在第2接口電壓VDD2與接地電壓GND 之間波動的脈沖信號并輸出。此外，本發(fā)明為可以利用于通過總線連接多個外部設(shè)備的半導(dǎo)體裝置的技術(shù)。另外，上面是就本發(fā)明的最佳實施方式進(jìn)行說明的，但公開的發(fā)明可以由各種方 法變形而得，此外，可以獲得與上面具體列舉的結(jié)構(gòu)所不同的各種實施方式，對于本領(lǐng)域普 通技術(shù)人員是顯而易見的。由此，下面的權(quán)利要求旨在技術(shù)上包括不脫離本發(fā)明的要點和 技術(shù)領(lǐng)域的范圍內(nèi)的本發(fā)明的所有變形例。
權(quán)利要求
一種半導(dǎo)體裝置，其特征在于，包括端子，其用于在所述半導(dǎo)體裝置外部連接多個總線；總線接口電路，其用于將所述多個總線在所述半導(dǎo)體裝置內(nèi)部作為相同的總線來處理；和控制器，其連接于所述總線接口電路。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述總線接口電路包括信號分配功能部，其分配從所述控制器輸出的單一輸出信號，傳輸至所述多個總線。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述總線接口電路包括信號結(jié)合功能部，其結(jié)合從所述多個總線分別輸入的多個輸入信號，傳輸至所述控制ο
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述總線接口電路包括電平移位功能部，其在提供給所述控制器的內(nèi)部電壓和分別提供給所述多個總線的接 口電壓之間，變換信號的電壓電平。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，所述控制器進(jìn)行分別連接于所述多個總線的設(shè)備的地址控制或片選控制。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，對所述多個總線，根據(jù)各個連接的設(shè)備的電源電壓，提供各個不同的接口電壓。
7.根據(jù)權(quán)利要求1 6中任意一項所述的半導(dǎo)體裝置，其特征在于， 所述多個總線是串行總線或并行總線。
8.一種半導(dǎo)體裝置，其特征在于，包括第1輸入端子，其連接由第1電源電壓驅(qū)動的第1設(shè)備； 第2輸入端子，其連接由第2電源電壓驅(qū)動的第2設(shè)備； 第1電平移位器，其與所述第1輸入端子連接，并變換為第3電源電壓； 第2電平移位器，其與所述第2輸入端子連接，并變換為所述第3電源電壓；和 控制部，其由所述第3電源電壓驅(qū)動，并且與所述第1電平移位器的輸出和所述第2電 平移位器的輸出連接。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于， 還包括第3電平移位器，其將所述第3電源電壓變換為所述第1電源電壓； 第4電平移位器，其將所述第3電源電壓變換為所述第2電源電壓； 第1輸出端子，其向所述第1設(shè)備輸出基于來自所述第3電平移位器的信號的信號；和 第2輸出端子，其向所述第2設(shè)備輸出基于來自所述第4電平移位器的信號的信號。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于， 所述第1輸出端子與所述第1輸入端子是相同的端子。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其特征在于 所述第2輸出端子與所述第2輸入端子是相同的端子。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其特征在于， 還包括晶體管，其連接在所述第1電平移位器與所述第1輸入端子的連接點、和基準(zhǔn)電壓之 間，所述第3電平移位器的信號輸入到控制端子；和電阻，其連接在所述第1輸入端子和所述第1電源電壓之間。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其特征在于， 還包括晶體管，其連接在所述第2電平移位器與所述第2輸入端子的連接點、和基準(zhǔn)電壓之 間，所述第4電平移位器的信號輸入到控制端子；和電阻，其連接在所述第2輸入端子和所述第2電源電壓之間。
14.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于， 所述第1設(shè)備為相機(jī)，所述第2設(shè)備為存儲器。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其特征在于，作為所述第2設(shè)備，還連接用于生成日期和時間并輸出給所述半導(dǎo)體裝置的實時時鐘。
16.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于， 所述第1電源電壓為2. 85V。
17.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于， 所述第2電源電壓為3. 3V。
18.一種行車記錄儀，其特征在于，包括 權(quán)利要求8所述的半導(dǎo)體裝置；相機(jī)模組，其連接于所述第1輸入端子；和 存儲器，其連接于所述第2輸入端子。
19.根據(jù)權(quán)利要求18所述的行車記錄儀，其特征在于， 所述存儲器為EEPROM。
20.根據(jù)權(quán)利要求18所述的行車記錄儀，其特征在于， 還包括實時時鐘，其與所述第2輸入端子連接，生成日期和時間，輸出給所述半導(dǎo)體裝置。
21.根據(jù)權(quán)利要求18所述的行車記錄儀，其特征在于， 還包括第1電阻，其插入所述第1輸入端子和所述第1電源電壓之間。
22.根據(jù)權(quán)利要求21所述的行車記錄儀，其特征在于， 還包括第2電阻，其插入所述第2輸入端子和所述第2電源電壓之間。
23.根據(jù)權(quán)利要求21所述的行車記錄儀，其特征在于， 所述第1電源電壓為2. 85V。
24.根據(jù)權(quán)利要求23所述的行車記錄儀，其特征在于， 所述第2電源電壓為3. 3V。
全文摘要
本發(fā)明涉及半導(dǎo)體裝置和利用了該半導(dǎo)體裝置的行車記錄儀，半導(dǎo)體裝置具有端子，用于在所述半導(dǎo)體裝置外部連接多個總線；總線接口電路，用于在所述半導(dǎo)體裝置內(nèi)部將所述多個總線作為同一總線來處理；和控制器，與所述總線接口電路連接。
文檔編號G06F13/00GK101866324SQ201010164430
公開日2010年10月20日 申請日期2010年4月15日 優(yōu)先權(quán)日2009年4月16日
發(fā)明者丸本共治, 黑土勇二 申請人:羅姆股份有限公司