專利名稱：校準多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的時序校準電路及時序校準方法
校準多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的時序校準電路及時序
校準方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種控制數(shù)據(jù)傳輸?shù)碾娐放c方法，尤指一種校準(align)多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的電路及方法。
背景技術(shù)：
現(xiàn)今的計算機系統(tǒng)中常常使用一點對點鏈路(例如快捷外設(shè)互聯(lián)標準 (Peripheral Component Interconnect Express,PCI Express)定義的點對點鏈路)來作為其與其它外圍裝置之間的雙向溝通，如業(yè)界所現(xiàn)有，PCIExpress總線可利用更高的運作時脈以及應(yīng)用更多的數(shù)據(jù)信道(lane)來提升其數(shù)據(jù)傳輸效能。請參閱圖1，圖1為現(xiàn)有PCI Express總線115使用多個數(shù)據(jù)信道來傳遞數(shù)據(jù)的示意圖。假設(shè)一輸出裝置100欲將一數(shù)據(jù)流110傳輸至一接收裝置120，由于PCI Express總線115可提供四個數(shù)據(jù)信道LaneO、 Lanel、Lane2、Lane3，因此當輸出裝置100輸出數(shù)據(jù)流110時，數(shù)據(jù)流110中所包含的字節(jié) D0-D7便會分別通過一起始符號(COM symbol)經(jīng)由數(shù)據(jù)信道LaneO、LaneU Lane2、Lane3 各自傳遞，舉例來說，一起始符號以及兩字節(jié)DO、D4系由數(shù)據(jù)信道LaneO輸出至接收裝置 120，一起始符號以及兩字節(jié)Dl、D5系由數(shù)據(jù)信道Lanel輸出至接收裝置120，一起始符號以及兩字節(jié)D2、D6系由數(shù)據(jù)信道Lane2輸出至接收裝置120，以及一起始符號以及兩字節(jié)D3、 D7系由數(shù)據(jù)信道Lane3輸出至接收裝置120，最后，接收裝置120便可經(jīng)由數(shù)據(jù)信道LaneO、 Lanel、Lane2、Lane3來接收到所要的數(shù)據(jù)流110。一般而言，輸出裝置100會于同一時間分別輸出有序符號集合至數(shù)據(jù)信道LaneO、 LaneU Lane2、Lane3，然而，數(shù)據(jù)信道LaneO、LaneU Lane2、Lane3可能會分別對應(yīng)不同的線路布局而具有不同的長度與阻抗，亦即于數(shù)據(jù)傳輸?shù)倪^程中，數(shù)據(jù)信道LaneO、LaneU Lane2, Lane3會分別造成傳遞數(shù)據(jù)具有不同程度的延遲，因此，數(shù)據(jù)信道LaneO、LaneU Lane2, Lane3的數(shù)據(jù)傳輸時序便會產(chǎn)生偏移(skew)的現(xiàn)象，換句話說，即便輸出裝置100 同步輸出起始符號至數(shù)據(jù)信道LaneO、Lane 1、Lane2、Lane3，數(shù)據(jù)信道LaneO、Lane 1、Lane2、 Lane3上的起始符號最后并無法于同一時間點到達接收裝置120，因此，由于數(shù)據(jù)傳輸時序的偏移，接收裝置120也并無法于同一時間點處理于數(shù)據(jù)信道LaneO、LaneU Lane2, Lane3 上傳遞的字節(jié)DO、Dl、D2、D3。請參閱圖2，圖2為現(xiàn)有PCI Express總線215使用多個數(shù)據(jù)信道來傳遞數(shù)據(jù)的另一示意圖。由于輸出裝置200與接收裝置220的運作時脈不同，因此若輸出裝置200的運作時脈高于接收裝置220的運作時脈，則輸出裝置200輸出數(shù)據(jù)流210的傳輸率便高于接收裝置220擷取數(shù)據(jù)流210的接收率，因此便會造成數(shù)據(jù)上溢(overflow)的情況；相反地，若輸出裝置200的運作時脈低于接收裝置220的運作時脈，則輸出裝置200輸出數(shù)據(jù)流210的傳輸率便低于接收裝置220擷取數(shù)據(jù)流210的接收率，因此便會造成數(shù)據(jù)下溢(underflow) 的情況，所以為了解決輸出裝置200與接收裝置220的不同運作時脈所帶來的問題，接收裝置220便設(shè)置有多個彈性緩沖器(elasticbufferWBO、EBU EB2, EB3來調(diào)節(jié)輸出裝置200經(jīng)由數(shù)據(jù)信道LaneO、Lanel、Lane2、Lane3所傳遞的數(shù)據(jù)。依據(jù)PCI express的規(guī)范，輸出裝置200會輸出有序符號集合(ordered set)以供彈性緩沖器來平衡輸出裝置200與接收裝置220的不同運作時脈。舉例來說，輸出裝置200所輸出的每一有序符號集合包含有一起始符號以及三個調(diào)整符號(SKP symbol)，所以當接收裝置220上一彈性緩沖器接收到多個有序符號集合時，若輸出裝置200的運作時脈高于接收裝置220的運作時脈，則彈性緩沖器可經(jīng)由減少有序符號集合中的調(diào)整符號來達到降低輸出裝置200的數(shù)據(jù)傳輸率的目的， 所以便可避免上述數(shù)據(jù)上溢的問題。另一方面，若輸出裝置200的運作時脈低于接收裝置 220的運作時脈，則彈性緩沖器可經(jīng)由增加有序符號集合中的調(diào)整符號來達到提升輸出裝置200的數(shù)據(jù)傳輸率的目的，所以便可避免上述數(shù)據(jù)下溢的問題。然而，如此的作法也造成每個數(shù)據(jù)信道上的調(diào)整符號數(shù)量不一致，因而使得數(shù)據(jù)信道LaneO、Lanel、Lane2、Lane3的數(shù)據(jù)傳輸時序產(chǎn)生偏移的現(xiàn)象，舉例來說，如圖2所示， 經(jīng)過彈性緩沖器EBO、EB1、EB2、EB3來增減有序符號集合中的調(diào)整符號后，數(shù)據(jù)信道LaneO 上的有序符號集合包含有一個起始符號以及三個調(diào)整符號，數(shù)據(jù)信道Lanel上的的有序符號集合包含有一個起始符號以及四個調(diào)整符號，數(shù)據(jù)信道Lane2上的有序符號集合包含有一個起始符號以及三個調(diào)整符號，以及數(shù)據(jù)信道Lane3上的有序符號集合包含有一個起始符號以及二個調(diào)整符號，明顯地，數(shù)據(jù)信道LaneO、LaneU Lane2, Lane3的數(shù)據(jù)傳輸時序產(chǎn)生的偏移，換句話說，接收裝置220并無法于同一時間點處理于數(shù)據(jù)信道LaneO、LaneU Lane2、Lane3 上傳遞的字節(jié) DO、Dl、D2、D3。為了使接收裝置可正確地擷取出所要的數(shù)據(jù)流，因此，如何校準多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序便成為使用PCI Express總線的一項重要課題。

發(fā)明內(nèi)容本發(fā)明的目的的一在于提供一種校準多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的時序校準電路及時序校準方法，以解決先前技術(shù)中所面臨的數(shù)據(jù)傳輸時序偏移的問題。本發(fā)明的實施例揭露了一種時序校準電路，用來校準多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序。該時序校準電路包含有多個緩沖器，分別電連接于該多個數(shù)據(jù)信道，每一緩沖器系用來接收相對應(yīng)數(shù)據(jù)信道上所傳遞的有序符號集合；多個延遲選擇器，分別電連接于該多個緩沖器，每一延遲選擇器系用來依據(jù)一延遲控制信號來延遲相對應(yīng)緩沖器的有序符號集合的輸出；多個調(diào)整符號產(chǎn)生器，分別電連接于該多個延遲選擇器，每一調(diào)整符號產(chǎn)生器系用來依據(jù)一調(diào)整控制信號來輸出調(diào)整符號或輸出接收自相對應(yīng)延遲選擇器的輸出；以及一控制單元，電連接于該多個延遲選擇器以及該多個調(diào)整符號產(chǎn)生器，用來產(chǎn)生該延遲控制信號以及該調(diào)整控制信號，該控制單元包含有一起始符號檢測電路，電連接于該多個延遲選擇器，用來檢測該多個延遲選擇器所輸出的有序符號集合中的起始符號；以及一決定單元， 電連接于該起始符號檢測電路、該多個延遲選擇器以及該多個調(diào)整符號產(chǎn)生器，當該起始符號檢測電路檢測到一特定延遲選擇器所輸出的有序符號集合中的起始符號而尚有其它延遲選擇器所輸出的有序符號集合中的起始符號未檢測到時，該決定單元產(chǎn)生該延遲控制信號至該特定延遲選擇器以及產(chǎn)生該調(diào)整控制信號來控制對應(yīng)該特定延遲選擇器的一特定調(diào)整符號產(chǎn)生器輸出一調(diào)整符號，直到該起始符號檢測電路皆檢測到該多個延遲選擇器所輸出的有序符號集合中的起始符號。
本發(fā)明的實施例另揭露了一種校準多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的時序校準方法。該時序校準方法包含有接收每一數(shù)據(jù)信道上所傳遞的一有序符號集合；檢測自該多個數(shù)據(jù)信道所接收的有序符號集合中的起始符號；以及當檢測到一特定數(shù)據(jù)信道上的有序符號集合中的起始符號而尚有其它數(shù)據(jù)信道上的有序符號集合中的起始符號未檢測到時， 產(chǎn)生一延遲控制信號以延遲自該特定數(shù)據(jù)信道所接收的有序符號集合的輸出以及產(chǎn)生一調(diào)整控制信號來控制對應(yīng)該特定數(shù)據(jù)信道的一特定調(diào)整符號產(chǎn)生器輸出一調(diào)整符號，直到皆檢測到該多個數(shù)據(jù)信道上的有序符號集合中的起始符號。本發(fā)明所提供的時序校準電路與時序校準方法不但可以校準數(shù)據(jù)信道的數(shù)據(jù)傳輸時序因為長短不一、溫度的影響、電源供應(yīng)器的電壓改變或者是信道的品質(zhì)不一樣及/ 或彈性緩沖器補償數(shù)據(jù)傳輸率所造成的偏移，而且可以通過更新累計值來節(jié)省緩沖器的使用空間。

圖1為現(xiàn)有PCI Express總線使用多個數(shù)據(jù)信道來傳遞數(shù)據(jù)的示意圖。圖2為現(xiàn)有PCIExpress總線使用多個數(shù)據(jù)信道來傳遞數(shù)據(jù)的另一示意圖。圖3為本發(fā)明時序校準電路的第一實施例的示意圖。圖4為圖3所示的時序校準電路校準數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的操作示意圖。圖5為本發(fā)明時序校準電路的第二實施例的示意圖。圖6為圖5所示的時序校準電路校準數(shù)據(jù)信道受彈性緩沖器影響后的數(shù)據(jù)傳輸時序的操作實施例的示意圖。圖7為圖5所示的時序校準電路校準數(shù)據(jù)信道受彈性緩沖器影響后的數(shù)據(jù)傳輸時序的另一操作實施例的示意圖。圖8為本發(fā)明時序校準電路校準數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的再另一操作實施例的示意圖。圖9為本發(fā)明校準多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的時序校準方法的一操作范例的流程圖。圖10為本發(fā)明校準多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的時序校準方法的另一操作范例的流程圖。圖11為本發(fā)明校準多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的時序校準方法的再另一操作范例的流程圖。主要組件符號說明
權(quán)利要求
1.一種校準多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的時序校準電路，包含有多個緩沖器，分別電連接于該多個數(shù)據(jù)信道，每一緩沖器系用來接收相對應(yīng)數(shù)據(jù)信道上所傳遞的有序符號集合；多個延遲選擇器，分別電連接于該多個緩沖器，每一延遲選擇器系用來依據(jù)一延遲控制信號來延遲相對應(yīng)緩沖器的有序符號集合的輸出；多個調(diào)整符號產(chǎn)生器，分別電連接于該多個延遲選擇器，每一調(diào)整符號產(chǎn)生器系用來依據(jù)一調(diào)整控制信號來輸出調(diào)整符號或輸出接收自相對應(yīng)延遲選擇器的輸出；以及一控制單元，電連接于該多個延遲選擇器以及該多個調(diào)整符號產(chǎn)生器，用來產(chǎn)生該延遲控制信號以及該調(diào)整控制信號，該控制單元包含有一起始符號檢測電路，電連接于該多個延遲選擇器，用來檢測該多個延遲選擇器所輸出的有序符號集合中的起始符號；以及一決定單元，電連接于該起始符號檢測電路、該多個延遲選擇器以及該多個調(diào)整符號產(chǎn)生器，當該起始符號檢測電路檢測到一特定延遲選擇器所輸出的有序符號集合中的起始符號而尚有其它延遲選擇器所輸出的有序符號集合中的起始符號未檢測到時，該決定單元產(chǎn)生該延遲控制信號至該特定延遲選擇器以及產(chǎn)生該調(diào)整控制信號來控制對應(yīng)該特定延遲選擇器的一特定調(diào)整符號產(chǎn)生器輸出一調(diào)整符號，直到該起始符號檢測電路皆檢測到該多個延遲選擇器所輸出的有序符號集合中的起始符號。
2.根據(jù)權(quán)利要求1所述的時序校準電路，其特征在于，該多個數(shù)據(jù)信道系分別電連接于多個彈性緩沖器；該控制單元另包含有一調(diào)整符號檢測電路，電連接于該多個延遲選擇器，用來檢測每一彈性緩沖器是否調(diào)整有序符號集合中的調(diào)整符號；當該調(diào)整符號檢測電路檢測到對應(yīng)一特定數(shù)據(jù)信道的一特定彈性緩沖器增加一調(diào)整符號至該特定數(shù)據(jù)信道的相對應(yīng)起始符號的有序符號集合，則該決定單元控制其它數(shù)據(jù)信道所對應(yīng)的調(diào)整符號產(chǎn)生器輸出一調(diào)整符號；當該調(diào)整符號檢測電路檢測到該特定彈性緩沖器于該特定數(shù)據(jù)信道的相對應(yīng)起始符號的有序符號集合中減少一調(diào)整符號，則該決定單元控制對應(yīng)該特定數(shù)據(jù)信道的一特定調(diào)整符號產(chǎn)生器輸出一調(diào)整符號。
3.根據(jù)權(quán)利要求2所述的時序校準電路，其特征在于，該控制單元另分別累計針對多個特定延遲選擇器產(chǎn)生延遲控制信號的次數(shù)以產(chǎn)生多個累計值；以及在該控制單元校準該多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序之后，該決定單元將該多個累計值同時減少一數(shù)值，并依據(jù)調(diào)整后的該累計值來更新輸出至該多個特定延遲選擇器的多個延遲控制信號。
4.根據(jù)權(quán)利要求1所述的時序校準電路，其特征在于，該控制單元另分別累計針對多個特定延遲選擇器產(chǎn)生延遲控制信號的次數(shù)以產(chǎn)生多個累計值；以及在該控制單元校準該多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序之后，該決定單元將該多個累計值同時減少一數(shù)值，并依據(jù)調(diào)整后的該累計值來更新輸出至該多個特定延遲選擇器的多個延遲控制信號。
5.根據(jù)權(quán)利要求1所述的時序校準電路，其特征在于，該起始符號為一PCI Express COM符號，以及該調(diào)整符號為一 PCI Express SKP符號。
6.一種校準多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的時序校準方法，包含有 接收每一數(shù)據(jù)信道上所傳遞的一有序符號集合；檢測自該多個數(shù)據(jù)信道所接收的有序符號集合中的起始符號；以及當檢測到一特定數(shù)據(jù)信道上的有序符號集合中的起始符號而尚有其它數(shù)據(jù)信道上的有序符號集合中的起始符號未檢測到時，產(chǎn)生一延遲控制信號以延遲自該特定數(shù)據(jù)信道所接收的有序符號集合的輸出以及產(chǎn)生一調(diào)整控制信號來控制對應(yīng)該特定數(shù)據(jù)信道的一特定調(diào)整符號產(chǎn)生器輸出一調(diào)整符號，直到皆檢測到該多個數(shù)據(jù)信道上的有序符號集合中的起始符號。
7.根據(jù)權(quán)利要求6所述的時序校準方法，其特征在于，該多個數(shù)據(jù)信道系分別電連接于多個彈性緩沖器，以及該方法另包含有檢測每一彈性緩沖器是否調(diào)整有序符號集合中的調(diào)整符號；當檢測到對應(yīng)一特定數(shù)據(jù)信道的一特定彈性緩沖器增加一調(diào)整符號至該特定數(shù)據(jù)信道的相對應(yīng)起始符號的有序符號集合，則控制其它數(shù)據(jù)信道所對應(yīng)的調(diào)整符號產(chǎn)生器輸出一調(diào)整符號；以及當檢測到該特定彈性緩沖器于該特定數(shù)據(jù)信道的相對應(yīng)起始符號的有序符號集合中減少一調(diào)整符號，則控制對應(yīng)該特定數(shù)據(jù)信道的一特定調(diào)整符號產(chǎn)生器輸出一調(diào)整符號。
8.根據(jù)權(quán)利要求7所述的時序校準方法，其特征在于，其另包含有分別累計針對多個特定數(shù)據(jù)信道產(chǎn)生延遲控制信號的次數(shù)以產(chǎn)生多個累計值；以及在校準該多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序之后，將該多個累計值同時減少一數(shù)值，并依據(jù)調(diào)整后的該累計值來更新輸出至該多個特定數(shù)據(jù)信道的多個延遲控制信號。
9.根據(jù)權(quán)利要求6所述的時序校準方法，其特征在于，其另包含有分別累計針對多個特定數(shù)據(jù)信道產(chǎn)生延遲控制信號的次數(shù)以產(chǎn)生多個累計值；以及在校準該多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序之后，將該多個累計值同時減少一數(shù)值，并依據(jù)調(diào)整后的該累計值來更新輸出至該多個特定數(shù)據(jù)信道的多個延遲控制信號。
10.根據(jù)權(quán)利要求6所述的時序校準方法，其特征在于，該起始符號為一PCI Express COM符號，以及該調(diào)整符號為一 PCI Express SKP符號。
全文摘要
時序校準電路包含多個緩沖器、多個延遲選擇器、多個調(diào)整符號產(chǎn)生器及控制單元。緩沖器接收相對應(yīng)數(shù)據(jù)信道上的有序符號集合。延遲選擇器依據(jù)延遲控制信號來延遲相對應(yīng)緩沖器的有序符號集合的輸出。調(diào)整符號產(chǎn)生器依據(jù)調(diào)整控制信號來輸出調(diào)整符號或輸出接收自相對應(yīng)延遲選擇器的輸出。當控制單元檢測到特定延遲選擇器的起始符號而尚有其它延遲選擇器的起始符號未檢測到時，會產(chǎn)生延遲控制信號至特定延遲選擇器、產(chǎn)生調(diào)整控制信號來控制對應(yīng)特定延遲選擇器的特定調(diào)整符號產(chǎn)生器輸出調(diào)整符號，直到檢測到所有延遲選擇器的起始符號。
文檔編號G06F1/04GK102270011SQ20101020047
公開日2011年12月7日 申請日期2010年6月4日 優(yōu)先權(quán)日2010年6月4日
發(fā)明者莊英廷, 陳國光 申請人:智微科技股份有限公司