專利名稱：高速數(shù)據(jù)實(shí)時(shí)采集存儲(chǔ)設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)設(shè)備，特別涉及一種高速數(shù)據(jù)實(shí)時(shí)采集存儲(chǔ)設(shè)備，屬于計(jì)算 機(jī)應(yīng)用領(lǐng)域。
背景技術(shù)：
高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)的關(guān)鍵技術(shù)是高速模數(shù)轉(zhuǎn)換技術(shù)、數(shù)據(jù)存儲(chǔ)與傳輸技術(shù)和 抗干擾技術(shù)。當(dāng)大量的高速實(shí)時(shí)數(shù)據(jù)經(jīng)過(guò)模數(shù)轉(zhuǎn)換后，必須高速存儲(chǔ)，多通道高采樣率的數(shù) 據(jù)采集系統(tǒng)會(huì)產(chǎn)生巨大的數(shù)據(jù)流。這樣就需要高速大容量的存儲(chǔ)介質(zhì)將數(shù)據(jù)存儲(chǔ)起來(lái)，然 后再讀回計(jì)算機(jī)進(jìn)行處理。當(dāng)前主流的高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)基本上都是國(guó)外公司的產(chǎn)品，其中以美國(guó)國(guó)家 儀器公司(National Instruments)的產(chǎn)品占據(jù)市場(chǎng)領(lǐng)先地位。其主流產(chǎn)品方案是基于PC 架構(gòu)的控制主機(jī)加上基于PXI/PXIe總線的高速數(shù)據(jù)采集卡和RAID磁盤(pán)陣列卡來(lái)實(shí)現(xiàn)的， 最高產(chǎn)品規(guī)格可實(shí)現(xiàn)600MB/S的持續(xù)數(shù)據(jù)流盤(pán)。在數(shù)據(jù)采集領(lǐng)域，越來(lái)越多的應(yīng)用對(duì)采樣率和分辨率都提出了更高的要求。高速 流盤(pán)技術(shù)一直是測(cè)控領(lǐng)域面臨的挑戰(zhàn)。在當(dāng)前數(shù)據(jù)流盤(pán)速度受限的情況下，用戶不得不采 取一些折衷方案，比如下列幾種方式1、采集的數(shù)據(jù)先全部存放在采集卡的內(nèi)存中，停止采集后把數(shù)據(jù)從采集卡的內(nèi)存 再讀入到主機(jī)中。由于采集卡上內(nèi)存大小的限制，這樣的方式只能連續(xù)采集幾秒甚至幾毫 秒的數(shù)據(jù)，無(wú)法做到持續(xù)實(shí)時(shí)存儲(chǔ)。2、采用NI (美國(guó)國(guó)家儀器)公司的PXIe采集卡以及工控機(jī)，這種方式可以實(shí)現(xiàn)較 高速度的采集和存儲(chǔ)，但是由于采用通用的X86體系結(jié)構(gòu)，在很多情況下無(wú)法滿足苛刻的 環(huán)境要求，比如對(duì)于溫度和振動(dòng)有較高要求的情況下，這種方式就無(wú)法使用。3、通過(guò)FPGA把采集之后的數(shù)據(jù)直接寫(xiě)入到Flash陣列中，這種方式可以實(shí)現(xiàn)較高 速度的采集，并且可以滿足比較苛刻的環(huán)境要求，同時(shí)流盤(pán)的速度也可以達(dá)到接近300MB/ S。但是這種方式存在一些比較致命的弱點(diǎn)，主要是Flash的寫(xiě)入控制很難達(dá)到較高的性 能，同時(shí)，這種方式無(wú)法實(shí)現(xiàn)方便的擴(kuò)容。盡管目前的這些產(chǎn)品或者方案存在各種各樣的缺陷，但是在市場(chǎng)上可選擇的產(chǎn)品 中，速度最高也僅能達(dá)到600MB/S，用戶也別無(wú)選擇。當(dāng)前市場(chǎng)上的數(shù)據(jù)采集存儲(chǔ)的設(shè)備架構(gòu)一般有以下幾種1.使用 PCI/PXI 架構(gòu)PCI總線是一種并行總線，最高帶寬132MB/S，持續(xù)帶寬llOMB/s，所有的設(shè)備共享 該帶寬，存儲(chǔ)順序是數(shù)據(jù)先傳到設(shè)備緩存，再經(jīng)PCI總線傳輸?shù)娇刂破?，?jīng)過(guò)I/O總線，到內(nèi) 存RAM，CPU，最后存儲(chǔ)到硬盤(pán)上，由于各個(gè)設(shè)備共享帶寬，而且數(shù)據(jù)需要經(jīng)過(guò)CPU處理最后 存儲(chǔ)到硬盤(pán)上，普通的IDE硬盤(pán)讀寫(xiě)速度也不快，因此，采用該架構(gòu)數(shù)據(jù)的存儲(chǔ)速度一般不 會(huì)超過(guò)50MB/S。一般的PXI設(shè)備工作原理與此類似。2.使用 PCIe/PXIe 架構(gòu)
PCIe總線是一種串行總線，單線傳輸(xl)可以達(dá)到250MB/s，16線(xl6)時(shí)傳輸 速率可達(dá)4GB/s，各設(shè)備專用各自總線進(jìn)行點(diǎn)對(duì)點(diǎn)傳輸，因此傳輸速率較高，此時(shí)的瓶頸主 要存在于讀寫(xiě)硬盤(pán)的速度。一般存儲(chǔ)/讀取的速度均在lOOMB/s到400MB之間。3.使用直接寫(xiě)盤(pán)架構(gòu)以上兩種架構(gòu)，數(shù)據(jù)都要經(jīng)過(guò)I/O總線、內(nèi)存和CPU，在一定程度上該過(guò)程限制了 存儲(chǔ)/讀取的速度，而且CPU的多線程性又增加了丟失數(shù)據(jù)的可能性和系統(tǒng)的不穩(wěn)定性，所 以出現(xiàn)了直接讀/寫(xiě)盤(pán)結(jié)構(gòu)。數(shù)據(jù)從設(shè)備的緩存中讀出后直接寫(xiě)入磁盤(pán)，或者從磁盤(pán)中讀 取后直接輸出。采用此方案的產(chǎn)品數(shù)據(jù)流盤(pán)速度可達(dá)600MB/S。但這種方案仍需要主機(jī)對(duì) 采集卡和磁盤(pán)陣列卡進(jìn)行控制，增加了產(chǎn)品的成本和復(fù)雜性，復(fù)雜性的增加導(dǎo)致了系統(tǒng)穩(wěn) 定性的下降，同時(shí)主機(jī)的總線控制器帶寬仍然對(duì)數(shù)據(jù)存取速度有一定限制。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種基于嵌入式高性能I/O處理器的方案，從 根本上解決了 PC架構(gòu)帶來(lái)的總線瓶頸問(wèn)題，產(chǎn)品的集成度更高，更加適合于工業(yè)級(jí)甚至軍 用級(jí)的應(yīng)用環(huán)境的高速數(shù)據(jù)實(shí)時(shí)采集存儲(chǔ)設(shè)備。為解決上述的技術(shù)問(wèn)題，本發(fā)明的技術(shù)方案是一種高速數(shù)據(jù)實(shí)時(shí)采集存儲(chǔ)設(shè)備， 其包括高速數(shù)字?jǐn)?shù)據(jù)采集模塊和高速數(shù)據(jù)存儲(chǔ)控制模塊，高速數(shù)字?jǐn)?shù)據(jù)采集模塊和高速 數(shù)據(jù)存儲(chǔ)控制模塊通過(guò)PCI-E總線連接；高速數(shù)字?jǐn)?shù)據(jù)采集模塊包括高速數(shù)字?jǐn)?shù)據(jù)采集模塊控制器、數(shù)據(jù)采集通道和 PCI-E總線，高速數(shù)字?jǐn)?shù)據(jù)采集模塊控制器與數(shù)據(jù)采集通道和PCI-E總線連接，高速數(shù)字?jǐn)?shù) 據(jù)采集模塊控制器接收數(shù)據(jù)采集通道的數(shù)字信號(hào)，將接收到的數(shù)字信號(hào)進(jìn)行處理，并將處 理后的數(shù)據(jù)傳輸?shù)絇CI-E總線；高速數(shù)據(jù)存儲(chǔ)控制模塊包括高速數(shù)據(jù)存儲(chǔ)控制模塊控制器、磁盤(pán)陣列和PCI-E總 線，高速數(shù)據(jù)存儲(chǔ)控制模塊控制器與PCI-E總線和磁盤(pán)陣列連接，高速數(shù)據(jù)存儲(chǔ)控制模塊 控制器將高速數(shù)字?jǐn)?shù)據(jù)采集模塊通過(guò)PCI-E總線傳來(lái)的數(shù)據(jù)存儲(chǔ)到磁盤(pán)陣列上。上述數(shù)據(jù)采集通道為4路獨(dú)立DMA通道，支持并行采集或回放。上述數(shù)據(jù)采集通道的總位寬為128bit，最高數(shù)據(jù)速率為900MB/S，采用LVDS數(shù)據(jù) 輸入。上述高速數(shù)據(jù)存儲(chǔ)控制模塊設(shè)置有千兆以太網(wǎng)口和串口。上述高速數(shù)字?jǐn)?shù)據(jù)存儲(chǔ)模塊設(shè)置有SAS/SATA接口，并通過(guò)SAS/SATA接口連接磁 盤(pán)陣列。上述高速數(shù)字?jǐn)?shù)據(jù)采集模塊采用FPGA作為控制器，高速數(shù)據(jù)存儲(chǔ)控制模塊采用 INTEL I0P81348作為控制器。本產(chǎn)品實(shí)施方案中，拋棄了采用PC端作為控制主機(jī)的架構(gòu)設(shè)計(jì)，將數(shù)據(jù)采集和高 速存儲(chǔ)作為一個(gè)集成設(shè)備來(lái)實(shí)現(xiàn)，內(nèi)部使用PCIe總線連接兩個(gè)模塊，一方面利用了 PCIe 的高速點(diǎn)對(duì)點(diǎn)傳輸?shù)膬?yōu)勢(shì)，同時(shí)，嵌入式處理器直接控制磁盤(pán)陣列實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)，不再使用 單獨(dú)磁盤(pán)陣列卡，存儲(chǔ)數(shù)據(jù)時(shí)數(shù)據(jù)流不經(jīng)過(guò)PCIe總線，相當(dāng)于一種更為優(yōu)化的直接寫(xiě)盤(pán)架 構(gòu)，可以達(dá)到更高的存儲(chǔ)速度，帶寬可達(dá)2GB/s。本發(fā)明實(shí)現(xiàn)了
1、真正實(shí)現(xiàn)“實(shí)時(shí)”采集和存儲(chǔ)，無(wú)須中斷客戶應(yīng)用；2、采用通用的存儲(chǔ)介質(zhì)，擴(kuò)容方便，可以實(shí)現(xiàn)超大容量存儲(chǔ)；3、實(shí)現(xiàn)超高速流盤(pán)，大于900MB/S的速度遠(yuǎn)遠(yuǎn)高于業(yè)界現(xiàn)有的指標(biāo)；4、一體化設(shè)計(jì)，降低系統(tǒng)復(fù)雜度，增加系統(tǒng)穩(wěn)定性；5、滿足各種苛刻的環(huán)境要求。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。圖1為本發(fā)明的系統(tǒng)結(jié)構(gòu)圖；圖2為本發(fā)明高速數(shù)字?jǐn)?shù)據(jù)采集模塊結(jié)構(gòu)圖；圖3為本發(fā)明高速數(shù)據(jù)存儲(chǔ)控制模塊結(jié)構(gòu)圖；圖4為本發(fā)明的整體框圖。
具體實(shí)施例方式如圖1所示，本發(fā)明可分為高速數(shù)字?jǐn)?shù)據(jù)采集模塊1和高速數(shù)據(jù)存儲(chǔ)控制模塊2， 高速數(shù)字?jǐn)?shù)據(jù)采集模塊1和高速數(shù)據(jù)存儲(chǔ)控制模塊2通過(guò)PCI-E總線連接。高速數(shù)字?jǐn)?shù)據(jù) 采集模塊1和高速數(shù)據(jù)存儲(chǔ)控制模塊2采用單板設(shè)計(jì)，具有較好的抗震性能。高速數(shù)字?jǐn)?shù)據(jù)采集模塊1采用FPGA作為控制器，高速存儲(chǔ)控制模塊2采用INTEL I0P81348作為控制器，兩個(gè)模塊之間通過(guò)設(shè)備內(nèi)部的PCI-E總線進(jìn)行通信。如圖2所示，高速數(shù)字?jǐn)?shù)據(jù)采集模塊1包括高速數(shù)字?jǐn)?shù)據(jù)采集模塊控制器、數(shù)據(jù)采 集通道和PCI-E總線，高速數(shù)字?jǐn)?shù)據(jù)采集模塊控制器與數(shù)據(jù)采集通道和PCI-E總線連接， 高速數(shù)字?jǐn)?shù)據(jù)采集模塊控制器接收數(shù)據(jù)采集通道的數(shù)字信號(hào)，將接收到的數(shù)字信號(hào)進(jìn)行處 理，并將處理后的數(shù)據(jù)傳輸?shù)絇CI-E總線。高速數(shù)字?jǐn)?shù)據(jù)采集模塊1可以工作于如下兩種模式1、數(shù)據(jù)記錄模式兩個(gè)高速數(shù)字通道的數(shù)據(jù)通過(guò)FPGA直接傳送到設(shè)備內(nèi)部設(shè)備 PCI-E總線上，然后再寫(xiě)到后端高速數(shù)據(jù)存儲(chǔ)控制模塊的磁盤(pán)陣列中。2、數(shù)據(jù)回放模式當(dāng)進(jìn)行數(shù)據(jù)回放時(shí)候，存儲(chǔ)在存儲(chǔ)模塊上的數(shù)據(jù)，控制器將數(shù)據(jù) 按照規(guī)定的格式傳輸至高速數(shù)字?jǐn)?shù)據(jù)采集模塊1，由高速數(shù)字?jǐn)?shù)據(jù)采集模塊1對(duì)數(shù)據(jù)進(jìn)行 回放。如圖3所示，高速數(shù)據(jù)存儲(chǔ)控制模塊2包括高速數(shù)據(jù)存儲(chǔ)控制模塊控制器、磁盤(pán)陣 列和PCI-E總線，高速數(shù)據(jù)存儲(chǔ)控制模塊控制器與PCI-E總線和磁盤(pán)陣列連接，高速數(shù)據(jù)存 儲(chǔ)控制模塊控制器將高速數(shù)字?jǐn)?shù)據(jù)采集模塊1通過(guò)PCI-E總線傳來(lái)的數(shù)據(jù)存儲(chǔ)到磁盤(pán)陣列 上。高速數(shù)據(jù)存儲(chǔ)控制模塊2可以將高速數(shù)字?jǐn)?shù)據(jù)采集模塊1傳來(lái)的數(shù)據(jù)以高于 900MB/S的速度，實(shí)時(shí)的存儲(chǔ)到高速數(shù)據(jù)存儲(chǔ)控制模塊2的磁盤(pán)陣列上，可以完成高速、實(shí) 時(shí)、安全的數(shù)據(jù)存儲(chǔ)。同時(shí)也支持?jǐn)?shù)據(jù)的回放，用戶可以通過(guò)本模塊對(duì)磁盤(pán)陣列中的數(shù)據(jù)進(jìn) 行訪問(wèn)。高速數(shù)據(jù)存儲(chǔ)控制模塊2是基于INTEL的I0P81348控制器實(shí)現(xiàn)的，其可掛接8塊 SAS/SATA/SSD硬盤(pán)。I0P81348帶有一個(gè)PCI-X控制器和一個(gè)PCI-E控制器，PCI-X上擴(kuò)展一個(gè)千兆以太網(wǎng)口用來(lái)調(diào)試設(shè)備和數(shù)據(jù)回放，PCI-E控制器用來(lái)和高速數(shù)字?jǐn)?shù)據(jù)采集模塊 1連接。如圖3所示，高速數(shù)據(jù)存儲(chǔ)控制模塊2的其他功能1)時(shí)鐘電路提供系統(tǒng)穩(wěn)定工作的時(shí)鐘信號(hào)；2)系統(tǒng)復(fù)位電路提供系統(tǒng)上電需要的復(fù)位信號(hào)并做系統(tǒng)低電壓監(jiān)控；3) JTAG 為系統(tǒng)調(diào)試提供接口 ；4) Flash BOOT 此部分掛接在 PBI BUS 上，IOP 通過(guò) PBI 訪問(wèn) FLASH ；5)設(shè)備PCI-X擴(kuò)展一個(gè)1000M的以太網(wǎng)控制器連接在PCI-X總線上，交互傳輸 來(lái)自以太網(wǎng)的數(shù)據(jù)；6)PCI-E總線I0P81348設(shè)置為ROOT COMPLEX可以連接不同的設(shè)備，可以連接不 同的Target，本設(shè)計(jì)用于連接高速數(shù)字?jǐn)?shù)據(jù)采集模塊1 ；7)UART 接受來(lái)自外部的異步串行信號(hào)，IOP控制器也可以通過(guò)UART發(fā)送異步串 行信號(hào)給其他設(shè)備；8) I2C =IOP控制器做為MASTER來(lái)訪問(wèn)連接在I2C總線上的SLAVE，如RTC等；9)GPIO 控制蜂鳴器、系統(tǒng)運(yùn)行指示燈、硬盤(pán)狀態(tài)燈；10)電源模塊為系統(tǒng)提供穩(wěn)定可靠的電源供應(yīng)，輸入來(lái)自ATX電源。高速數(shù)字?jǐn)?shù)據(jù)采集模塊1可以采集四通道總位寬128bit、最高數(shù)據(jù)速率900MB/S 的高速數(shù)字?jǐn)?shù)據(jù)；高速數(shù)據(jù)存儲(chǔ)控制模塊2提供2個(gè)用于連接硬盤(pán)的MmiSAS接口，一個(gè) 千兆以太網(wǎng)口用于數(shù)據(jù)回放，一個(gè)串口用于設(shè)備調(diào)試和主機(jī)通信。本發(fā)明的設(shè)備包含了多種接口，如圖4所示，包括1) 128-bit高速數(shù)據(jù)輸入通道；2)八位低速數(shù)字?jǐn)?shù)據(jù)輸入通道；3) 1000M 網(wǎng)絡(luò)接口；4) RS232接口 用于設(shè)備調(diào)試和與主機(jī)通信接口 ；5)存儲(chǔ)接口 用于存儲(chǔ)介質(zhì)SATA/SAS/SSD的接口，支持熱拔插；本發(fā)明采用四路高速數(shù)字?jǐn)?shù)據(jù)總位寬128bits，最大傳輸速率為900MB/S，差分信 號(hào)輸入，并以不低于900MB/S的速度將采集數(shù)據(jù)實(shí)時(shí)存儲(chǔ)到磁盤(pán)陣列中。在存儲(chǔ)的時(shí)候?qū)Υ疟P(pán)陣列以自定義格式的方式進(jìn)行存取(即不采用標(biāo)準(zhǔn)的文件 系統(tǒng))，不同輸入通道采集到的數(shù)據(jù)分別存入磁盤(pán)陣列的不同區(qū)塊中。本發(fā)明設(shè)備還可通過(guò)設(shè)備網(wǎng)口連接至外部設(shè)備，可以隨時(shí)查看磁盤(pán)陣列中的數(shù) 據(jù)，對(duì)數(shù)據(jù)進(jìn)行回放和數(shù)據(jù)分析。該設(shè)備可廣泛運(yùn)用于雷達(dá)、聲納、圖像處理、語(yǔ)音識(shí)別、通信、瞬態(tài)信號(hào)測(cè)試等領(lǐng) 域。一些涉及國(guó)防和安全的領(lǐng)域不僅不再依賴和受制于國(guó)外產(chǎn)品，甚至還可以提供比國(guó)外 產(chǎn)品性能更高的產(chǎn)品，從而提高這些領(lǐng)域的產(chǎn)品在國(guó)際上的競(jìng)爭(zhēng)力。同樣，該系統(tǒng)也可以幫助關(guān)系到國(guó)計(jì)民生問(wèn)題的石油勘探，地震監(jiān)測(cè)等領(lǐng)域提供 更加完善和完美的數(shù)據(jù)記錄與分析手段。上述實(shí)施例不以任何方式限制本發(fā)明，凡是采用等同替換或等效變換的方式獲得 的技術(shù)方案均落在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
一種高速數(shù)據(jù)實(shí)時(shí)采集存儲(chǔ)設(shè)備，其特征在于包括高速數(shù)字?jǐn)?shù)據(jù)采集模塊(1)和高速數(shù)據(jù)存儲(chǔ)控制模塊(2)，高速數(shù)字?jǐn)?shù)據(jù)采集模塊(1)和高速數(shù)據(jù)存儲(chǔ)控制模塊(2)通過(guò)PCI-E總線連接；高速數(shù)字?jǐn)?shù)據(jù)采集模塊(1)包括高速數(shù)字?jǐn)?shù)據(jù)采集模塊控制器、數(shù)據(jù)采集通道和PCI-E總線，高速數(shù)字?jǐn)?shù)據(jù)采集模塊控制器與數(shù)據(jù)采集通道和PCI-E總線連接，高速數(shù)字?jǐn)?shù)據(jù)采集模塊控制器接收數(shù)據(jù)采集通道的數(shù)字信號(hào)，將接收到的數(shù)字信號(hào)進(jìn)行處理，并將處理后的數(shù)據(jù)傳輸?shù)絇CI-E總線；高速數(shù)據(jù)存儲(chǔ)控制模塊(2)包括高速數(shù)據(jù)存儲(chǔ)控制模塊控制器、磁盤(pán)陣列和PCI-E總線，高速數(shù)據(jù)存儲(chǔ)控制模塊控制器與PCI-E總線和磁盤(pán)陣列連接，高速數(shù)據(jù)存儲(chǔ)控制模塊控制器將高速數(shù)字?jǐn)?shù)據(jù)采集模塊(1)通過(guò)PCI-E總線傳來(lái)的數(shù)據(jù)存儲(chǔ)到磁盤(pán)陣列上。
2.根據(jù)權(quán)利要求1所述的高速數(shù)據(jù)實(shí)時(shí)采集存儲(chǔ)設(shè)備，其特征在于所述數(shù)據(jù)采集通 道為4路獨(dú)立DMA通道。
3.根據(jù)權(quán)利要求1或2所述的高速數(shù)據(jù)實(shí)時(shí)采集存儲(chǔ)設(shè)備，其特征在于所述數(shù)據(jù)采 集通道的總位寬為128bit，最高數(shù)據(jù)速率為900MB/S，采用LVDS數(shù)據(jù)輸入。
4.根據(jù)權(quán)利要求1所述的高速數(shù)據(jù)實(shí)時(shí)采集存儲(chǔ)設(shè)備，其特征在于所述高速數(shù)據(jù)存 儲(chǔ)控制模塊(2)設(shè)置有千兆以太網(wǎng)口和串口。
5.根據(jù)權(quán)利要求1所述的高速數(shù)據(jù)實(shí)時(shí)采集存儲(chǔ)設(shè)備，其特征在于所述高速數(shù)字?jǐn)?shù) 據(jù)存儲(chǔ)模塊(2)設(shè)置有SAS/SATA接口，并通過(guò)SAS/SATA接口連接磁盤(pán)陣列。
6.根據(jù)權(quán)利要求1所述的高速數(shù)據(jù)實(shí)時(shí)采集存儲(chǔ)設(shè)備，其特征在于所述高速數(shù)字?jǐn)?shù) 據(jù)采集模塊(1)采用FPGA作為控制器，高速數(shù)據(jù)存儲(chǔ)控制模塊(2)采用INTEL I0P81348 作為控制器。
全文摘要
本發(fā)明公開(kāi)了一種高速數(shù)據(jù)實(shí)時(shí)采集存儲(chǔ)設(shè)備，其包括高速數(shù)字?jǐn)?shù)據(jù)采集模塊(1)和高速數(shù)據(jù)存儲(chǔ)控制模塊(2)，高速數(shù)字?jǐn)?shù)據(jù)采集模塊(1)和高速數(shù)據(jù)存儲(chǔ)控制模塊(2)通過(guò)PCI-E總線連接；高速數(shù)字?jǐn)?shù)據(jù)采集模塊(1)用于接收外部低速和高速數(shù)字信號(hào)，并將接收到的數(shù)字信號(hào)進(jìn)行處理，將處理過(guò)后的數(shù)據(jù)傳輸?shù)皆O(shè)備內(nèi)部的設(shè)備PCI-E總線，由高速數(shù)據(jù)存儲(chǔ)控制模塊(2)將數(shù)據(jù)存儲(chǔ)到磁盤(pán)陣列中，完成高速、實(shí)時(shí)、安全的數(shù)據(jù)存儲(chǔ)。同時(shí)也支持?jǐn)?shù)據(jù)的回放，用戶可以通過(guò)本模塊對(duì)磁盤(pán)陣列中的數(shù)據(jù)進(jìn)行訪問(wèn)。
文檔編號(hào)G06F13/28GK101887401SQ20101021030
公開(kāi)日2010年11月17日 申請(qǐng)日期2010年6月24日 優(yōu)先權(quán)日2010年6月24日
發(fā)明者盧鳴, 梁德祥, 顧明明 申請(qǐng)人:蘇州飛魚(yú)星電子技術(shù)有限公司