專利名稱：用于尺寸縮小性工藝的spice模型建立方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種用于尺寸縮小性工藝的 SPICE模型建立方法。
背景技術(shù)：
尺寸縮小性工藝(shrink process)是芯片代加工廠推出的特色工藝。一般在某一技術(shù)節(jié)點(diǎn)成熟工藝的基礎(chǔ)上，制定相關(guān)的尺寸縮小規(guī)則進(jìn)行版圖修改，使客戶原有的設(shè)計(jì)電路可直接流片。這樣，既縮小了電路的面積，又提高客戶原有的設(shè)計(jì)電路的使用效率。現(xiàn)有尺寸縮小性工藝的SPICE模型建立方法是按MOS器件尺寸縮小后的實(shí)際尺寸提取對(duì)應(yīng)的尺寸縮小性工藝的SPICE模型如BSIM模型。提取后的模型不做任何模型參數(shù)和仿真網(wǎng)表的改動(dòng)。而客戶在仿真時(shí)不能直接利用原設(shè)計(jì)中尺寸縮小前的尺寸，因此，客戶必須在網(wǎng)表中更新所有MOS器件的實(shí)際尺寸即尺寸縮小后的尺寸，這樣大大降低了仿真效率。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種用于尺寸縮小性工藝的SPICE模型建立方法，能節(jié)約技術(shù)開發(fā)成本、提高仿真效率。為解決上述技術(shù)問題，本發(fā)明提供的用于尺寸縮小性工藝的SPICE模型建立方法，包括如下步驟步驟一、按MOS器件實(shí)際縮小后的尺寸提取BSIM模型。步驟二、通過增加電路仿真器中SCALE即任意尺寸縮放參數(shù)的選項(xiàng)功能并使所述 SCALE參數(shù)等于尺寸縮小性工藝的尺寸縮小系數(shù)來對(duì)模擬網(wǎng)表進(jìn)行修正；其中所述尺寸縮小系數(shù)的范圍為大于等于0. 5且小于1。步驟三、對(duì)所述BSIM模型的XL模型參數(shù)和XW模型參數(shù)進(jìn)行修正，其中XL模型參數(shù)即為工藝帶來的MOS器件溝道長度的誤差變量，所述XW模型參數(shù)即為工藝帶來的MOS器件溝道寬度的誤差變量。修正方法為使所述XL模型參數(shù)等于所述MOS器件溝道長度的調(diào)整變量，所述XW模型參數(shù)等于所述MOS器件溝道寬度度的調(diào)整變量。其中所述MOS器件溝道長度的調(diào)整變量的范圍為大于等于0微米且小于1微米，所述MOS器件溝道寬度的調(diào)整變量的范圍為大于等于0微米且小于1微米。本發(fā)明能使芯片代加工廠無需開發(fā)新的電路設(shè)計(jì)環(huán)境，能節(jié)約相應(yīng)的技術(shù)開發(fā)成本。通過本發(fā)明方法，電路設(shè)計(jì)者可直接仿真尺寸縮小前的原有電路設(shè)計(jì)就可得到基于尺寸縮小性工藝的實(shí)際器件及電路性能，能大大提高電路仿真的效率。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明圖1是本發(fā)明方法流程圖。
具體實(shí)施例方式現(xiàn)有的尺寸縮小性工藝都有一套對(duì)應(yīng)的尺寸縮小規(guī)則，對(duì)于MOS器件一般有以下的尺寸關(guān)系Lshrink = Loriginal X RATI0+0FFSETLWshrink = Woriginal X RATI0+0FFSETW其中，Lstoink為尺寸縮小后的所述MOS器件溝道長度，Loriginal為尺寸縮小前的所述 MOS器件溝道長度，RATIO為尺寸縮小系數(shù)，RATIO的范圍為0. 5彡RATIO < 1. 0，0FFSETL為所述MOS器件溝道長度的調(diào)整變量，0FFSETL的范圍為0微米彡0FFSETL < 1微米。Wstoink 為尺寸縮小后的所述MOS器件溝道寬度，Woriginal為尺寸縮小前的所述MOS器件溝道寬度， OFFSETff為所述MOS器件溝道寬度的調(diào)整變量，OFFSETff的范圍為0微米彡OFFSETff < 1微米。如圖1所示為本發(fā)明方法的流程圖，本發(fā)明實(shí)施例用于尺寸縮小性工藝的SPICE 模型建立方法包括如下步驟步驟一、按MOS器件實(shí)際縮小后的尺寸提取BSIM模型。即在模型提取過程中，MOS
器件尺寸全部采用Lstoink和Wstoink。步驟二、通過增加電路仿真器中SCALE參數(shù)的選項(xiàng)功能并使所述SCALE參數(shù)等于尺寸縮小性工藝的尺寸縮小系數(shù)也即設(shè)定SCALE = RATIO來對(duì)模擬網(wǎng)表進(jìn)行修正。其中所述尺寸縮小系數(shù)的范圍為大于等于0. 5且小于1。其中所述模擬網(wǎng)表為原有的MOS器件實(shí)際尺寸縮小前的設(shè)計(jì)電路的模擬網(wǎng)表。步驟三、對(duì)所述BSIM模型的XL模型參數(shù)和XW模型參數(shù)進(jìn)行修正，其中XL模型參數(shù)即為工藝帶來的MOS器件溝道長度的誤差變量，所述XW模型參數(shù)即為工藝帶來的MOS器件溝道寬度的誤差變量。修正方法為使所述XL模型參數(shù)等于所述MOS器件溝道長度的調(diào)整變量即為使XL = 0FFSETL，所述XW模型參數(shù)等于所述MOS器件溝道寬度度的調(diào)整變量即為使XW = 0FFSETW。其中所述MOS器件溝道長度的調(diào)整變量的范圍為大于等于0微米且小于1微米，所述MOS器件溝道寬度的調(diào)整變量的范圍為大于等于0微米且小于1微米。當(dāng)用戶在使用以上三個(gè)步驟而得BSIM模型后，在器件仿真時(shí)可直接利用原電路設(shè)計(jì)即MOS器件實(shí)際尺寸縮小前的電路設(shè)計(jì)和MOS器件尺寸如Ltffiginal和W。Hginal。雖然利用的是原電路設(shè)計(jì)和MOS器件尺寸，但是，MOS器件仿真時(shí)的實(shí)際尺寸如Laetual和Waetual卻為 Lactual = Loriginal X SCALE+XLWactual = Woriginal X SCALE+XW顯而易見，這里L(fēng)artual = L
shrink ，而 ^actual — W
shrink' 即實(shí)際仿真的是尺寸縮小后的 MOS器件性能。因此，電路設(shè)計(jì)者可直接仿真尺寸縮小前的原有電路設(shè)計(jì)就可方便和高效地得到基于尺寸縮小性工藝的實(shí)際器件及電路性能，從而能大大提高電路仿真的效率。以上通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種用于尺寸縮小性工藝的SPICE模型建立方法，其特征在于，包括如下步驟 步驟一、按MOS器件實(shí)際縮小后的尺寸提取BSIM模型；步驟二、通過增加電路仿真器中SCALE參數(shù)的選項(xiàng)功能并使所述SCALE參數(shù)等于尺寸縮小性工藝的尺寸縮小系數(shù)來對(duì)模擬網(wǎng)表進(jìn)行修正；步驟三、對(duì)所述BSIM模型的XL模型參數(shù)和XW模型參數(shù)進(jìn)行修正，使所述XL模型參數(shù)等于所述MOS器件溝道長度的調(diào)整變量，所述XW模型參數(shù)等于所述MOS器件溝道寬度度的調(diào)整變量。
2.如權(quán)利要求1所述方法，其特征在于步驟二中所述尺寸縮小系數(shù)的范圍為大于等于0. 5且小于1。
3.如權(quán)利要求1所述方法，其特征在于步驟三中所述MOS器件溝道長度的調(diào)整變量的范圍為大于等于0微米且小于1微米，所述MOS器件溝道寬度的調(diào)整變量的范圍為大于等于0微米且小于1微米。
全文摘要
本發(fā)明公開了一種用于尺寸縮小性工藝的SPICE模型建立方法，包括步驟一、按MOS器件實(shí)際縮小后的尺寸提取BSIM模型；步驟二、通過增加電路仿真器中SCALE參數(shù)的選項(xiàng)功能并使所述SCALE參數(shù)等于尺寸縮小性工藝的尺寸縮小系數(shù)來對(duì)模擬網(wǎng)表進(jìn)行修正；步驟三、對(duì)所述BSIM模型的XL模型參數(shù)和XW模型參數(shù)進(jìn)行修正，使XL＝OFFSETL、XW＝OFFSETW。本發(fā)明能使芯片代加工廠無需開發(fā)新的電路設(shè)計(jì)環(huán)境，能節(jié)約相應(yīng)的技術(shù)開發(fā)成本。本發(fā)明還能使電路設(shè)計(jì)者通過直接仿真尺寸縮小前的原有電路設(shè)計(jì)就能方便和高效地得到基于尺寸縮小性工藝的實(shí)際器件及電路性能，能提高仿真效率。
文檔編號(hào)G06F17/50GK102314529SQ20101022157
公開日2012年1月11日 申請(qǐng)日期2010年7月8日 優(yōu)先權(quán)日2010年7月8日
發(fā)明者周天舒 申請(qǐng)人:上海華虹Nec電子有限公司