專利名稱：芯片保護方法和系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及電子電路領域，尤其涉及一種芯片保護方法和系統(tǒng)。
背景技術：
當芯片需要從A狀態(tài)改變到B狀態(tài)，并且不可恢復時，(例如從出廠狀態(tài)變?yōu)橛脩?狀態(tài)時)芯片保險絲技術(熔絲)技術可以提供這樣一種能力?，F(xiàn)有的實現(xiàn)技術是中央 處理器(CPU)或邏輯電路或中央處理器加邏輯電路的組合，通過判斷一根或多根熔絲的上 的信號來確定芯片狀態(tài)的，熔絲導通代表出廠狀態(tài)，熔絲不導通代表芯片處于用戶狀態(tài)，一 旦熔絲被破壞(不導通)，芯片無法直接回復到第一種狀態(tài)-出廠態(tài)。熔絲通常被設計成特 殊的導線形式，可被專門的手段摧毀，摧毀后即不再導通。摧毀手段包括施加電壓熔斷、電 流熔斷、聚焦離子束切割、激光切割、物理切割等。

發(fā)明內容
本發(fā)明提供了一種芯片保護方法和系統(tǒng)，解決了使用熔絲進行芯片保護安全性差 的問題。一種芯片保護方法，芯片連接有加密電路，該方法包括獲取所述加密電路的輸出信號和所述芯片的加密運算結果；比較所述加密電路的輸出信號和所述芯片的加密運算結果；如果所述加密電路的輸出信號和所述芯片的加密運算結果不同，則觸發(fā)芯片安全 保護措施。進一步的，所述獲取所述加密電路的輸出信號和所述芯片的加密運算結果的步驟 之前，還包括向所述加密電路和芯片輸入驗證信息；所述加密電路根據(jù)所述驗證信息得到輸出信號；所述芯片根據(jù)所述驗證信息，按照預置的加密規(guī)則進行運算，得到加密運算結果。進一步的，上述芯片保護方法還包括設置加密規(guī)則，供所述芯片進行加密運算使用。進一步的，所述驗證信息為一密鑰和一隨機數(shù)，所述驗證信息以集成電路信號的 形式輸入至所述加密電路，所述集成電路信號為數(shù)字信號和/或非數(shù)字信號，向所述加密 電路和芯片輸入驗證信息的步驟具體為以一路或多路信號向所述加密電路和芯片輸入驗 ilEfn 息 ο進一步的，所述加密電路由至少一種下述器件組成MOS電路、有源器件、無源器件和互聯(lián)導線。進一步的，所述加密電路處于所述芯片所處硅圓片劃片槽的中心。本發(fā)明還提供了一種芯片保護方法，芯片連接有加密電路，該方法包括獲取所述加密電路的輸出信號；
所述芯片根據(jù)所述加密電路的輸出信號進行解密運算；比較所述加密電路的輸入信號和所述芯片的解密運算結果；如果所述加密電路的輸入信號和所述芯片的解密運算結果不同，則觸發(fā)芯片安全 保護措施。進一步的，所述獲取所述加密電路的輸出信號包括以下步驟向所述加密電路輸入驗證信息；所述加密電路根據(jù)所述驗證信息得到輸出信號。進一步的，上述芯片保護方法還包括設置解密規(guī)則，供所述芯片進行解密運算使用。進一步的，所述驗證信息為一密鑰和一隨機數(shù)，所述驗證信息以集成電路信號的 形式輸入至所述加密電路，所述集成電路信號為數(shù)字信號和/或非數(shù)字信號，向所述加密 電路和芯片輸入驗證信息的步驟具體為以一路或多路信號向所述加密電路和芯片輸入驗 ilEfn 息 ο進一步的，所述加密電路由至少一種下述器件組成MOS電路、有源器件、無源器件和互聯(lián)導線。進一步的，所述加密電路處于所述芯片所處硅圓片劃片槽的中心。本發(fā)明還提供了一種芯片保護系統(tǒng)，包括加密電路、芯片內部加密運算模塊和運 算結果比較模塊；所述加密電路，用于根據(jù)輸入的驗證信息得到輸出信號；所述運算結果比較模塊，用于獲取所述加密電路的輸出信號和所述芯片內部加密 運算模塊的加密運算結果，比較所述加密電路的輸出信號和所述芯片內部加密運算模塊的 加密運算結果，如果所述加密電路的輸出信號和所述芯片的加密運算結果不同，則觸發(fā)芯 片保護措施。進一步的，上述芯片保護系統(tǒng)還包括中央處理器；所述中央處理器，用于向所述加密電路和所述芯片內部加密運算模塊輸入所述驗 證信息；和，設置加密規(guī)則，供所述芯片內部加密運算模塊進行加密運算使用；所述芯片內部加密運算模塊，用于根據(jù)所述驗證信息，按照預置的加密規(guī)則進行 運算，得到加密運算結果。進一步的，所述加密電路由至少一種下述器件組成MOS電路、有源器件、無源器件和互聯(lián)導線。進一步的，所述加密電路處于所述芯片所處硅圓片劃片槽的中心。本發(fā)明還提供了一種芯片保護系統(tǒng)，包括加密電路、芯片內部解密運算模塊和運 算結果比較模塊；所述加密電路，用于根據(jù)輸入的驗證信息得到輸出信號；所述芯片內部解密運算模塊，用于根據(jù)所述加密電路的輸出信號進行解密運算；所述運算結果比較模塊，用于比較所述加密電路的輸入信號和所述芯片內部解密 運算模塊的解密運算結果，并在所述加密電路的輸入信號和所述芯片內部解密運算模塊的 解密運算結果不同時，觸發(fā)芯片安全保護措施。
進一步的，上述芯片保護系統(tǒng)，還包括中央處理器；所述中央處理器，用于向所述加密電路輸入所述驗證信息；和，設置加密規(guī)則，供所述芯片內部解密運算模塊進行解密運算使用。進一步的，所述加密電路由至少一種下述器件組成MOS電路、有源器件、無源器件和互聯(lián)導線。進一步的，所述加密電路處于所述芯片所處硅圓片劃片槽的中心。本發(fā)明提供的芯片保護方法和系統(tǒng)，在芯片上連接有加密電路，通過獲取所述加 密電路的輸出信號和所述芯片的加密運算結果，比較所述加密電路的輸出信號和所述芯片 的加密運算結果，對操作的合法性進行驗證，并在所述加密電路的輸出信號和所述芯片的 加密運算結果不同時，觸發(fā)芯片安全保護措施，解決了使用熔絲進行芯片保護安全性差的 問題。


圖1為包含多芯片的硅片結構示意圖；圖2為本發(fā)明的實施例一提供的一種芯片保護系統(tǒng)的結構示意圖；圖3為本發(fā)明的實施例所使用的一種加密電路的結構示意圖；圖4為為本發(fā)明的實施例一提供的一種芯片保護方法的流程圖；圖5為本發(fā)明的實施例二提供的一種芯片保護系統(tǒng)的結構示意圖；圖6為本發(fā)明的實施例二提供的一種芯片保護方法的流程圖。
具體實施例方式現(xiàn)有的保險絲技術將熔絲設計在芯片中間和芯片邊緣，熔絲通常采用可導電的多 晶硅、金屬和合金，通常硅片(wafer)上有成千上萬的芯片，在減薄之后，通過劃片刀將每 一顆芯片剪裁出來。每一顆芯片的有效圖形之間，留有固定寬度的空間，用于劃片刀劃片， 熔絲在劃片槽中，與芯片相連接，在劃片之后熔絲即被摧毀。通常劃片槽的寬度由集成電路 加工工藝和劃片技術決定，一般會有IOOum IOum等多個寬度等級。包含多芯片的硅片結構如圖1所示，在硅片完成測試后對熔絲進行物理切斷。常 用的手段有1、將熔絲設計在芯片邊緣處在劃片槽內，在硅圓片完成圓片測試后進行劃片時直 接劃斷；2、將熔絲設計在芯片的某一個導電層上，在硅圓片完成圓片測試后通過外部或內 部產(chǎn)生高壓，致使熔絲上產(chǎn)生很大熱量，熔斷；3、將熔絲設計在芯片的接近表面的某一個金屬層上，在硅圓片完成圓片測試后通 過外部高能激光切斷。由于硅片上熔絲的物理存在痕跡不可消除，即便熔絲已被摧毀，還是可能被定位， 并使用聚焦離子束(FIB)等手段重新生長金屬，連結已被不導通的熔絲。黑客通常有能力 定位和重新連結殘余熔絲，進而攻擊芯片，安全性較差。為了解決上述問題，本發(fā)明的實施例一提供了一種芯片保護方法，下面結合附圖， 對該方法進行詳細說明。
6
本發(fā)明實施例所使用的芯片保護系統(tǒng)如圖2所示，添加了加密電路201，以加密電 路替代現(xiàn)有技術中的熔絲，加密電路處于劃片槽的中心，且加密電路的寬度以劃片時能保 證完全摧毀加密電路為準，這樣即使劃片過程有一定誤差也一定會完全摧毀加密電路中的 MOS管，因此在每一顆完成生產(chǎn)的芯片都不會暴露加密電路的結構，不會被猜測出信號特 征。例如當劃片槽寬度為80um時，如果劃片刀和劃片技術決定了在中線附近會有40um左 右的寬度會被切除掉，則需要保證加密電路的寬度大致在10 20um。加密電路由至少一種下述器件組成M0S電路、有源器件、無源器件和互聯(lián)導線。 例如，如圖3所示，使用一組線性反饋移位寄存器(LFSR)，數(shù)據(jù)、密鑰分別從主芯片區(qū)域輸 入，運算結果返回主芯片，一旦LSFR被摧毀，根本無法從殘留的金屬導線上推導出信號之 間的邏輯關系。此外，該芯片保護系統(tǒng)還包括中央處理器(CPU) 202、運算結果比較模塊203 和芯片內部加密運算模塊204，其中，運算結果比較模塊203和芯片內部加密運算模塊204 的功能亦可由CPU202完成，本發(fā)明實施例對此不作限定。所述運算結果比較模塊203，用于獲取所述加密電路201的輸出信號和所述芯片 內部加密運算模塊204的加密運算結果，比較所述加密電路201的輸出信號和所述芯片內 部加密運算模塊204的加密運算結果，如果所述加密電路201的輸出信號和所述芯片的加 密運算結果不同，則觸發(fā)芯片保護措施。進一步的，所述加密電路201，用于根據(jù)輸入驗證信息得到輸出信號；所述芯片內部加密運算模塊204，用于根據(jù)所述驗證信息，按照預置的加密規(guī)則進 行運算，得到加密運算結果。所述CPU202，用于向所述加密電路201和所述芯片內部加密運算模塊204輸入所 述驗證信息；和，設置加密規(guī)則，供所述芯片進行加密運算使用。結合上述芯片保護系統(tǒng)，使用本發(fā)明的實施例提供的芯片保護方法完成芯片保護 的過程如圖4所示，包括步驟401、設置加密規(guī)則，供所述芯片進行加密運算使用；本發(fā)明實施例中，所述加密規(guī)則主要包含三部分1、加密電路的結構；2、加密運算的算法；3、密鑰。加密電路由集成電路工藝中所有可用的MOS電路、有源或無源器件、以及互聯(lián)導 線組成，在加密電路的結構確定后，其內部的邏輯運算也就確定了，對于不同的輸入，都會 根據(jù)內部電路的邏輯運算得到相應的輸出，輸入和輸出的位數(shù)可根據(jù)實際情況設計調整， 輸入和輸出的位數(shù)越多，電路結構越復雜，被恢復的概率就越低。每一個新產(chǎn)品都會對應一 個專有的加密電路結構。加密電路接收和返回的信號(即輸入和輸出)可以是數(shù)字信號， 也可以是非數(shù)字信號，或數(shù)字信號與非數(shù)字信號的組合。上述信號可以是電信號，也可以是 光、磁場或其他集成電路可以產(chǎn)生的信號類型。芯片內部加密運算模塊根據(jù)預先規(guī)定的加密運算的算法進行加密運算。密鑰作為芯片保護流程的輸入，只有輸入的密鑰為約定的密鑰時，加密電路的輸 出結果與芯片內部加密運算模塊的加密運算結果才會相同，這樣，也就保證了芯片的安全
7性。本發(fā)明實施例中，將芯片的部分核心功能和數(shù)據(jù)與芯片保護系統(tǒng)關聯(lián)起來，當需 要使用上述核心功能或對上述核心數(shù)據(jù)進行操作時，都會啟動芯片保護系統(tǒng)，以確保芯片 的安全性。步驟402、向所述加密電路和芯片輸入驗證信息；本步驟中，驗證信息為一隨機數(shù)和步驟401中預置的密鑰。具體的，由外部通過中央處理器向加密電路輸入密鑰，中央處理器生成并向該加 密電路輸入隨機數(shù)?？赏ㄟ^一路和多路信號完成輸入，如果通過一路信號輸入則依次逐位 輸入，通過多路信號則可將多位驗證信息并行輸入。而芯片內部加密運算模塊則由中央處理器輸入全部驗證信息，可通過一路或多路 信號輸入，與上述輸入方式相同。步驟403、所述加密電路根據(jù)所述驗證信息得到輸出信號；本步驟中，在加密電路已被破壞的情況下，是無法進行輸出的。如果已摧毀的加密電路被簡單的通過導線連接起來，則會導致即使輸入的驗證信 息正確，輸出信號也不正確。步驟404、所述芯片根據(jù)所述驗證信息，按照預置的加密規(guī)則進行運算，得到加密 運算結果；如果加密電路已被破壞，則輸出電平錯誤，芯片的運算結果比較模塊無法輸出信 號，直接判斷觸發(fā)芯片安全保護措施。步驟405、獲取所述加密電路的輸出信號和所述芯片的加密運算結果；步驟406、比較所述加密電路的輸出信號和所述芯片的加密運算結果；步驟407、如果所述加密電路的輸出信號和所述芯片的加密運算結果不同，則觸發(fā) 芯片安全保護措施；本發(fā)明實施例中，芯片安全保護措施具體為拒絕啟動請求的操作(如使用核心功 能或訪問核心數(shù)據(jù))，甚至也可以為自行摧毀芯片，可視實際的安全需要設置。步驟405至步驟407由芯片內部加密運算模塊完成，該模塊也可集成于CPU中，由 CPU完成相應功能。下面結合附圖，對本發(fā)明的實施例二進行說明。本發(fā)明的實施例二提供了一種芯片保護方法，添加一加密電路，通過該加密電路 完成對芯片的保護，本發(fā)明實施例所使用的芯片保護系統(tǒng)如圖5所示，添加了加密電路 501，以加密電路替代現(xiàn)有技術中的熔絲，加密電路處于劃片槽的中心，且加密電路的寬度 以劃片時能保證完全摧毀加密電路為準，這樣即使劃片過程有一定誤差也一定會完全摧毀 加密電路中的MOS管，因此在每一顆完成生產(chǎn)的芯片都不會暴露加密電路的結構，不會被 猜測出信號特征。例如當劃片槽寬度為80um時，如果劃片刀和劃片技術決定了在中線附近 會有40um左右的寬度會被切除掉，則需要保證加密電路的寬度大致在10 20um。該系統(tǒng)還包括芯片內部解密運算模塊502和運算結果比較模塊503。所述芯片內部解密運算模塊502，用于根據(jù)所述加密電路501的輸出信號進行解 密運算； 所述運算結果比較模塊503，用于比較所述加密電路501的輸入信號和所述芯片
8內部解密運算模塊502的解密運算結果，并在所述加密電路501的輸出信號和所述芯片的 加密運算結果不同時，觸發(fā)芯片安全保護措施。進一步的，該系統(tǒng)還包括CPTO04，用于向所述加密電路501輸入所述驗證信息； 和，設置加密規(guī)則，供所述芯片內部解密運算模塊502進行解密運算使用。結合上述芯片保護系統(tǒng)，使用本發(fā)明的實施例提供的芯片保護方法完成芯片保護 的過程如圖6所示，包括步驟601、設置解密規(guī)則，供所述芯片進行解密運算使用；本發(fā)明實施例中，所述解密規(guī)則主要包含三部分1、加密電路的結構；2、解密運算的算法；3、密鑰。加密電路由集成電路工藝中所有可用的MOS電路、有源或無源器件、以及互聯(lián)導 線組成，在加密電路的結構確定后，其內部的邏輯運算也就確定了，對于不同的輸入，都會 根據(jù)內部電路的邏輯運算得到相應的輸出，輸入和輸出的位數(shù)可根據(jù)實際情況設計調整， 輸入和輸出的位數(shù)越多，電路結構越復雜，被恢復的概率就越低。每一個新產(chǎn)品都會對應一 個專有的加密電路結構。加密電路接收和返回的信號(即輸入和輸出)可以是數(shù)字信號， 也可以是非數(shù)字信號，或數(shù)字信號與非數(shù)字信號的組合。上述信號可以是電信號，也可以是 光、磁場或其他集成電路可以產(chǎn)生的信號類型。芯片內部解密運算模塊根據(jù)預先規(guī)定的解密運算的算法進行解密運算。密鑰作為芯片保護流程的輸入，只有輸入的密鑰為約定的密鑰時，加密電路的輸 入信號與芯片內部解密運算模塊的解密運算結果才會相同，這樣，也就保證了芯片的安全 性。本發(fā)明實施例中，將芯片的部分核心功能和數(shù)據(jù)與芯片保護系統(tǒng)關聯(lián)起來，當需 要使用上述核心功能或對上述核心數(shù)據(jù)進行操作時，都會啟動芯片保護系統(tǒng)，以確保芯片 的安全性。步驟602、向所述加密電路輸入驗證信息；本步驟中，驗證信息為一隨機數(shù)和步驟601中預置的密鑰。具體的，由外部通過中央處理器向加密電路輸入密鑰，中央處理器生成并向該加 密電路輸入隨機數(shù)?？赏ㄟ^一路和多路信號完成輸入，如果通過一路信號輸入則依次逐位 輸入，通過多路信號則可將多位驗證信息并行輸入。步驟603、所述加密電路根據(jù)所述驗證信息得到輸出信號；本步驟中，在加密電路已被破壞的情況下，是無法進行輸出的。如果已摧毀的加密電路被簡單的通過導線連接起來，則會導致即使輸入的驗證信 息正確，輸出信號也不正確。步驟604、所述芯片根據(jù)所述輸出信號，按照預置的解密規(guī)則進行運算，得到解密 運算結果；步驟605、運算結果比較模塊比較所述加密電路的輸入信號和所述芯片的解密運
算結果；
9
本發(fā)明實施例中，輸入信號具體指驗證信息中的隨機數(shù)。步驟606、如果所述加密電路的輸入信號和所述芯片的解密運算結果不同，則觸發(fā) 芯片安全保護措施；本發(fā)明實施例中，芯片安全保護措施具體為拒絕啟動請求的操作(如使用核心功 能或訪問核心數(shù)據(jù))，甚至也可以為自行摧毀芯片，可視實際的安全需要設置。步驟605至步驟606由芯片內部加密運算模塊完成，該模塊也可集成于CPU中，由 CPU完成相應功能。本發(fā)明提供的芯片保護方法和系統(tǒng)，在芯片上連接有加密電路，通過在接收到讀 取芯片內部信息的請求時，獲取所述加密電路的輸出信號和所述芯片的加密運算結果，比 較所述加密電路的輸出信號和所述芯片的加密運算結果，對操作的合法性進行驗證，并在 所述加密電路的輸出信號和所述芯片的加密運算結果不同時，觸發(fā)芯片安全保護措施，解 決了使用熔絲進行芯片保護安全性差的問題。也可以獲取所述加密電路的輸出信號，由所 述芯片根據(jù)所述加密電路的輸出信號進行解密運算，并比較所述加密電路的輸入信號和所 述芯片內部解密運算模塊的解密運算結果，在所述加密電路的輸入信號和所述芯片的解密 運算結果不同，觸發(fā)芯片安全保護措施。即使將加密電路的殘余部分定位重新連結，加密電 路的電路結構也已經(jīng)缺失，仍然能夠保證不能進入加密電路被破壞前的工作狀態(tài)，從根本 上避免了據(jù)此進一步攻擊的可能。即使攻擊者通過竊取手段得到完整wafer(芯片劃片前狀態(tài))的情況下，或者說即 使將加密電路恢復到被破壞前的狀態(tài)，攻擊者如果得不到正確密鑰(key)，也會觸發(fā)芯片安 全保護措施。密鑰的安全管理有另外的安全控制方式，不會和芯片一起出現(xiàn)。本領域普通技術人員可以理解上述實施例的全部或部分步驟可以使用計算機程 序流程來實現(xiàn)，所述計算機程序可以存儲于一計算機可讀存儲介質中，所述計算機程序在 相應的硬件平臺上(如系統(tǒng)、設備、裝置、器件等)執(zhí)行，在執(zhí)行時，包括方法實施例的步驟 之一或其組合。可選地，上述實施例的全部或部分步驟也可以使用集成電路來實現(xiàn)，這些步驟可 以被分別制作成一個個集成電路模塊，或者將它們中的多個模塊或步驟制作成單個集成電 路模塊來實現(xiàn)。這樣，本發(fā)明不限制于任何特定的硬件和軟件結合。上述實施例中的各裝置/功能模塊/功能單元可以采用通用的計算裝置來實現(xiàn)， 它們可以集中在單個的計算裝置上，也可以分布在多個計算裝置所組成的網(wǎng)絡上。上述實施例中的各裝置/功能模塊/功能單元以軟件功能模塊的形式實現(xiàn)并作為 獨立的產(chǎn)品銷售或使用時，可以存儲在一個計算機可讀取存儲介質中。上述提到的計算機 可讀取存儲介質可以是只讀存儲器，磁盤或光盤等。
10
權利要求
一種芯片保護方法，其特征在于，芯片連接有加密電路，該方法包括獲取所述加密電路的輸出信號和所述芯片的加密運算結果；比較所述加密電路的輸出信號和所述芯片的加密運算結果；如果所述加密電路的輸出信號和所述芯片的加密運算結果不同，則觸發(fā)芯片安全保護措施。
2.根據(jù)權利要求1所述的芯片保護方法，其特征在于，所述獲取所述加密電路的輸出 信號和所述芯片的加密運算結果的步驟之前，還包括向所述加密電路和芯片輸入驗證信息； 所述加密電路根據(jù)所述驗證信息得到輸出信號；所述芯片根據(jù)所述驗證信息，按照預置的加密規(guī)則進行運算，得到加密運算結果。
3.根據(jù)權利要求2所述的芯片保護方法，其特征在于，該方法還包括 設置加密規(guī)則，供所述芯片進行加密運算使用。
4.根據(jù)權利要求2所述的芯片保護方法，其特征在于，所述驗證信息為一密鑰和一隨 機數(shù)，所述驗證信息以集成電路信號的形式輸入至所述加密電路，所述集成電路信號為數(shù) 字信號和/或非數(shù)字信號，向所述加密電路和芯片輸入驗證信息的步驟具體為以一路或多 路信號向所述加密電路和芯片輸入驗證信息。
5.根據(jù)權利要求1所述的芯片保護方法，其特征在于，所述加密電路由至少一種下述 器件組成M0S電路、有源器件、無源器件和互聯(lián)導線。
6.根據(jù)權利要求1所述的芯片保護方法，其特征在于，所述加密電路處于所述芯片所 處硅圓片劃片槽的中心。
7.—種芯片保護方法，其特征在于，芯片連接有加密電路，該方法包括 獲取所述加密電路的輸出信號；所述芯片根據(jù)所述加密電路的輸出信號進行解密運算； 比較所述加密電路的輸入信號和所述芯片的解密運算結果；如果所述加密電路的輸入信號和所述芯片的解密運算結果不同，則觸發(fā)芯片安全保護 措施。
8.根據(jù)權利要求7所述的芯片保護方法，其特征在于，所述獲取所述加密電路的輸出 信號包括以下步驟向所述加密電路輸入驗證信息；所述加密電路根據(jù)所述驗證信息得到輸出信號。
9.權利要求7所述的芯片保護方法，其特征在于，該方法還包括 設置解密規(guī)則，供所述芯片進行解密運算使用。
10.根據(jù)權利要求8所述的芯片保護方法，其特征在于，所述驗證信息為一密鑰和一隨 機數(shù)，所述驗證信息以集成電路信號的形式輸入至所述加密電路，所述集成電路信號為數(shù) 字信號和/或非數(shù)字信號，向所述加密電路和芯片輸入驗證信息的步驟具體為以一路或多 路信號向所述加密電路和芯片輸入驗證信息。
11.根據(jù)權利要求7所述的芯片保護方法，其特征在于，所述加密電路由至少一種下述 器件組成MOS電路、有源器件、無源器件和互聯(lián)導線。
12.根據(jù)權利要求7所述的芯片保護方法，其特征在于，所述加密電路處于所述芯片所 處硅圓片劃片槽的中心。
13.—種芯片保護系統(tǒng)，其特征在于，包括加密電路、芯片內部加密運算模塊和運算結 果比較模塊；所述加密電路，用于根據(jù)輸入的驗證信息得到輸出信號；所述運算結果比較模塊，用于獲取所述加密電路的輸出信號和所述芯片內部加密運算 模塊的加密運算結果，比較所述加密電路的輸出信號和所述芯片內部加密運算模塊的加密 運算結果，如果所述加密電路的輸出信號和所述芯片的加密運算結果不同，則觸發(fā)芯片保 護措施。
14.根據(jù)權利要求13所述的芯片保護系統(tǒng)，其特征在于，還包括中央處理器；所述中央處理器，用于向所述加密電路和所述芯片內部加密運算模塊輸入所述驗證信 息；禾口，設置加密規(guī)則，供所述芯片內部加密運算模塊進行加密運算使用；所述芯片內部加密運算模塊，用于根據(jù)所述驗證信息，按照預置的加密規(guī)則進行運算， 得到加密運算結果。
15.根據(jù)權利要求13所述的芯片保護方法，其特征在于，所述加密電路由至少一種下 述器件組成MOS電路、有源器件、無源器件和互聯(lián)導線。
16.根據(jù)權利要求13所述的芯片保護方法，其特征在于，所述加密電路處于所述芯片 所處硅圓片劃片槽的中心。
17.—種芯片保護系統(tǒng)，其特征在于，包括加密電路、芯片內部解密運算模塊和運算結 果比較模塊；所述加密電路，用于根據(jù)輸入的驗證信息得到輸出信號；所述芯片內部解密運算模塊，用于根據(jù)所述加密電路的輸出信號進行解密運算；所述運算結果比較模塊，用于比較所述加密電路的輸入信號和所述芯片內部解密運算 模塊的解密運算結果，并在所述加密電路的輸入信號和所述芯片內部解密運算模塊的解密 運算結果不同時，觸發(fā)芯片安全保護措施。
18.根據(jù)權利要求17所述的芯片保護系統(tǒng)，其特征在于，還包括中央處理器；所述中央處理器，用于向所述加密電路輸入所述驗證信息；和，設置加密規(guī)則，供所述芯片內部解密運算模塊進行解密運算使用。
19.根據(jù)權利要求17所述的芯片保護方法，其特征在于，所述加密電路由至少一種下 述器件組成MOS電路、有源器件、無源器件和互聯(lián)導線。
20.根據(jù)權利要求17所述的芯片保護方法，其特征在于，所述加密電路處于所述芯片 所處硅圓片劃片槽的中心。
全文摘要
本發(fā)明提供了一種芯片保護方法和系統(tǒng)。涉及電子電路領域；解決了使用熔絲進行芯片保護安全性差的問題。該方法包括獲取所述加密電路的輸出信號和所述芯片的加密運算結果；比較所述加密電路的輸出信號和所述芯片的加密運算結果；如果所述加密電路的輸出信號和所述芯片的加密運算結果不同，則觸發(fā)芯片安全保護措施。本發(fā)明提供的技術方案適用于電路保護。
文檔編號G06F21/00GK101950332SQ20101022954
公開日2011年1月19日 申請日期2010年7月12日 優(yōu)先權日2010年7月12日
發(fā)明者朱磊, 高洪福 申請人:大唐微電子技術有限公司