專(zhuān)利名稱(chēng)：電路模型提取方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路模型提取方法，尤其涉及一種用于代表一應(yīng)用電路的接口引腳的輸出驅(qū)動(dòng)能力及該應(yīng)用電路的接口引腳的輸入電容的電路模型提取方法。
背景技術(shù)：
一般而言，欲產(chǎn)生電路設(shè)計(jì)硬區(qū)塊(Hard Block)的自由模型(Liberty Model)，需表明(specify)以下兩種設(shè)計(jì)信息一、接口引腳電容值(Interface Pin Capacitance)； 二、該接口引腳等效驅(qū)動(dòng)能力?，F(xiàn)有方法的處理可分為以下二類(lèi)(一)人工查考(Trace)每個(gè)引腳所連接到的元件，計(jì)算其等效電容以及查考輸出引腳的等效驅(qū)動(dòng)能力。需耗費(fèi)大量時(shí)間及人力，并且發(fā)生錯(cuò)誤的機(jī)率很高，例如遺漏、計(jì)算錯(cuò)誤、填寫(xiě)錯(cuò)誤...等狀況皆可能發(fā)生。(二)通過(guò)模擬接口引腳電容可由直流模擬結(jié)果得到每個(gè)引腳在單一偏壓狀態(tài)下的引腳電容，但難以保證是最差狀況(worstcase)的引腳電容。而輸出引腳等效驅(qū)動(dòng)能力則需執(zhí)行瞬時(shí)模擬(Transient Simulation)，在輸出引腳上承載固定的負(fù)載，記錄輸出引腳的瞬時(shí)時(shí)間CTransition Time)，再將標(biāo)準(zhǔn)元件庫(kù)Gtandard CellLibrary)內(nèi)的所有緩沖器承載相同的負(fù)載后，執(zhí)行瞬時(shí)仿真，找到輸出瞬時(shí)時(shí)間(Output Transition Time) 與輸出引腳的瞬時(shí)時(shí)間最接近者，即表示該輸出引腳驅(qū)動(dòng)器與此緩沖器近似。先前技術(shù)中接口引腳均由上述方式得到近似的驅(qū)動(dòng)能力，隨著芯片設(shè)計(jì)復(fù)雜度與日俱增，模擬可能需要數(shù)小時(shí)甚至更久才能得到結(jié)果，并且為了得到想要的模擬結(jié)果，需要設(shè)計(jì)一組、甚至多組輸入測(cè)試樣本anputpattern)，也因此消耗許多時(shí)間在準(zhǔn)備模擬環(huán)境上。為此，本申請(qǐng)的發(fā)明人研究出一種針對(duì)輸出入引腳的電路模型的提取方法，其可改善已知技術(shù)中的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明眾多的目的之一在于簡(jiǎn)化取得應(yīng)用電路引腳的等效電容值及其驅(qū)動(dòng)能力的流程，其是以靜態(tài)(static)的方式，不需模擬，從而大幅降低人工查考可能造成錯(cuò)誤的機(jī)會(huì)及人力的消耗，其中該應(yīng)用電路可為一集成電路。根據(jù)本發(fā)明的一實(shí)施例，其披露了一種電路模型提取方法，用于代表一應(yīng)用電路的輸出驅(qū)動(dòng)能力。其步驟包括接收一網(wǎng)絡(luò)連線表(netlist)，該網(wǎng)絡(luò)連線表用來(lái)描述該應(yīng)用電路的電路結(jié)構(gòu)，該應(yīng)用電路包含多個(gè)晶體管；在該網(wǎng)絡(luò)連線表中，選擇該應(yīng)用電路的一接口引腳；在該網(wǎng)絡(luò)連線表中，選擇該應(yīng)用電路的一偏壓引腳(biaspin)；在該網(wǎng)絡(luò)連線表中，選取該接口引腳與該偏壓引腳間的至少一路徑；以及根據(jù)該至少一路徑上的所有第一晶體管的寬長(zhǎng)比(width/length ratio)，得到一加總等效寬長(zhǎng)比。為使貴審查員對(duì)于本發(fā)明的結(jié)構(gòu)目的和功效有更進(jìn)一步的了解與認(rèn)同，茲配合圖示范例詳細(xì)說(shuō)明如下。


圖1是本發(fā)明的一優(yōu)選實(shí)施例的示意圖；圖2是本發(fā)明的另一優(yōu)選實(shí)施例的示意圖；圖3A是進(jìn)一步說(shuō)明圖1實(shí)施例的示意圖；圖;3B是進(jìn)一步說(shuō)明圖3A的等效電路的示意圖；圖4是本發(fā)明的另一優(yōu)選實(shí)施例的示意圖；以及圖5是進(jìn)一步說(shuō)明圖4實(shí)施例的示意圖。主要元件符號(hào)說(shuō)明slOl sl05 步驟s201 s204 步驟301a, 301b 輸出引腳302a, 302b 偏壓引腳303a, 303b 接地引腳304a 305a，304b P 型晶體管306a 308a，306b N 型晶體管s401 s404 步驟501 輸入引腳502 負(fù)載電容503 P型晶體管504 N型晶體管
具體實(shí)施例方式圖1是本發(fā)明的一優(yōu)選實(shí)施例的示意圖，涉及一種電路模型提取方法，用于代表一應(yīng)用電路的輸出驅(qū)動(dòng)能力，其包含以下步驟slOl 接收一網(wǎng)絡(luò)連線表(netlist)，該網(wǎng)絡(luò)連線表用來(lái)描述該應(yīng)用電路的電路結(jié)構(gòu)，該應(yīng)用電路包含多個(gè)晶體管；sl02 在該網(wǎng)絡(luò)連線表中，選擇該應(yīng)用電路的一接口引腳；sl03 在該網(wǎng)絡(luò)連線表中，選擇該應(yīng)用電路的一偏壓引腳(biaspin)；sl04 在該網(wǎng)絡(luò)連線表中，選取該接口引腳與該偏壓引腳間的至少一路徑；以及sl05 根據(jù)該至少一路徑上的所有第一晶體管的寬長(zhǎng)比(width/length ratio), 得到一加總等效寬長(zhǎng)比。優(yōu)選地，圖1的方法進(jìn)一步包含以下步驟sl06(未示出)根據(jù)該加總等效寬長(zhǎng)比(width/length ratio)，自一標(biāo)準(zhǔn)元件庫(kù)中的多組等效晶體管中，選取一等效晶體管。優(yōu)選地，該等效晶體管的寬長(zhǎng)比實(shí)質(zhì)上等于或小于該加總等效寬長(zhǎng)比。優(yōu)選地，該偏壓引腳被定義為一電源端口時(shí)，該第一晶體管為一 P型晶體管。優(yōu)選地，該偏壓引腳被定義為一接地端口時(shí)，該第一晶體管為一 N型晶體管。本發(fā)明的另一優(yōu)選實(shí)施例為一種存儲(chǔ)介質(zhì)，其用于存儲(chǔ)一計(jì)算機(jī)程序，該計(jì)算機(jī)程序用以加載于一計(jì)算機(jī)，以使該計(jì)算機(jī)執(zhí)行上述實(shí)施例的電路模型提取方法。圖2是本發(fā)明的另一優(yōu)選實(shí)施例的示意圖，涉及一種電路模型提取方法，用于代表一應(yīng)用電路的輸出驅(qū)動(dòng)能力，其包含以下步驟s201 接收一網(wǎng)絡(luò)連線表，該網(wǎng)絡(luò)連線表用來(lái)描述該應(yīng)用電路的電路結(jié)構(gòu)，該應(yīng)用電路包含多個(gè)晶體管；s202 在該網(wǎng)絡(luò)連線表中，選擇該應(yīng)用電路的一接口引腳、一電源端口、以及一接地端口 ；s203 在該網(wǎng)絡(luò)連線表中，選取該接口引腳與該電源端口間的至少一第一路徑，以及該接口引腳與該接地端口間的至少一第二路徑；以及s204:根據(jù)該至少一第一路徑上的所有第一晶體管的寬長(zhǎng)比，得到一第一加總等效寬長(zhǎng)比，以及根據(jù)該至少一第二路徑上的所有第二晶體管的寬長(zhǎng)比，得到一第二加總等效寬長(zhǎng)比。優(yōu)選地，圖2的方法進(jìn)一步包含以下步驟s205(未示出)根據(jù)該第一加總等效寬長(zhǎng)比和該第二加總等效寬長(zhǎng)比，自一標(biāo)準(zhǔn)元件庫(kù)中的多組緩沖器中，選取一等效緩沖器。優(yōu)選地，該等效緩沖器輸出端的所有第一晶體管的等效寬長(zhǎng)比實(shí)質(zhì)上等于或小于該第一加總等效寬長(zhǎng)比。優(yōu)選地，該等效緩沖器輸出端的所有第二晶體管的等效寬長(zhǎng)比實(shí)質(zhì)上等于或小于該第二加總等效寬長(zhǎng)比。本發(fā)明的另一優(yōu)選實(shí)施例為一種存儲(chǔ)介質(zhì)，其用于存儲(chǔ)一計(jì)算機(jī)程序，該計(jì)算機(jī)程序用以加載于一計(jì)算機(jī)，以使該計(jì)算機(jī)執(zhí)行上述實(shí)施例的電路模型提取方法。為進(jìn)一步說(shuō)明圖1與圖2的實(shí)施例，請(qǐng)參考圖3A，圖3A為一應(yīng)用電路的局部電路圖，其至少包括一輸出引腳301a、一電源端口 30 以及一接地端口 303a ；其中，偏壓引腳 30 與輸出引腳301a之間包括一 P型晶體管30 和一 P型晶體管30 ；而接地引腳303a 與輸出引腳301a之間包括一 N型晶體管306a和兩個(gè)串聯(lián)連接的N型晶體管307a及308a ； 在此將電源端口與接地端口視為偏壓引腳(bias pin)。接著，請(qǐng)參考圖3B，圖;3B為圖3A的等效電路圖，其至少包括一輸出引腳301b、一偏壓引腳302b以及一接地引腳303b ；其中，偏壓引腳302b與輸出引腳301b之間包括一 P 型晶體管304b ；而接地引腳30 與輸出引腳301b之間包括一 N型晶體管306b。此時(shí)，P型晶體管304b即為P型晶體管30 與P型晶體管30 的并聯(lián)，在P型晶體管30 和P型晶體管30 皆為最小長(zhǎng)度(minimum length)時(shí)，P型晶體管304b的等效寬度即為P型晶體管30 和P型晶體管30 等效寬度的二者相加，而晶體管304b的等效長(zhǎng)度即為最小長(zhǎng)度。N型晶體管306b即為N型晶體管307a和307b串聯(lián)連接后再與N型晶體管306a 并聯(lián)所得到的一個(gè)等效的N型晶體管。其中，晶體管的串、并聯(lián)可將其化為具最小長(zhǎng)度的晶體管，根據(jù)各個(gè)晶體管的寬長(zhǎng)比加以運(yùn)算而得到，此為熟悉本領(lǐng)域者的通常知識(shí)，在此不予贅述。而后可再根據(jù)P型晶體管304b的等效寬長(zhǎng)比，自一標(biāo)準(zhǔn)元件庫(kù)中的多組等效晶體管中，選取一 P型等效晶體管來(lái)代表P型晶體管304b，其中該P(yáng)型等效晶體管的等效寬長(zhǎng)比實(shí)質(zhì)上等于或小于P型晶體管304b的等效寬長(zhǎng)比；也可根據(jù)N型晶體管306b的等效寬
6長(zhǎng)比，自一標(biāo)準(zhǔn)元件庫(kù)中的多組N型等效晶體管中，選取一 N型等效晶體管來(lái)代表N型晶體管306b，其中該N型等效晶體管的等效寬長(zhǎng)比實(shí)質(zhì)上等于或小于N型晶體管306b的等效寬長(zhǎng)比；也可根據(jù)P型晶體管304b的等效寬長(zhǎng)比與N型晶體管306b的等效寬長(zhǎng)比，自一標(biāo)準(zhǔn)元件庫(kù)中的多組等效緩沖器中，選取一等效緩沖器來(lái)代表P型晶體管304b與N型晶體管 306b，其中該等效緩沖器輸出端的P型等效晶體管的等效寬長(zhǎng)比實(shí)質(zhì)上等于或小于P型晶體管304b的等效寬長(zhǎng)比，且該等效緩沖器輸出端的N型等效晶體管的等效寬長(zhǎng)比實(shí)質(zhì)上等于或小于N型晶體管306b的等效寬長(zhǎng)比。圖4是本發(fā)明的另一優(yōu)選實(shí)施例的示意圖，用于代表一應(yīng)用電路的輸入電容，其包含以下步驟s401 接收一網(wǎng)絡(luò)連線表，該網(wǎng)絡(luò)連線表用來(lái)描述該應(yīng)用電路的電路結(jié)構(gòu)，該應(yīng)用電路包含多個(gè)晶體管；s402 在該網(wǎng)絡(luò)連線表中選擇該應(yīng)用電路的一接口引腳；s403:計(jì)算與該接口引腳相連的一晶體管的柵極的等效長(zhǎng)度與寬度的乘積的總和；以及s404 將該乘積的總和與一單位電容值相乘來(lái)得到一等效電容值。優(yōu)選地，圖4中的s404 將該乘積的總和與一單位電容值相乘來(lái)得到一等效電容值的步驟進(jìn)一步包含以下步驟s405(未示出)利用該應(yīng)用電路的一元件模型(device model)數(shù)據(jù)來(lái)得到該單位電容值。優(yōu)選地，該單位電容值是在該晶體管導(dǎo)通時(shí)的一導(dǎo)通單位電容值。優(yōu)選地，圖4的方法進(jìn)一步包含以下步驟s406(未示出)將該等效電容值與該接口引腳的一連接電容相加來(lái)得到一等效負(fù)載電容值。本發(fā)明的另一優(yōu)選實(shí)施例為一種存儲(chǔ)介質(zhì)，其用于存儲(chǔ)一計(jì)算機(jī)程序，該計(jì)算機(jī)程序用以加載于一計(jì)算機(jī)，以使該計(jì)算機(jī)執(zhí)行上述實(shí)施例的電路模型提取方法。為更明確說(shuō)明圖4的實(shí)施例，請(qǐng)參考圖5，圖5為另一應(yīng)用電路的局部電路圖，其至少包括一輸入引腳501 ；—等效負(fù)載電容502 ；以及該應(yīng)用電路中柵極相連的元件如一 P型晶體管503和一 N型晶體管504，其中P型晶體管503和N型晶體管504的柵極與輸入引腳501相連。此時(shí)，圖5的電路模型提取方法可依P型晶體管503和N型晶體管504的柵極的長(zhǎng)度及寬度的乘積與晶圓加工廠所提供的晶體管元件模型的單位電容值相乘后得到P 型晶體管503及N型晶體管504的柵極等效電容。之后可再將P型晶體管503及N型晶體管504的柵極等效電容與等效負(fù)載電容502的等效電容相加即可得到一輸入等效電容。在此，該單位電容值可為在該晶體管導(dǎo)通時(shí)的一導(dǎo)通單位電容值，本發(fā)明可為在不考慮偏壓的變動(dòng)下得到的柵極等效電容。以上所述者，僅為本發(fā)明的示例性實(shí)施方式，并不能以其限定本發(fā)明所實(shí)施的范圍。即但凡依本發(fā)明權(quán)利要求書(shū)所作的均等變化與修飾，皆應(yīng)仍屬于本發(fā)明專(zhuān)利涵蓋的范圍內(nèi)，謹(jǐn)請(qǐng)貴審查委員明鑒，并祈惠準(zhǔn)，是所至禱。
權(quán)利要求
1.一種電路模型提取方法，用于代表一應(yīng)用電路的輸出驅(qū)動(dòng)能力，包含接收一網(wǎng)絡(luò)連線表，所述網(wǎng)絡(luò)連線表用來(lái)描述所述應(yīng)用電路的電路結(jié)構(gòu)，所述應(yīng)用電路包含多個(gè)晶體管；在所述網(wǎng)絡(luò)連線表中，選擇所述應(yīng)用電路的一接口引腳；在所述網(wǎng)絡(luò)連線表中，選擇所述應(yīng)用電路的一偏壓引腳；在所述網(wǎng)絡(luò)連線表中，選取所述接口引腳與所述偏壓引腳間的至少一路徑；以及根據(jù)所述至少一路徑上的所有第一晶體管的寬長(zhǎng)比，得到一加總等效寬長(zhǎng)比。
2.根據(jù)權(quán)利要求1的電路模型提取方法，還包含根據(jù)所述加總等效寬長(zhǎng)比，自一標(biāo)準(zhǔn)元件庫(kù)中的多組等效晶體管中，選取一等效晶體管。
3.根據(jù)權(quán)利要求2的電路模型提取方法，其中，所述等效晶體管的寬長(zhǎng)比實(shí)質(zhì)上等于所述加總等效寬長(zhǎng)比。
4.根據(jù)權(quán)利要求2的電路模型提取方法，其中，所述等效晶體管的寬長(zhǎng)比小于所述加總等效寬長(zhǎng)比。
5.根據(jù)權(quán)利要求1的電路模型提取方法，其中，所述偏壓引腳被定義為一電源端口時(shí)， 所述第一晶體管為一 P型晶體管。
6.根據(jù)權(quán)利要求1的電路模型提取方法，其中，所述偏壓引腳被定義為一接地端口時(shí)， 所述第一晶體管為一 N型晶體管。
7.一種電路模型提取方法，其用以代表一應(yīng)用電路模型的輸出驅(qū)動(dòng)能力，包含 接收一網(wǎng)絡(luò)連線表，所述網(wǎng)絡(luò)連線表用來(lái)描述所述應(yīng)用電路的電路結(jié)構(gòu)，所述應(yīng)用電路包含多個(gè)晶體管；在所述網(wǎng)絡(luò)連線表中，選擇所述應(yīng)用電路的一接口引腳、一電源端口、以及一接地端Π ；在所述網(wǎng)絡(luò)連線表中，選取所述接口引腳與所述電源端口間的至少一第一路徑，以及所述接口引腳與所述接地端口間的至少一第二路徑；以及根據(jù)所述至少一第一路徑上的所有第一晶體管的寬長(zhǎng)比，得到一第一加總等效寬長(zhǎng)比，以及根據(jù)所述至少一第二路徑上的所有第二晶體管的寬長(zhǎng)比，得到一第二加總等效寬 "^匕匕。
8.根據(jù)權(quán)利要求7的電路模型提取方法，還包含根據(jù)所述第一加總等效寬長(zhǎng)比以及所述第二加總等效寬長(zhǎng)比，自一標(biāo)準(zhǔn)元件庫(kù)中的多組緩沖器中，選取一等效緩沖器。
9.根據(jù)權(quán)利要求8的電路模型提取方法，其中，所述等效緩沖器輸出端的所有第一晶體管的等效寬長(zhǎng)比小于所述第一加總等效寬長(zhǎng)比。
10.根據(jù)權(quán)利要求8的電路模型提取方法，其中，所述等效緩沖器輸出端的所有第二晶體管的等效寬長(zhǎng)比小于所述第二加總等效寬長(zhǎng)比。
11.一種電路模型提取方法，用于代表一應(yīng)用電路的輸入電容，包含接收一網(wǎng)絡(luò)連線表，所述網(wǎng)絡(luò)連線表用來(lái)描述所述應(yīng)用電路的電路結(jié)構(gòu)，所述應(yīng)用電路包含多個(gè)晶體管；在所述網(wǎng)絡(luò)連線表中選擇所述應(yīng)用電路的一接口引腳；計(jì)算與所述接口引腳相連的一晶體管的柵極的等效長(zhǎng)度與寬度的乘積的總和；以及將所述乘積的總和與一單位電容值相乘來(lái)得到一等效電容值。
12.根據(jù)權(quán)利要求11的電路模型提取方法，其中，將所述乘積的總和與一單位電容值相乘來(lái)得到一等效電容值的步驟還包含利用所述應(yīng)用電路的一元件模型數(shù)據(jù)來(lái)得到所述單位電容值。
13.根據(jù)權(quán)利要求11的電路模型提取方法，其中，所述單位電容值是在所述晶體管導(dǎo)通時(shí)的一導(dǎo)通單位電容值。
14.根據(jù)權(quán)利要求11的電路模型提取方法，還包含將所述等效電容值與所述接口引腳的一連接電容相加來(lái)得到一等效負(fù)載電容值。
全文摘要
本發(fā)明涉及一種電路模型提取方法，用于代表一應(yīng)用電路的接口引腳的輸出驅(qū)動(dòng)能力及該應(yīng)用電路的接口引腳的輸入電容。
文檔編號(hào)G06F17/50GK102446232SQ20101050447
公開(kāi)日2012年5月9日 申請(qǐng)日期2010年10月11日 優(yōu)先權(quán)日2010年10月11日
發(fā)明者李孟蓉, 羅幼嵐, 高淑怡 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司