專利名稱：接口ic和包括接口ic的存儲卡的制作方法
技術領域：
本發(fā)明涉及一種接口 IC和包括接口 IC的存儲卡。
背景技術：
具有內置閃速存儲器的存儲卡被廣泛地用作在便攜式游戲機、數(shù)碼照相機、IC記 錄器、蜂窩電話等等中使用的存儲介質。圖5是示出典型的接觸型存儲卡的內部結構的平 面圖。圖5中所示的存儲卡包括印制電路板1 ；閃速存儲器2，該閃速存儲器2存儲數(shù) 據(jù)；數(shù)據(jù)插腳3，該數(shù)據(jù)插腳是用于數(shù)據(jù)傳輸?shù)耐獠慷俗?；電源插腳4a，該電源插腳4a連接 到電源；接地插腳4b，該接地插腳4b連接到地；以及布線5。在圖5中的存儲卡中，通過數(shù) 據(jù)插腳3將數(shù)據(jù)傳輸?shù)狡渲胁迦氪鎯ǖ闹鲉卧?。在使用此?shù)據(jù)插腳的接觸型存儲卡中，可能會發(fā)生接觸故障。在這點上，日本未經(jīng) 審查的專利申請公開No. 8-147079公布使用線圈的磁耦合來替代數(shù)據(jù)插腳的非接觸型存 儲卡。作為現(xiàn)有技術，日本未經(jīng)審查的專利申請公開No. 2008-283172公布了一種用于 在其中IC與天線集成的RFID(射頻識別)的半導體器件。此外，日本未經(jīng)審查的專利申請 公開No. 2000-215681公布了具有擾碼裝置的掩模R0M(只讀存儲器)。

發(fā)明內容
本發(fā)明人已經(jīng)發(fā)現(xiàn)下述問題。在如圖5中所示的接觸型存儲卡中，例如，通過使探 針與數(shù)據(jù)插腳3相接觸，可以容易地讀出被存儲在閃速存儲器2中的數(shù)據(jù)。這可能造成如 下的問題，例如，即使被用于便攜式游戲機的游戲軟件被加密并且被存儲在存儲卡中，通過 所謂的黑客等等就能容易地將其破譯和讀出。簡言之，該種游戲軟件具有較低的防篡改性。 此外，圖5中所示的接觸型存儲卡是由商用部件組成。因此，能夠容易地進行被破譯的游戲 軟件的非法拷貝(所謂的“盜版”)。本發(fā)明的第一示例性方面是存儲卡，包括存儲器，該存儲器存儲數(shù)據(jù)；驅動器，該驅動器調制被存儲在存儲器中的數(shù)據(jù)；至少一個發(fā)射機，該至少一個發(fā)射機將通過驅動器調制的數(shù)據(jù)發(fā)射到被設置在外 部主單元中的接收機；以及IC芯片，該IC芯片具有被形成在其中的所述驅動器和所述發(fā)射機。本發(fā)明的第二示例性方面是接口 IC，該接口 IC被設置在存儲卡中，以便將來自于存儲卡的數(shù)據(jù)發(fā)射到其中插入了存儲卡的主單元，該接口 IC包括驅動器，該驅動器調制被存儲在存儲卡的存儲器中的數(shù)據(jù)；和至少一個發(fā)射機，該至少一個發(fā)射機將通過驅動器調制的數(shù)據(jù)發(fā)射到被設置在主 單元中的接收機，該驅動器和發(fā)射機被設置在單個IC芯片中。在本發(fā)明的示例性方面，驅動器和發(fā)射機被設置在單個IC芯片中。這能夠增加防 篡改性，并且防止非法拷貝。根據(jù)本發(fā)明的示例性方面，能夠提供一種能夠增加防篡改性，并且防止非法拷貝 的存儲卡。


結合附圖，根據(jù)某些示例性實施例的以下描述，以上和其它示例性方面、優(yōu)點和特 征將更加明顯，其中圖IA是示出根據(jù)第一示例性實施例的存儲卡的內部結構的平面圖；圖IB是接口 IC 106的截面圖；圖2是根據(jù)第一示例性實施例的存儲卡的變型的內部結構的平面圖；圖3是示出根據(jù)第一示例性實施例的存儲卡的另一變型的內部結構的平面圖；圖4是示出根據(jù)第二示例性實施例的存儲卡的內部結構的平面圖；以及圖5是示出典型的接觸型存儲卡的內部結構的平面圖。
具體實施例方式下面將會參考附圖詳細地描述本發(fā)明的示例性實施例。注意，本發(fā)明不限于下面 描述的示例性實施例。為了使得解釋變得清楚，適當?shù)睾喕旅娴拿枋龊透綀D。[第一示例性實施例]圖IA是示出根據(jù)本發(fā)明的第一示例性實施例的存儲卡的內部結構的平面圖。例 如，圖IA中所示的存儲卡100是存儲用于便攜式游戲機的游戲軟件的存儲卡。圖IA中所 示的存儲卡100包括印制電路板101、閃速存儲器102、電源插腳104a、接地插腳104b、布線 105、接口 IC 106、時鐘接收線圈107a、數(shù)據(jù)發(fā)射線圈107b、驅動器108、以及總線109。另一方面，例如，對應于便攜式游戲機的主單元10包括電源插腳14a、接地插腳 14b、布線15、接口 IC 16、時鐘發(fā)射線圈17a、數(shù)據(jù)接收線圈17b、接收機18、以及總線19。 閃速存儲器102是被設置在印制電路板101上的獨立的IC芯片。例如，閃速存儲 器102存儲用于便攜式游戲機的游戲軟件。例如，用于連接到電源的電源插腳104a和用于連接到地的接地插腳104b是由銅 合金組成的金屬端子。電源插腳104a和接地插腳104b被設置在印制電路板101上。當存 儲卡100被插入到主單元10時，電源插腳104a和接地插腳104b分別接觸并且電氣地連接 到主單元10的電源插腳14a和接地插腳14b。因此，電源電壓VDD和接地電壓GND通過主 單元10分別被施加給電源插腳104a和接地插腳104b。在這里，可以提供用于電源/接地連接的線圈，以替代電源插腳104a和接地插腳 104b。然而，電源插腳104a和接地插腳104b的使用提供更加穩(wěn)定的電壓。接口 IC 106是被設置在印制電路板101上的獨立的IC芯片。電源電壓VDD和接地電壓GND通過被形成在印制電路板101上的布線105而被施加給接口 IC 106。在接口 IC 106上，時鐘接收線圈107a、數(shù)據(jù)發(fā)射線圈107b、以及驅動器108被形成。時 鐘接收線圈107a和數(shù)據(jù)發(fā)射線圈107b是由被形成在接口 IC106的表面上的螺 旋布線圖案組成。當存儲卡100被插入到主單元10中時，時鐘接收線圈107a和數(shù)據(jù)發(fā)射線 圈107b以非接觸的方式分別磁性連接到距離大約3mm遠的主單元10的時鐘發(fā)射線圈17a 和數(shù)據(jù)接收線圈17b。注意，如果在沒有同步時鐘時執(zhí)行數(shù)據(jù)傳輸，那么沒有必要設置時鐘 接收線圈107a。時鐘接收線圈107a接收來自于主單元10的時鐘。同時，被存儲在閃速存儲器102 中的數(shù)據(jù)通過數(shù)據(jù)發(fā)射線圈107b和數(shù)據(jù)接收線圈17b被發(fā)射到主單元10。注意，通過數(shù) 據(jù)接收線圈17b接收到的數(shù)據(jù)被解調，并且通過被形成在主單元10的接口 IC 16上的接收 機18進行串/并行轉換。然后，數(shù)據(jù)通過總線19被存儲到主單元10的RAM(隨機存取存 儲器)。RAM沒有被示出。驅動器108是被形成在接口 IC 106上的驅動電路。驅動器108通過被形成在印 制電路板101上的總線109接收被存儲在閃速存儲器102上的并行數(shù)據(jù)。然后，驅動器108 根據(jù)通過時鐘接收線圈107a接收到的時鐘來并行/串行轉換和調制從閃速存儲器102接 收到的數(shù)據(jù)，并且將數(shù)據(jù)發(fā)射到數(shù)據(jù)發(fā)射線圈107b。圖IB是沿著圖IA的線IB-IB截取的接口 IC 106的截面圖。圖IB的右側示出在 其中時鐘接收線圈107a和數(shù)據(jù)發(fā)射線圈107b被形成的線圈形成區(qū)域。圖IB的左側示出 在其中驅動器108被形成的驅動器形成區(qū)域。如圖IB中所示，接口 IC 106具有層結構，該 層結構包括例如由硅組成的半導體襯底51、布線多層52、以及表面絕緣膜53。在驅動器形成區(qū)域中，組成驅動器108的MOS晶體管被形成。MOS晶體管具有被形 成在半導體襯底51中的兩個擴散區(qū)域(源極區(qū)域和漏極區(qū)域)DL，和被形成在兩個擴散區(qū) 域DL之間的半導體襯底51上的柵電極GE。例如，柵電極GE是由多晶硅層組成。兩個擴散 區(qū)域DL通過接觸CTl分別連接到布線WL1。隔離層IL被形成在MOS晶體管的周圍。在驅 動器形成區(qū)域的一端，表面絕緣膜53被移除，并且數(shù)據(jù)輸入端子DIN被形成在布線多層52 的最上層中。在線圈形成區(qū)域中，時鐘接收線圈107a和數(shù)據(jù)發(fā)射線圈107b被形成在布線多層 52的最上層中。在圖IB中示出數(shù)據(jù)發(fā)射線圈107b。具有螺旋形狀的數(shù)據(jù)發(fā)射線圈107b 的兩端分別通過接觸CT2連接到布線WL2。根據(jù)第一示例性實施例的存儲卡100防止被存儲在其中的數(shù)據(jù)被容易地非法破 譯，并且比接觸型的存儲卡具有更加優(yōu)秀的防篡改性，因為存儲卡100是具有數(shù)據(jù)發(fā)射線 圈107b的非接觸型存儲卡。此外，在其中形成數(shù)據(jù)發(fā)射線圈107b的接口 IC 106是存儲卡 100的專用部件。這使得很難復制被存儲在存儲卡100中的數(shù)據(jù)并且能夠防止進行非法拷 貝。圖2是示出根據(jù)第一示例性實施例的存儲卡的變型的內部結構的平面圖。如圖2 中所示，可以設置多個數(shù)據(jù)發(fā)射線圈107b。此外，如圖2中所示，通過使用兩個數(shù)據(jù)發(fā)射線 圈107b來交替地或者隨機地發(fā)射數(shù)據(jù)，能夠增加防篡改性。注意，數(shù)據(jù)發(fā)射線圈107b的尺 寸可以不同于時鐘接收線圈107a的尺寸。具體地，數(shù)據(jù)發(fā)射線圈107b可以小于時鐘接收 線圈107a。
圖3是示出根據(jù)第一示例性實施例的存儲卡的另一變型的內部結構的平面圖。如 圖3中所示，閃速存儲器102、數(shù)據(jù)發(fā)射線圈107b、時鐘接收線圈107a、以及驅動器108可以 被形成在接口 IC 106上。換言之，圖IA中所示的接口 IC 106和閃速存儲器102可以被形 成在單個IC芯片上。這使得很難復制被存儲在存儲卡100中的數(shù)據(jù)，并且使能夠防止進行 非法拷貝。此外，如圖3中所示，數(shù)據(jù)發(fā)射線圈107b和時鐘接收線圈107a可以被形成在驅動 器108上。此構造允許減少尺寸。[第二示例性實施例]接下來，在下文中參考圖4描述本發(fā)明的第二示例性實施例。圖4是示出根據(jù)第 二示例性實施例的存儲卡的內部結構的平面圖。如圖4中所示，根據(jù)第二示例性實施例的 存儲卡200具有被設置在圖IA中所示的根據(jù)第一示例性實施例的存儲卡100中的閃速存 儲器102和驅動器108之間的MCU 110。其它的結構與第一示例性實施例中的相類似，并且 因此將會省略其描述。MCU (存儲器控制單元)110是控制閃速存儲器102的控制電路。MCU 110被形成 在接口 IC 106上。MCU 110通過總線109接收被存儲在閃速存儲器102中的并行數(shù)據(jù)。然 后，MCU 110根據(jù)通過時鐘接收線圈107a接收到的時鐘加密從閃速存儲器102接收到的數(shù) 據(jù)，并且將數(shù)據(jù)發(fā)射到驅動器。簡言之，根據(jù)第二示例性實施例的MCU 110具有像加密電路 的功能。這進一步提高防篡改性。 注意，使用天線線圈的極短距離無線電通信或者電容器耦合(靜電耦合)可以被 用于替代線圈耦合(磁耦合)。在這里，磁耦合中的信號傳輸距離大約是1至3mm。另一方 面，極短距離無線電通信中的信號傳輸距離大約是10mm。因此，磁耦合具有少的傳輸錯誤。 此外，磁耦合防止數(shù)據(jù)被截取，并且具有更加優(yōu)良的防篡改性。雖然已經(jīng)按照若干示例性實施例描述了本發(fā)明，但是本領域的技術人員將理解， 可以以所附的權利要求的精神和范圍內的各種修改實踐本發(fā)明，并且本發(fā)明并不限于上述 的示例。此外，權利要求的范圍不受到上述的示例性實施例的限制。此外，應當注意的是，申請人意在涵蓋所有權利要求要素的等同形式，即使在后期 的審查過程中對權利要求進行過修改亦是如此。
權利要求
1.一種存儲卡，包括存儲器，所述存儲器存儲數(shù)據(jù)；驅動器，所述驅動器調制被存儲在所述存儲器中的數(shù)據(jù)；至少一個發(fā)射機，所述至少一個發(fā)射機將通過所述驅動器調制的數(shù)據(jù)發(fā)射到被設置在 外部主單元中的接收機；以及IC芯片，所述IC芯片具有被形成在其中的所述驅動器和所述發(fā)射機。
2.根據(jù)權利要求1所述的存儲卡，其中，所述發(fā)射機是線圈。
3.根據(jù)權利要求1所述的存儲卡，其中，所述至少一個發(fā)射機是多個發(fā)射機。
4.根據(jù)權利要求1所述的存儲卡，進一步包括時鐘接收機，所述時鐘接收機接收來自 于所述外部主單元的時鐘信號。
5.根據(jù)權利要求1所述的存儲卡，進一步包括加密電路，所述加密電路加密被存儲在 所述存儲器中的數(shù)據(jù)，并且將所加密的數(shù)據(jù)發(fā)射到所述驅動器。
6.根據(jù)權利要求5所述的存儲卡，其中，所述加密電路被設置在所述IC芯片中。
7.根據(jù)權利要求1所述的存儲卡，其中，所述存儲器被設置在所述IC芯片中。
8.一種接口 IC，所述接口 IC被設置在存儲卡中，以便將來自于所述存儲卡的數(shù)據(jù)發(fā)射 到其中插入了所述存儲卡的主單元，所述接口 IC包括驅動器，所述驅動器調制被存儲在所述存儲卡的存儲器中的數(shù)據(jù)；和至少一個發(fā)射機，所述至少一個發(fā)射機將通過所述驅動器調制的數(shù)據(jù)發(fā)射到被設置在 所述主單元中的接收機，其中，所述驅動器和所述發(fā)射機被設置在單個IC芯片中。
9.根據(jù)權利要求8所述的接口IC，其中，所述發(fā)射機是線圈。
10.根據(jù)權利要求8所述的接口IC，其中，所述至少一個發(fā)射機是多個發(fā)射機。
11.根據(jù)權利要求8所述的接口IC，進一步包括時鐘接收機，所述時鐘接收機接收來自 于所述主單元的時鐘信號并且被設置在所述IC芯片中。
全文摘要
本發(fā)明涉及接口IC和包括接口IC的存儲卡。本發(fā)明的示例性方面是存儲卡，包括存儲器，該存儲器存儲數(shù)據(jù)；驅動器，該驅動器調制被存儲在存儲器中的數(shù)據(jù)；發(fā)射機，該發(fā)射機將通過驅動器調制的數(shù)據(jù)發(fā)射到被設置在外部主單元中的接收機；以及IC芯片，該IC芯片具有被形成在其中的驅動器和發(fā)射機。
文檔編號G06K19/077GK102043979SQ20101051337
公開日2011年5月4日 申請日期2010年10月15日 優(yōu)先權日2009年10月15日
發(fā)明者中柴康隆, 中田茂治, 岡田光司, 大窪宏明, 香川修一 申請人:瑞薩電子株式會社