專利名稱：計(jì)算機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種計(jì)算機(jī)系統(tǒng)，尤其涉及一種具有錯(cuò)誤檢測電路的計(jì)算機(jī)系統(tǒng)。
背景技術(shù)：
在早期的處理器(processor)設(shè)計(jì)中，Intel公司將機(jī)器檢查錯(cuò)誤(Machine Check Error)信號MCERR#與內(nèi)部錯(cuò)誤(Internal Error)信號IERR#分別通過不同接腳輸出。機(jī)器檢查錯(cuò)誤信號MCERR#*表明系統(tǒng)發(fā)生機(jī)器檢查異常(Machine Check Exception) 0 其中，機(jī)器檢查異常機(jī)制在檢測到系統(tǒng)故障時(shí)，會通知作業(yè)系統(tǒng)的內(nèi)核(kernel)，以便于內(nèi)核采取相應(yīng)的措施，例如屏蔽發(fā)生錯(cuò)誤的元件(例如存儲器)。內(nèi)部錯(cuò)誤信號記1 #則用來表明系統(tǒng)硬件發(fā)生了不可恢復(fù)的嚴(yán)重錯(cuò)誤，此時(shí)內(nèi)核已經(jīng)無法繼續(xù)執(zhí)行程序，進(jìn)而呈現(xiàn)系統(tǒng)中止(hang-up)狀態(tài)。并且，當(dāng)發(fā)生內(nèi)部錯(cuò)誤信號記1 #時(shí)，處理器將進(jìn)入關(guān)機(jī) (shut-down)狀態(tài)。在新一代的處理器(processor)設(shè)計(jì)中，例如Intel公司出產(chǎn)的Xeon processor 5500 系列(Nehalem-EP)、Xeon processor 5600 系列與 Westmere-EP processor,貝丨J將機(jī)器檢查錯(cuò)誤信號MCERR#與內(nèi)部錯(cuò)誤信號IERR#的功能整合為一致命錯(cuò)誤(Catastrophic Error)信號CATERR#。而致命錯(cuò)誤信號CATERR#無法通過傳統(tǒng)基板管理控制器(BMC)或基本輸入輸出系統(tǒng)(BIOS)來進(jìn)行對應(yīng)的處理，因此需要一種處理致命錯(cuò)誤信號CATERR#并使系統(tǒng)重新正常運(yùn)作的電路。

發(fā)明內(nèi)容
本發(fā)明提供一種信號處理電路，可依據(jù)致命錯(cuò)誤信號產(chǎn)生內(nèi)部錯(cuò)誤重置信號或裝置錯(cuò)誤重置信號。本發(fā)明提出一種計(jì)算機(jī)系統(tǒng)，包括第一處理器、錯(cuò)誤檢測電路及南橋芯片。第一處理器輸出第一致命錯(cuò)誤信號。錯(cuò)誤檢測電路耦接第一處理器，以接收第一致命錯(cuò)誤信號。 錯(cuò)誤檢測電路在第一致命錯(cuò)誤信號切換為第一準(zhǔn)位且維持超過第一預(yù)設(shè)時(shí)間時(shí)，輸出一內(nèi)部錯(cuò)誤重置信號。錯(cuò)誤檢測電路在第一致命錯(cuò)誤信號切換為第一準(zhǔn)位且經(jīng)過第二預(yù)設(shè)時(shí)間時(shí)，輸出一裝置錯(cuò)誤重置信號。其中，第二預(yù)設(shè)時(shí)間遠(yuǎn)大于第一預(yù)設(shè)時(shí)間。南橋芯片耦接錯(cuò)誤檢測電路，并依據(jù)內(nèi)部錯(cuò)誤重置信號或裝置錯(cuò)誤重置信號重啟計(jì)算機(jī)系統(tǒng)。在本發(fā)明的一實(shí)施例中，當(dāng)南橋芯片依據(jù)內(nèi)部錯(cuò)誤重置信號或裝置錯(cuò)誤重置信號重啟計(jì)算機(jī)系統(tǒng)時(shí)，致能系統(tǒng)重置信號。在本發(fā)明的一實(shí)施例中，計(jì)算機(jī)系統(tǒng)更包括一基板管理控制器，且錯(cuò)誤檢測電路將第一致命錯(cuò)誤信號切換為第一準(zhǔn)位輸出第一致命錯(cuò)誤參考信號至基板管理控制器，而基板管理控制器依據(jù)第一致命錯(cuò)誤參考信號將致命錯(cuò)誤事件記錄在日志檔中。在本發(fā)明的一實(shí)施例中，上述的錯(cuò)誤檢測電路包括第一內(nèi)部錯(cuò)誤檢測單元及第一裝置錯(cuò)誤檢測單元。第一內(nèi)部錯(cuò)誤檢測單元耦接第一處理器以接收第一致命錯(cuò)誤信號。第一內(nèi)部錯(cuò)誤檢測單元在第一致命錯(cuò)誤信號切換為第一準(zhǔn)位且維持超過第一預(yù)設(shè)時(shí)間時(shí)，輸
4出內(nèi)部錯(cuò)誤重置信號。第一裝置錯(cuò)誤檢測單元耦接第一處理器以接收第一致命錯(cuò)誤信號， 第一裝置錯(cuò)誤檢測單元在第一致命錯(cuò)誤信號切換為第一準(zhǔn)位且經(jīng)過第二預(yù)設(shè)時(shí)間時(shí)，輸出裝置錯(cuò)誤重置信號。并且，第一裝置錯(cuò)誤檢測單元在第一致命錯(cuò)誤信號切換為第一準(zhǔn)位時(shí)輸出第一致命錯(cuò)誤參考信號。在本發(fā)明的一實(shí)施例中，上述的第一內(nèi)部錯(cuò)誤檢測單元包括第一反相器、第一濾波器及第二反相器。第一反相器的輸入端耦接第一處理器以接收第一致命錯(cuò)誤信號。第一濾波器的輸入端耦接第一反相器的輸出端。當(dāng)?shù)谝粸V波器的輸入端的電壓準(zhǔn)位為一第二準(zhǔn)位且維持超過第一預(yù)設(shè)時(shí)間時(shí)，切換第一濾波器的輸出端的電壓準(zhǔn)位為第二準(zhǔn)位。第二反相器的輸入端耦接第一濾波器的輸出端，第二反相器的輸出端輸出內(nèi)部錯(cuò)誤重置信號。在本發(fā)明的一實(shí)施例中，上述的第一濾波器在其輸入端的電壓準(zhǔn)位為第二準(zhǔn)位時(shí)，依據(jù)第一時(shí)脈信號進(jìn)行計(jì)數(shù)，并且在計(jì)數(shù)結(jié)果大于第一預(yù)設(shè)時(shí)間時(shí)，第一濾波器切換其輸出端的電壓準(zhǔn)位為第二準(zhǔn)位。在本發(fā)明的一實(shí)施例中，上述的第一裝置錯(cuò)誤檢測單元包括觸發(fā)器、第二濾波器及第三反相器。觸發(fā)器具有第一輸入端、第二輸入端、第一輸出端及第二輸出端。觸發(fā)器的第一輸入端耦接第一處理器以接收第一致命錯(cuò)誤信號，觸發(fā)器的第二輸入端耦接系統(tǒng)重置信號，觸發(fā)器的第二輸出端耦接基板管理控制器以輸出第一致命錯(cuò)誤參考信號。第二濾波器的輸入端耦接觸發(fā)器的第一輸出端，當(dāng)?shù)诙V波器的輸入端的電壓準(zhǔn)位為第二準(zhǔn)位且維持超過第二預(yù)設(shè)時(shí)間時(shí)，切換第二濾波器的輸出端的電壓準(zhǔn)位為第二準(zhǔn)位。第三反相器的輸入端耦接第二濾波器的輸出端，第三反相器的輸出端輸出裝置錯(cuò)誤重置信號。在本發(fā)明的一實(shí)施例中，上述的第二濾波器在其輸入端的電壓準(zhǔn)位為第二準(zhǔn)位時(shí)，依據(jù)第二時(shí)脈信號進(jìn)行計(jì)數(shù)，并且在計(jì)數(shù)結(jié)果大于第二預(yù)設(shè)時(shí)間時(shí)，第二濾波器切換其輸出端的電壓準(zhǔn)位為第二準(zhǔn)位。在本發(fā)明的一實(shí)施例中，計(jì)算機(jī)系統(tǒng)更包括至少一第二處理器，用以輸出至少一第二致命錯(cuò)誤信號。錯(cuò)誤檢測電路更耦接上述第二處理器，以接收上述第二致命錯(cuò)誤信號。 錯(cuò)誤檢測電路在第一致命錯(cuò)誤信號及上述第二致命錯(cuò)信號的其中之一切換為第一準(zhǔn)位且維持超過第一預(yù)設(shè)時(shí)間時(shí)，輸出內(nèi)部錯(cuò)誤重置信號。錯(cuò)誤檢測電路在第一致命錯(cuò)誤信號及上述第二致命錯(cuò)信號的其中之一切換為第一準(zhǔn)位且經(jīng)過第二預(yù)設(shè)時(shí)間時(shí)，輸出裝置錯(cuò)誤重置信號。在本發(fā)明的一實(shí)施例中，上述的南橋芯片更耦接第一處理器，并且在第一致命錯(cuò)誤信號切換為第一準(zhǔn)位且維持超過第一預(yù)設(shè)時(shí)間時(shí)，致能系統(tǒng)重置信號以使計(jì)算機(jī)系統(tǒng)重
啟ο基于上述，本發(fā)明的計(jì)算機(jī)系統(tǒng)，其錯(cuò)誤檢測電路可依據(jù)所接收的第一致命錯(cuò)誤信號或第二致命錯(cuò)誤信號產(chǎn)生內(nèi)部錯(cuò)誤重置信號或裝置錯(cuò)誤重置信號。由此，可在致命錯(cuò)誤信號為內(nèi)部錯(cuò)誤信號的情況下立即重啟計(jì)算機(jī)系統(tǒng)，或者在致命錯(cuò)誤信號為裝置錯(cuò)誤信號且經(jīng)過一第二預(yù)設(shè)時(shí)間后重啟計(jì)算機(jī)系統(tǒng)。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說明如下。


圖1為依據(jù)本發(fā)明一實(shí)施例的計(jì)算機(jī)系統(tǒng)的系統(tǒng)方塊示意圖。圖2為圖1依據(jù)本發(fā)明一實(shí)施例的信號處理電路的電路示意圖。圖3為依據(jù)本發(fā)明另一實(shí)施例的計(jì)算機(jī)系統(tǒng)的系統(tǒng)方塊示意圖。圖4為圖3依據(jù)本發(fā)明一實(shí)施例的信號處理電路的電路示意圖。主要附圖標(biāo)記說明10、10，計(jì)算機(jī)系統(tǒng)；11:基板管理控制器；13:南橋芯片；15_1 第一處理器；15_2 第二處理器；100、100’ 錯(cuò)誤檢測電路； 110 第一內(nèi)部錯(cuò)誤檢測單元；120 第一裝置錯(cuò)誤檢測單元； 210、410 第一濾波器；220、420 第二濾波器；310_1 第二內(nèi)部錯(cuò)誤檢測單元；320_1 第二裝置錯(cuò)誤檢測單元； 330 邏輯運(yùn)算單元；Al:第一與門；A2:第二與門；A1A、A2A 第一輸入端；A1B、A2B 第二輸入端；CATERR_1 第一致命錯(cuò)誤信號； CATERR_2 第二致命錯(cuò)誤信號；CATERR_REF_1 CATERR_REF_2 第一致命錯(cuò)誤參考信號；第二致命錯(cuò)誤參考信號；CLK1、CLK2 時(shí)脈信號；FF1、FF2 =RS 觸發(fā)器；IERR_REF_1 IERR_REF_2 第一內(nèi)部錯(cuò)誤參考信號；第二內(nèi)部錯(cuò)誤參考信號；IERR_RST 內(nèi)部錯(cuò)誤重置信號；MCERR_RST 裝置錯(cuò)誤重置信號；MCERR_REF_1 MCERR_REF_2 第一裝置錯(cuò)誤參考信號；第二裝置錯(cuò)誤參考信號；N1、N4:第一反相器；N2、N5:第二反相器；N3、N6:第三反相器；SRST 系統(tǒng)重置信號。
具體實(shí)施例方式圖1為依據(jù)本發(fā)明一實(shí)施例的計(jì)算機(jī)系統(tǒng)的系統(tǒng)方塊示意圖。請參照圖1，計(jì)算機(jī)系統(tǒng)10包括基板管理控制器11、南橋芯片13、第一處理器15_1及錯(cuò)誤檢測電路100。錯(cuò)誤檢測電路100耦接在基板管理控制器11、南橋芯片13與第一處理器15_1之間，以接收第一處理器15_1所輸出的第一致命錯(cuò)誤信號CATERR_1，并依據(jù)第一致命錯(cuò)誤信號CATERR_1輸出第一致命錯(cuò)誤參考信號CATERR_REF_1以及內(nèi)部錯(cuò)誤重置信號IERR_RST或裝置錯(cuò)誤重置信號 MCERR_RST。錯(cuò)誤檢測電路100在第一致命錯(cuò)誤參考信號CATERR_REF_1切換為低準(zhǔn)位(即第一準(zhǔn)位)時(shí)輸出第一致命錯(cuò)誤參考信號CATERR_REF_1至基板管理控制器11，而基板管理控制器11依據(jù)第一致命錯(cuò)誤參考信號CATERR_REF_1將致命錯(cuò)誤事件記錄在日志檔(Log) 中。錯(cuò)誤檢測電路100在第一致命錯(cuò)誤信號CATERR_1切換為低準(zhǔn)位且維持超過120納秒 (即第一預(yù)設(shè)時(shí)間)時(shí)輸出內(nèi)部錯(cuò)誤重置信號IERR_RST至南橋芯片13，并且錯(cuò)誤檢測電路 100在第一致命錯(cuò)誤信號CATERR_1切換為低準(zhǔn)位且經(jīng)過2秒(即第二預(yù)設(shè)時(shí)間)時(shí)輸出裝置錯(cuò)誤重置信號MCERR_RST至南橋芯片13。南橋芯片13依據(jù)內(nèi)部錯(cuò)誤重置信號IERR_RST或裝置錯(cuò)誤重置信號MCERR_RST 致能系統(tǒng)重置信號SRST以重啟計(jì)算機(jī)系統(tǒng)10，進(jìn)而致使計(jì)算機(jī)系統(tǒng)10進(jìn)行暖開機(jī)(warm reboot)或冷開機(jī)(cold reboot)。此外，南橋芯片13更耦接第一處理器15_1以接收第一致命錯(cuò)誤信號CATERR_1，并且南橋芯片13在第一致命錯(cuò)誤信號CATERR_1切換為低準(zhǔn)位且維持超過120納秒時(shí)致能系統(tǒng)重置信號SRST以重啟計(jì)算機(jī)系統(tǒng)10。進(jìn)一步來說，錯(cuò)誤檢測電路100包括第一內(nèi)部錯(cuò)誤檢測單元110及第一裝置錯(cuò)誤檢測單元120。第一內(nèi)部錯(cuò)誤檢測單元110及第一裝置錯(cuò)誤檢測單元120耦接第一處理器 15_1以接收第一致命錯(cuò)誤信號CATERR_1。第一內(nèi)部錯(cuò)誤檢測單元110在第一致命錯(cuò)誤信號CATERR_1切換為低準(zhǔn)位且維持超過120納秒時(shí)輸出內(nèi)部錯(cuò)誤重置信號IERR_RST。第一裝置錯(cuò)誤檢測單元120在第一致命錯(cuò)誤信號CATERR_1切換為低準(zhǔn)位時(shí)輸出第一致命錯(cuò)誤參考信號CATERR_REF_1，并且在第一致命錯(cuò)誤信號CATERR_1切換為低準(zhǔn)位且經(jīng)過2秒(即第二預(yù)設(shè)時(shí)間)時(shí)輸出裝置錯(cuò)誤重置信號MCERR_RST。圖2為圖1依據(jù)本發(fā)明一實(shí)施例的信號處理電路的電路示意圖。請參照圖1及圖 2，第一內(nèi)部錯(cuò)誤檢測單元110包括第一反相器Ni、第一濾波器(filter) 210及第二反相器 N2。第一裝置錯(cuò)誤檢測單元120包括RS觸發(fā)器FF1、第二濾波器(filter) 220及第三反相器N3。第一內(nèi)部錯(cuò)誤檢測單元110中，第一反相器m的輸入端耦接第一處理器15_1以接收第一致命錯(cuò)誤信號CATERR_1，第一反相器m的輸出端耦接第一濾波器210的輸入端。 第一濾波器210耦接時(shí)脈信號CLK1，第一濾波器210的輸出端耦接第二反相器N2的輸入端。第二反相器N2的輸出端輸出內(nèi)部錯(cuò)誤重置信號IERR_RST。第一裝置錯(cuò)誤檢測單元120中，RS觸發(fā)器FFl的設(shè)置輸入端(即第一輸入端)J 耦接第一處理器15_1以接收第一致命錯(cuò)誤信號CATERR_1，RS觸發(fā)器FFl的重置輸入端(即第二輸入端)I接收系統(tǒng)重置信號SRST，RS觸發(fā)器FFl的正輸出端(即第一輸出端)Q耦接
第二濾波器220的輸入端，RS觸發(fā)器FFl的負(fù)輸出端(即第二輸出端)^稱接基板管理控
制器11以輸出第一致命錯(cuò)誤參考信號CATERR_REF_1。第二濾波器220耦接時(shí)脈信號CLK2， 第二濾波器220的輸出端耦接第三反相器N3的輸入端。第三反相器N3的輸出端輸出裝置錯(cuò)誤重置信號MCERR_RST。當(dāng)?shù)谝恢旅e(cuò)誤信號CATERR_1被設(shè)置為低準(zhǔn)位時(shí)(即表示發(fā)生裝置檢查錯(cuò)誤或內(nèi)部錯(cuò)誤)，第一反相器W的輸出端會輸出高準(zhǔn)位(即第二準(zhǔn)位)。此時(shí)，第一濾波器210 的輸入端的電壓準(zhǔn)位為高準(zhǔn)位。若第一致命錯(cuò)誤信號CATERR_1為表示內(nèi)部錯(cuò)誤信號IERR# 時(shí)，則第一致命錯(cuò)誤信號CATERR_1的負(fù)脈沖的脈沖寬度會大于120納秒，即第一濾波器210 的輸入端的電壓準(zhǔn)位處于高準(zhǔn)位的維續(xù)時(shí)間會大于120納秒。當(dāng)?shù)谝粸V波器210的輸入端的電壓準(zhǔn)位處于高準(zhǔn)位的維續(xù)時(shí)間大于120納秒(即第一預(yù)設(shè)時(shí)間)時(shí)，則第一濾波器210 會將其輸出端的電壓準(zhǔn)位切換為高準(zhǔn)位。依據(jù)上述，可以將時(shí)脈信號CLKl (即第一時(shí)脈信號)設(shè)定為20MHz (百萬赫茲)， 而第一濾波器210可以在其輸入端的電壓準(zhǔn)位處于高準(zhǔn)位時(shí)進(jìn)行計(jì)數(shù)，并且在計(jì)數(shù)3個(gè)時(shí)脈(即150納秒)后，即計(jì)數(shù)結(jié)果大于120納秒，第一濾波器210才將其輸出端的電壓準(zhǔn)位切換為高準(zhǔn)位，以此可過濾第一致命錯(cuò)誤信號CATERR_1的負(fù)脈沖的脈沖寬度小于150納秒 (包含120納秒)的情況。但在其他實(shí)施例中，上述的時(shí)脈信號CLKl的頻率及計(jì)數(shù)的時(shí)脈可依據(jù)本領(lǐng)域普通技術(shù)人員自行調(diào)整，只要能過濾第一致命錯(cuò)誤信號CATERR_1的負(fù)脈沖的脈沖寬度小于等于120納秒的情況即可。當(dāng)?shù)谝粸V波器210的輸出端的電壓準(zhǔn)位切換為高準(zhǔn)位時(shí)，則第二反相器N2的輸出端的電壓準(zhǔn)位會切換為低準(zhǔn)位(即內(nèi)部錯(cuò)誤重置信號IERR_RST設(shè)置為低準(zhǔn)位)，代表發(fā)生內(nèi)部錯(cuò)誤，而計(jì)算機(jī)系統(tǒng)10須進(jìn)行重啟(reboot)，以消除內(nèi)部錯(cuò)誤。另一方面，當(dāng)?shù)谝恢旅e(cuò)誤信號CATERR_1被設(shè)置為低準(zhǔn)位時(shí)，由于RS觸發(fā)器FFl
的設(shè)置輸入端"為低準(zhǔn)位觸發(fā)，因此RS觸發(fā)器FFl的正輸出端Q會輸出高準(zhǔn)位，RS觸發(fā)器 FFl的負(fù)輸出端^會輸出低準(zhǔn)位(即第一致命錯(cuò)誤參考信號CATERR_REF_1會設(shè)置為低準(zhǔn)位)，以通知基板管理控制器11發(fā)生裝置檢查錯(cuò)誤或內(nèi)部錯(cuò)誤。此時(shí)，第二濾波器220的輸入端的電壓準(zhǔn)位為高準(zhǔn)位。若第一致命錯(cuò)誤信號 CATERR_1為表示裝置檢查錯(cuò)誤信號MCERR#時(shí)，RS觸發(fā)器FFl的設(shè)置輸入端互的電壓準(zhǔn)位處于低準(zhǔn)位的持續(xù)時(shí)間會等于120納秒，但在設(shè)置后RS觸發(fā)器FFl的正輸出端Q會持續(xù)輸出高準(zhǔn)位。當(dāng)?shù)诙V波器220的輸入端的電壓準(zhǔn)位處于高準(zhǔn)位的持續(xù)時(shí)間等于2秒(即第二預(yù)設(shè)時(shí)間)時(shí)，則第二濾波器220會將其輸出端的電壓準(zhǔn)位切換為高準(zhǔn)位。依據(jù)上述，可以將時(shí)脈信號CLK2(即第二時(shí)脈信號)設(shè)定為512Hz，而第二濾波器 220可以在其輸入端的電壓準(zhǔn)位處于高準(zhǔn)位時(shí)進(jìn)行計(jì)數(shù)，并且在計(jì)數(shù)1024個(gè)時(shí)脈(即2秒) 后，即計(jì)數(shù)結(jié)果大于2秒，第一濾波器210才將其輸出端的電壓準(zhǔn)位切換為高準(zhǔn)位，以表示計(jì)算機(jī)系統(tǒng)10發(fā)生裝置檢查錯(cuò)誤且經(jīng)過2秒后未處理的情況。但在其他實(shí)施例中，上述的時(shí)脈信號CLK2的頻率及計(jì)數(shù)的時(shí)脈可依據(jù)本領(lǐng)域普通技術(shù)人員自行調(diào)整，只要第二濾波器220為過濾一較長時(shí)間況即可。當(dāng)?shù)诙V波器220的輸出端的電壓準(zhǔn)位切換為高準(zhǔn)位時(shí)，則第三反相器N3的輸出端的電壓準(zhǔn)位會切換為低準(zhǔn)位(即裝置錯(cuò)誤重置信號MCERR_RST設(shè)置為低準(zhǔn)位)，代表發(fā)生裝置檢查錯(cuò)誤且經(jīng)過2秒的時(shí)間，此時(shí)計(jì)算機(jī)系統(tǒng)10須進(jìn)行重啟，以消除裝置檢查錯(cuò)誤。依據(jù)上述，在第一致命錯(cuò)誤信號CATERR_1設(shè)置為低準(zhǔn)位時(shí)，表示計(jì)算機(jī)系統(tǒng)10的第一處理器15_1發(fā)現(xiàn)內(nèi)部錯(cuò)誤或裝置檢查錯(cuò)誤，若第一致命錯(cuò)誤信號CATERR_1為內(nèi)部錯(cuò)誤信號IERR#，則會經(jīng)過第一反相器Ni、第一濾波器210及第二反相器N2產(chǎn)生內(nèi)部錯(cuò)誤重置信號IERR_RST告知南橋芯片13，以控制南橋芯片13進(jìn)行計(jì)算機(jī)系統(tǒng)10的重啟，其中上述第一致命錯(cuò)誤信號CATERR_1設(shè)置為低準(zhǔn)位至計(jì)算機(jī)系統(tǒng)10的重啟的時(shí)間為一短暫的時(shí)間(一般為幾百納秒)。而計(jì)算機(jī)系統(tǒng)10在重啟時(shí)會將系統(tǒng)重置信號SRST設(shè)置為低準(zhǔn)位， 表示系統(tǒng)已重啟來消除錯(cuò)誤，并且RS觸發(fā)器FFl的正輸出端Q會切換為低準(zhǔn)位以重置第二濾波器220的運(yùn)作。反之，在第一致命錯(cuò)誤信號CATERR_1設(shè)置為低準(zhǔn)位且經(jīng)過120納秒后，則表示第一致命錯(cuò)誤信號CATERR_1為裝置檢查錯(cuò)誤信號MCERR#。此時(shí)，會經(jīng)過RS觸發(fā)器FF1、第二濾波器220及第三反相器N3產(chǎn)生裝置錯(cuò)誤重置信號MCERR_RST告知南橋芯片13，以控制南橋芯片13進(jìn)行計(jì)算機(jī)系統(tǒng)10的重啟。然而，在發(fā)現(xiàn)裝置檢查錯(cuò)誤MCERR#后計(jì)算機(jī)系統(tǒng)10可能仍可以運(yùn)作，因此在南橋
8芯片13到接收裝置錯(cuò)誤重置信號MCERR_RST之前，計(jì)算機(jī)系統(tǒng)10的作業(yè)系統(tǒng)仍可通過系統(tǒng)芯片(例如南橋芯片13或基板管理控制器11)得知錯(cuò)誤的發(fā)生，并且在得知錯(cuò)誤后進(jìn)行計(jì)算機(jī)系統(tǒng)10重啟。圖3為依據(jù)本發(fā)明另一實(shí)施例的計(jì)算機(jī)系統(tǒng)的系統(tǒng)方塊示意圖。請參照圖1及圖 3，在本實(shí)施例中，計(jì)算機(jī)系統(tǒng)10’更包括至少一第二處理器(如15_2)。每一第二處理器 (如15_2)輸出對應(yīng)的第二致命錯(cuò)誤信號(如CATERR_2)。而錯(cuò)誤檢測電路100’更耦接于上述第二處理器(如15_2)，以接收上述第二處理器(如15_2)所輸出的第二致命錯(cuò)誤信號 (如CATERR_2)，并依據(jù)上述第二致命錯(cuò)誤信號(如CATERR_2)輸出對應(yīng)的第二致命錯(cuò)誤參考信號(如CATERR_REF_2)以及內(nèi)部錯(cuò)誤重置信號IERR_RST或裝置錯(cuò)誤重置信號MCERR_ RST。在本實(shí)施例中，錯(cuò)誤檢測電路100’在第一致命錯(cuò)誤參考信號CATERR_REF_1切換為低準(zhǔn)位時(shí)輸出第一致命錯(cuò)誤參考信號CATERR_REF_1至基板管理控制器11。錯(cuò)誤檢測電路100’在上述第二致命錯(cuò)誤信號(如CATERR_2)其中之一切換為低準(zhǔn)位時(shí)輸出對應(yīng)的第二致命錯(cuò)誤參考信號(如CATERR_REF_2)至基板管理控制器11。而基板管理控制器11依據(jù)第一致命錯(cuò)誤參考信號CATERR_REF_1及上述第二致命錯(cuò)誤參考信號(如CATERR_REF_2) 將致命錯(cuò)誤事件記錄在日志檔(Log)中。錯(cuò)誤檢測電路100’在第一致命錯(cuò)誤信號CATERR_1及上述第二致命錯(cuò)誤參考信號 (如CATERR_REF_2)的其中之一切換為低準(zhǔn)位且維持超過120納秒時(shí)輸出內(nèi)部錯(cuò)誤重置信號IERR_RST至南橋芯片13，并且錯(cuò)誤檢測電路100’在第一致命錯(cuò)誤信號CATERR_1及上述第二致命錯(cuò)誤參考信號(如CATERR_REF_2)的其中之一切換為低準(zhǔn)位且經(jīng)過2秒時(shí)輸出裝置錯(cuò)誤重置信號MCERR_RST至南橋芯片13。此外，南橋芯片13更耦接上述第二處理器(如15_2)以接收上述第二致命錯(cuò)誤信號(如CATERR_2)，并且南橋芯片13在第一致命錯(cuò)誤信號CATERR_1及上述第二致命錯(cuò)誤信號(如CATERR_2)的其中之一切換為低準(zhǔn)位且維持超過120納秒時(shí)致能系統(tǒng)重置信號SRST 以重啟計(jì)算機(jī)系統(tǒng)10。進(jìn)一步來說，錯(cuò)誤檢測電路100’更包括至少一第二內(nèi)部錯(cuò)誤檢測單元(如 310_1)、至少一第二裝置錯(cuò)誤檢測單元(如320_1)及邏輯運(yùn)算單元330。而第一內(nèi)部錯(cuò)誤檢測單元110及第一裝置錯(cuò)誤檢測單元120的運(yùn)作與上述相同，但在此第一內(nèi)部錯(cuò)誤檢測單元110及第一裝置錯(cuò)誤檢測單元120分別輸出第一內(nèi)部錯(cuò)誤參考信號IERR_REF_1及第一裝置錯(cuò)誤參考信號MCERR_REF_1。上述第二內(nèi)部錯(cuò)誤檢測單元(如310_1)及上述第二裝置錯(cuò)誤檢測單元(如 320_1)分別耦接對應(yīng)的第二處理器(如15_2)以接收對應(yīng)的第二致命錯(cuò)誤信號(如 CATERR_2)。每一第二內(nèi)部錯(cuò)誤檢測單元(如310_1)在對應(yīng)的第二致命錯(cuò)誤信號(如 CATERR_2)切換為低準(zhǔn)位且維持超過120納秒時(shí)輸出對應(yīng)的第二內(nèi)部錯(cuò)誤參考信號(如 IERR_REF_2)。每一第二裝置錯(cuò)誤檢測單元(如320_1)在對應(yīng)的第二致命錯(cuò)誤信號(如 CATERR_2)切換為低準(zhǔn)位時(shí)輸出對應(yīng)的第二致命錯(cuò)誤參考信號(如CATERR_REF_2)，并且在對應(yīng)的第二致命錯(cuò)誤信號(如CATERR_2)切換為低準(zhǔn)位且經(jīng)過2秒時(shí)輸出對應(yīng)的第二裝置錯(cuò)誤參考信號(如MCERR_REF_2)。邏輯運(yùn)算單元330耦接第一內(nèi)部錯(cuò)誤檢測單元110及上述第二內(nèi)部錯(cuò)誤檢測單元(如310_1)，以接收第一內(nèi)部錯(cuò)誤參考信號IERR_REF_1及上述第二內(nèi)部錯(cuò)誤參考信號 (如IERR_REF_2)第一裝置錯(cuò)誤參考信號MCERR_REF_1及上述第二裝置錯(cuò)誤參考信號(如 MCERR_REF_2)。當(dāng)邏輯運(yùn)算單元330接收到第一內(nèi)部錯(cuò)誤參考信號IERR_REF_1及上述第二內(nèi)部錯(cuò)誤參考信號(如IERR_REF_2)的其中之一時(shí)，則邏輯運(yùn)算單元330依據(jù)所接收到的內(nèi)部錯(cuò)誤參考信號輸出內(nèi)部錯(cuò)誤重置信號IERR_RST至南橋芯片13。當(dāng)邏輯運(yùn)算單元 330接收到第一裝置錯(cuò)誤參考信號MCERR_REF_1及上述第二裝置錯(cuò)誤參考信號(如MCERR_ REF_2)的其中之一時(shí)，則邏輯運(yùn)算單元330依據(jù)所接收到裝置錯(cuò)誤參考信號輸出裝置錯(cuò)誤重置信號MCERR_RST至南橋芯片13。圖4為圖3依據(jù)本發(fā)明一實(shí)施例的信號處理電路的電路示意圖。請參照圖2至圖 4，在本實(shí)施例中，錯(cuò)誤檢測電路100’為包括第一內(nèi)部錯(cuò)誤檢測單元110、第一裝置錯(cuò)誤檢測單元120、一個(gè)第二內(nèi)部錯(cuò)誤檢測單元310_1、一個(gè)第二裝置錯(cuò)誤檢測單元320_1及邏輯運(yùn)算單元330，其中第一內(nèi)部錯(cuò)誤檢測單元110及第一裝置錯(cuò)誤檢測單元120的電路結(jié)構(gòu)與上述相同，但在本實(shí)施例中，第二反相器N2為輸出第一內(nèi)部錯(cuò)誤參考信號IERR_REF_1， 第三反相器N3為輸出第一裝置錯(cuò)誤參考信號MCERR_REF_1。第二內(nèi)部錯(cuò)誤檢測單元310_1 包括第一反相器N4、第一濾波器410及第二反相器N5。第二裝置錯(cuò)誤檢測單元320_1包括 RS觸發(fā)器FF2、第二濾波器420及第三反相器N6。邏輯運(yùn)算單元330包括第一與門Al及第二與門A2。第二內(nèi)部錯(cuò)誤檢測單元310_1的運(yùn)作方式相似于第一內(nèi)部錯(cuò)誤檢測單元110，即第一反相器N4相似于第一反相器Ni，第一濾波器410相似于第一濾波器210，第二反相器 N5相似于第二反相器N2。第二裝置錯(cuò)誤檢測單元320_1的運(yùn)作方式相似于第一裝置錯(cuò)誤檢測單元120，即RS觸發(fā)器FF2相似于RS觸發(fā)器FF1、第二濾波器420相似于第二濾波器 220，第三反相器N6相似于第三反相器N3。其中，第一反相器N4的輸入端及RS觸發(fā)器FF2 的設(shè)置輸入端S接收第二致命錯(cuò)誤信號CATERR_2，第二反相器N5的輸出端輸出第二內(nèi)部錯(cuò)誤參考信號IERR_REF_2，第三反相器N6為輸出第二裝置錯(cuò)誤參考信號MCERR_REF_2。第一與門Al的第一輸入端AlA耦接第二反相器N2的輸出端以接收第一內(nèi)部錯(cuò)誤參考信號IERR_REF_1，第一與門Al的第二輸入端AlB耦接第二反相器N5的輸出端以接收第二內(nèi)部錯(cuò)誤參考信號IERR_REF_2，第一與門Al的輸出端輸出內(nèi)部錯(cuò)誤重置信號IERR_ RST0第二與門A2的第一輸入端A2A耦接第三反相器N3的輸出端以接收第一裝置錯(cuò)誤參考信號MCERR_REF_1，第二與門A2的第二輸入端A2B耦接第三反相器N6的輸出端以接收第二裝置錯(cuò)誤參考信號MCERR_REF_2，第二與門A2的輸出端輸出裝置錯(cuò)誤重置信號MCERR_ RST。綜上所述，本發(fā)明實(shí)施例的計(jì)算機(jī)系統(tǒng)，可在第一致命錯(cuò)誤信號或第二致命錯(cuò)誤信號的其中之一形成負(fù)脈沖且脈沖寬度大于120納秒時(shí)，輸出內(nèi)部錯(cuò)誤重置信號。并且，可在第一致命錯(cuò)誤信號或第二致命錯(cuò)誤信號的其中之一形成脈沖寬度等于120納秒的負(fù)脈沖且經(jīng)過2秒時(shí)，輸出裝置錯(cuò)誤重置信號。由此，通過錯(cuò)誤檢測電路可區(qū)隔致命錯(cuò)誤信號的錯(cuò)誤信息并在對應(yīng)的時(shí)間后提供對應(yīng)的重置信號。雖然本發(fā)明已以實(shí)施例說明如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作部分改動(dòng)或等同替換，故本發(fā)明的保護(hù)范圍當(dāng)以本申請權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種計(jì)算機(jī)系統(tǒng)，其特征在于，包括一第一處理器，輸出一第一致命錯(cuò)誤信號；一錯(cuò)誤檢測電路，耦接該第一處理器，以接收該第一致命錯(cuò)誤信號，該錯(cuò)誤檢測電路在該第一致命錯(cuò)誤信號切換為一第一準(zhǔn)位且維持超過一第一預(yù)設(shè)時(shí)間時(shí)，輸出一內(nèi)部錯(cuò)誤重置信號，該錯(cuò)誤檢測電路在該第一致命錯(cuò)誤信號切換為該第一準(zhǔn)位且經(jīng)過一第二預(yù)設(shè)時(shí)間時(shí)，輸出一裝置錯(cuò)誤重置信號，其中該第二預(yù)設(shè)時(shí)間遠(yuǎn)大于該第一預(yù)設(shè)時(shí)間；以及一南橋芯片，耦接該錯(cuò)誤檢測電路，并依據(jù)該內(nèi)部錯(cuò)誤重置信號或該裝置錯(cuò)誤重置信號重啟該計(jì)算機(jī)系統(tǒng)。
2.根據(jù)權(quán)利要求1所述的計(jì)算機(jī)系統(tǒng)，其特征在于，其中當(dāng)該南橋芯片依據(jù)該內(nèi)部錯(cuò)誤重置信號或該裝置錯(cuò)誤重置信號重啟該計(jì)算機(jī)系統(tǒng)時(shí)，致能一系統(tǒng)重置信號。
3.根據(jù)權(quán)利要求2所述的計(jì)算機(jī)系統(tǒng)，其特征在于，更包括一基板管理控制器，且該錯(cuò)誤檢測電路在該第一致命錯(cuò)誤信號切換為該第一準(zhǔn)位輸出一第一致命錯(cuò)誤參考信號至該基板管理控制器，而該基板管理控制器依據(jù)該第一致命錯(cuò)誤參考信號將一致命錯(cuò)誤事件記錄在一日志檔中。
4.根據(jù)權(quán)利要求3所述的計(jì)算機(jī)系統(tǒng)，其特征在于，其中該錯(cuò)誤檢測電路包括一第一內(nèi)部錯(cuò)誤檢測單元，耦接該第一處理器以接收該第一致命錯(cuò)誤信號，該第一內(nèi)部錯(cuò)誤檢測單元在該第一致命錯(cuò)誤信號切換為該第一準(zhǔn)位且維持超過該第一預(yù)設(shè)時(shí)間時(shí)， 輸出該內(nèi)部錯(cuò)誤重置信號；以及一第一裝置錯(cuò)誤檢測單元，耦接該第一處理器以接收該第一致命錯(cuò)誤信號，該第一裝置錯(cuò)誤檢測單元在該第一致命錯(cuò)誤信號切換為該第一準(zhǔn)位且經(jīng)過該第二預(yù)設(shè)時(shí)間時(shí)，輸出該裝置錯(cuò)誤重置信號，并且該第一裝置錯(cuò)誤檢測單元在該第一致命錯(cuò)誤信號切換為該第一準(zhǔn)位時(shí)輸出該第一致命錯(cuò)誤參考信號。
5.根據(jù)權(quán)利要求4所述的計(jì)算機(jī)系統(tǒng)，其特征在于，其中該第一內(nèi)部錯(cuò)誤檢測單元包括一第一反相器，該第一反相器的輸入端耦接該第一處理器以接收該第一致命錯(cuò)誤信號；一第一濾波器，該第一濾波器的輸入端耦接該第一反相器的輸出端，當(dāng)該第一濾波器的輸入端的電壓準(zhǔn)位為一第二準(zhǔn)位且維持超過該第一預(yù)設(shè)時(shí)間時(shí)，切換該第一濾波器的輸出端的電壓準(zhǔn)位為該第二準(zhǔn)位；以及一第二反相器，該第二反相器的輸入端耦接該第一濾波器的輸出端，該第二反相器的輸出端輸出該內(nèi)部錯(cuò)誤重置信號。
6.根據(jù)權(quán)利要求5所述的計(jì)算機(jī)系統(tǒng)，其特征在于，其中該第一濾波器在其輸入端的電壓準(zhǔn)位為該第二準(zhǔn)位時(shí)，依據(jù)一第一時(shí)脈信號進(jìn)行計(jì)數(shù)，并且在計(jì)數(shù)結(jié)果大于該第一預(yù)設(shè)時(shí)間時(shí)，該第一濾波器切換其輸出端的電壓準(zhǔn)位為該第二準(zhǔn)位。
7.根據(jù)權(quán)利要求5所述的計(jì)算機(jī)系統(tǒng)，其特征在于，其中該第一裝置錯(cuò)誤檢測單元包括一觸發(fā)器，具有一第一輸入端、一第二輸入端、一第一輸出端及一第二輸出端，該觸發(fā)器的該第一輸入端耦接該第一處理器以接收該第一致命錯(cuò)誤信號，該觸發(fā)器的該第二輸入端耦接該系統(tǒng)重置信號，該觸發(fā)器的該第二輸出端耦接該基板管理控制器以輸出該第一致命錯(cuò)誤參考信號；一第二濾波器，該第二濾波器的輸入端耦接該觸發(fā)器的該第一輸出端，當(dāng)該第二濾波器的輸入端的電壓準(zhǔn)位為該第二準(zhǔn)位且維持超過該第二預(yù)設(shè)時(shí)間時(shí)，切換該第二濾波器的輸出端的電壓準(zhǔn)位為該第二準(zhǔn)位；以及一第三反相器，該第三反相器的輸入端耦接該第二濾波器的輸出端，該第三反相器的輸出端輸出該裝置錯(cuò)誤重置信號。
8.根據(jù)權(quán)利要求7所述的計(jì)算機(jī)系統(tǒng)，其特征在于，其中該第二濾波器在其輸入端的電壓準(zhǔn)位為該第二準(zhǔn)位時(shí)，依據(jù)一第二時(shí)脈信號進(jìn)行計(jì)數(shù)，并且在計(jì)數(shù)結(jié)果大于該第二預(yù)設(shè)時(shí)間時(shí)，該第二濾波器切換其輸出端的電壓準(zhǔn)位為該第二準(zhǔn)位。
9.根據(jù)權(quán)利要求2所述的計(jì)算機(jī)系統(tǒng)，其特征在于，更包括至少一第二處理器，用以輸出至少一第二致命錯(cuò)誤信號，該錯(cuò)誤檢測電路更耦接上述第二處理器，以接收上述第二致命錯(cuò)誤信號，該錯(cuò)誤檢測電路在該第一致命錯(cuò)誤信號及上述第二致命錯(cuò)信號的其中之一切換為該第一準(zhǔn)位且維持超過該第一預(yù)設(shè)時(shí)間時(shí)，輸出該內(nèi)部錯(cuò)誤重置信號，該錯(cuò)誤檢測電路在該第一致命錯(cuò)誤信號及上述第二致命錯(cuò)信號的其中之一切換為該第一準(zhǔn)位且經(jīng)過該第二預(yù)設(shè)時(shí)間時(shí)，輸出該裝置錯(cuò)誤重置信號。
10.根據(jù)權(quán)利要求2所述的計(jì)算機(jī)系統(tǒng)，其特征在于，其中該南橋芯片更耦接該第一處理器，并且在該第一致命錯(cuò)誤信號切換為該第一準(zhǔn)位且維持超過該第一預(yù)設(shè)時(shí)間時(shí)，致能該系統(tǒng)重置信號以使該計(jì)算機(jī)系統(tǒng)重啟。
全文摘要
本發(fā)明提供一種計(jì)算機(jī)系統(tǒng)，包括第一處理器、錯(cuò)誤檢測電路及南橋芯片。第一處理器輸出第一致命錯(cuò)誤信號。錯(cuò)誤檢測電路耦接第一處理器，以接收第一致命錯(cuò)誤信號。錯(cuò)誤檢測電路在第一致命錯(cuò)誤信號切換為第一準(zhǔn)位且維持超過第一預(yù)設(shè)時(shí)間時(shí)，輸出內(nèi)部錯(cuò)誤重置信號。錯(cuò)誤檢測電路在第一致命錯(cuò)誤信號切換為第一準(zhǔn)位且經(jīng)過第二預(yù)設(shè)時(shí)間時(shí)，輸出一裝置錯(cuò)誤重置信號。其中，第二預(yù)設(shè)時(shí)間遠(yuǎn)大于第一預(yù)設(shè)時(shí)間。南橋芯片耦接錯(cuò)誤檢測電路，并依據(jù)內(nèi)部錯(cuò)誤重置信號或裝置錯(cuò)誤重置信號重啟計(jì)算機(jī)系統(tǒng)。
文檔編號G06F11/00GK102467417SQ20101055392
公開日2012年5月23日 申請日期2010年11月19日 優(yōu)先權(quán)日2010年11月19日
發(fā)明者鄒小兵 申請人:英業(yè)達(dá)股份有限公司