專利名稱：一種用于計(jì)算機(jī)系統(tǒng)復(fù)用引腳的控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)系統(tǒng)復(fù)用引腳，尤其涉及該計(jì)算機(jī)系統(tǒng)復(fù)用引腳的控制電路。
背景技術(shù)：
當(dāng)前，計(jì)算機(jī)系統(tǒng)的復(fù)用引腳在初始化時(shí)可能會(huì)遭受該引腳作為第二功能的外來(lái)干擾，并且這些干擾將對(duì)引腳本身的電平電壓信號(hào)產(chǎn)生一定的影響，甚至還會(huì)導(dǎo)致系統(tǒng)初始化錯(cuò)誤，降低了系統(tǒng)運(yùn)作的可靠性。有鑒于此，針對(duì)復(fù)用引腳在分時(shí)復(fù)用時(shí)所存在的上述缺陷，如何設(shè)計(jì)出一種更加穩(wěn)定可靠的控制電路，是業(yè)內(nèi)技術(shù)人員需要解決的一項(xiàng)課題。

發(fā)明內(nèi)容
針對(duì)現(xiàn)有技術(shù)中復(fù)用引腳在分時(shí)復(fù)用時(shí)所產(chǎn)生的信號(hào)干擾，本發(fā)明提供了一種計(jì)算機(jī)系統(tǒng)復(fù)用引腳的控制電路。依據(jù)本發(fā)明的一個(gè)方面，提供了一種計(jì)算機(jī)系統(tǒng)復(fù)用引腳的控制電路，該計(jì)算機(jī)系統(tǒng)具有多個(gè)芯片，該控制電路包括一南橋芯片，具有至少一復(fù)用引腳；至少一控制模塊，每一控制模塊包括一第一連接端子，電性連接至所述復(fù)用引腳；一第二連接端子；以及一控制端，接收一使能信號(hào)；以及一外圍設(shè)備，所述外圍設(shè)備的一輸入/輸出接口電性連接至所述第二連接端子，其中，當(dāng)所述使能信號(hào)為第一電平時(shí)，該外圍設(shè)備與所述第二連接端子電性隔離， 且根據(jù)所述復(fù)用引腳的電平值以判斷所述多個(gè)芯片所處的工作模式；當(dāng)所述使能信號(hào)為第二電平時(shí)，該外圍設(shè)備與所述第二連接端子電性連接，所述復(fù)用引腳作為通用串行總線的數(shù)據(jù)輸出。優(yōu)選地，該外圍設(shè)備是一復(fù)雜可編程邏輯器件。優(yōu)選地，所述控制模塊還包括一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSraT，Metal Oxide Semiconductor Field EffectTransistor)。進(jìn)一步，所述 MOSFET 的源極連接至所述第一連接端子，所述MOSFET的漏極連接至所述第二連接端子，以及所述MOSFET的柵極連接至所述控制端。在一實(shí)施例中，當(dāng)所述計(jì)算機(jī)系統(tǒng)初始化時(shí)，所述使能信號(hào)為第一電平。較佳地， 當(dāng)所述使能信號(hào)為第一電平時(shí)，所述MOSFET處于截止?fàn)顟B(tài)，并且所述第一連接端子與第二連接端子電性隔離。在另一實(shí)施例中，當(dāng)所述計(jì)算機(jī)系統(tǒng)正常工作時(shí)，所述使能信號(hào)為第二電平。較佳地，當(dāng)所述使能信號(hào)為第二電平時(shí)，所述MOSFET處于導(dǎo)通狀態(tài)，并且所述第一連接端子與第二連接端子電性導(dǎo)通。優(yōu)選地，通過(guò)所述南橋芯片來(lái)發(fā)送所述使能信號(hào)。
3
采用本發(fā)明的控制電路，通過(guò)引入諸如MOSFET器件的控制模塊，開(kāi)啟或關(guān)斷該復(fù)用引腳與外部線路的電性連接，從而既避免初始化復(fù)位期間對(duì)該復(fù)用引腳的電平電壓造成干擾，影響系統(tǒng)初始化時(shí)的模式設(shè)定，又保證在正常工作期間實(shí)現(xiàn)該引腳的復(fù)用功能，因此可節(jié)約系統(tǒng)的維護(hù)成本，提高運(yùn)作的穩(wěn)定性和可靠性。


讀者在參照附圖閱讀了本發(fā)明的具體實(shí)施方式
以后，將會(huì)更清楚地了解本發(fā)明的各個(gè)方面。其中，圖1示出依據(jù)本發(fā)明的控制電路的一優(yōu)選實(shí)施例的結(jié)構(gòu)框圖；以及圖2示出如圖1所示的控制電路具體應(yīng)用于多個(gè)復(fù)用引腳的電路連接示意圖。
具體實(shí)施例方式
下面參照附圖，對(duì)本發(fā)明的具體實(shí)施方式
進(jìn)行詳細(xì)描述?，F(xiàn)有的很多集成芯片在設(shè)計(jì)各種控制或檢測(cè)功能時(shí)，為節(jié)省芯片外置的引腳數(shù)量，常常針對(duì)同一引腳在不同時(shí)刻實(shí)現(xiàn)不同的功能，例如，將芯片正常工作時(shí)的引腳定義為第一功能，而將引腳在特定時(shí)間期間(如初始化、復(fù)位、建立時(shí)間等)定義為第二功能。但是，在當(dāng)前的電路設(shè)計(jì)過(guò)程中，并未就復(fù)用引腳進(jìn)行專門的功能切換或開(kāi)關(guān)控制，如此一來(lái)，復(fù)用引腳在諸如初始化時(shí)極有可能遭受到外來(lái)干擾，而這些干擾是該復(fù)用引腳作為第一功能時(shí)的連接電路，從而導(dǎo)致系統(tǒng)對(duì)引腳本身的電平電壓產(chǎn)生誤判斷，造成系統(tǒng)初始化不成功，降低了運(yùn)行的穩(wěn)定性和可靠性。以服務(wù)器為例，其內(nèi)部的集成芯片往往具有多個(gè)輸入輸出端口，以及多個(gè)內(nèi)置的標(biāo)志位。為了節(jié)省芯片的引腳數(shù)目，這些內(nèi)置標(biāo)志位通常與某些輸入輸出端口共享同一引腳。例如，在服務(wù)器系統(tǒng)的初始化過(guò)程中，基本輸入輸出系統(tǒng)或者上電驅(qū)動(dòng)程序需要判斷南橋芯片中某些引腳的電平電壓(高電平或低電平)狀態(tài)，并根據(jù)相應(yīng)的電平狀態(tài)來(lái)設(shè)置芯片或系統(tǒng)的若干工作模式。經(jīng)過(guò)一段時(shí)間，系統(tǒng)的初始化過(guò)程完成后，這些引腳又復(fù)用作其他功能(也稱為第二功能)。圖1示出依據(jù)本發(fā)明的控制電路的一優(yōu)選實(shí)施例的結(jié)構(gòu)框圖。參照?qǐng)D1，該控制電路包括南橋芯片10、控制模塊12和外圍設(shè)備14，其中，南橋芯片10具有至少一復(fù)用引腳， 該復(fù)用引腳電性連接至控制模塊12，并且控制模塊12也與外圍設(shè)備14的輸入/輸出端口連接。為描述方便起見(jiàn)，不妨將控制模塊12的多個(gè)接口端劃分為三類，其中，與南橋芯片10 的復(fù)用引腳電性連接的接口端稱為“第一連接端子”，與外圍設(shè)備14的輸入/輸出接口電性連接的接口端稱為“第二連接端子”，而用于提供圖1所示的使能信號(hào)的接口端稱為控制模塊12的控制端，優(yōu)選地，該使能信號(hào)來(lái)自南橋芯片10。從圖1可知，在南橋芯片10的復(fù)用引腳與外圍設(shè)備14相對(duì)應(yīng)的輸入輸出端口之間，設(shè)置了控制模塊12。當(dāng)系統(tǒng)正常運(yùn)作，復(fù)用引腳用作為第一功能引腳時(shí)，第一連接端子與第二連接端子電性導(dǎo)通，從而復(fù)用引腳電性耦合至外圍設(shè)備14 ；而當(dāng)系統(tǒng)執(zhí)行諸如初始化操作時(shí)，復(fù)用引腳用作為第二功能引腳時(shí)，第一連接端子與第二連接端子電性隔離，因此，系統(tǒng)初始化操作期間，系統(tǒng)在讀取該引腳的電平電壓時(shí)，來(lái)自外圍設(shè)備14的電壓信號(hào)并不會(huì)對(duì)該引腳造成干擾，因?yàn)榭刂颇K14中的第一連接端子和第二連接端子間是斷開(kāi)的。
為了進(jìn)一步描述本發(fā)明的控制電路的工作原理，圖2示出如圖1所示的控制電路具體應(yīng)用于多個(gè)復(fù)用引腳的電路連接示意圖。本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，雖然圖2 僅列舉出南橋芯片的兩個(gè)復(fù)用引腳以及與這些復(fù)用引腳對(duì)應(yīng)的上拉電路，但是本發(fā)明并不只局限于此。例如，本發(fā)明還可以應(yīng)用于除南橋芯片之外的其它具有至少一個(gè)復(fù)用引腳的集成芯片或系統(tǒng)。此外，本領(lǐng)域的普通技術(shù)人員還應(yīng)當(dāng)理解，本發(fā)明的控制電路中的控制模塊雖然以MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，Metal OxideSemiconductor Field Effect Transistor)的表現(xiàn)形式示意性地置放于圖2，但是，可以實(shí)現(xiàn)開(kāi)關(guān)控制功能并滿足電學(xué)參數(shù)的其它開(kāi)關(guān)電子元件，例如NPN型晶體管、PNP型晶體管、CMOS晶體管或者TFT薄膜晶體管也同樣包含于本發(fā)明的技術(shù)方案所揭示的范圍中。在下文中，以復(fù)雜可編程邏輯器件14作為外圍設(shè)備的一個(gè)示例，來(lái)詳細(xì)說(shuō)明本發(fā)明的控制電路的工作原理。其中，電阻Rl和R2構(gòu)成上拉電路，電阻R3和R4構(gòu)成上拉電路， 以分別維持引腳GPl和GP2處的端口電壓為高電平或低電平。此外，MOSFET1和M0SFET2 分別為引腳GPl和GP2的控制模塊，并且CTRL為這兩個(gè)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的控制端。在一實(shí)施例中，M0SFET1 (或M0SFET2)的第一電極電性連接至復(fù)用引腳GP1， M0SFET1 (或M0SFET2)的第二電極電性連接至復(fù)雜可編程邏輯器件的一輸入輸出接口。例如，這里的第一電極是指MOSFET的源極或漏極。不妨設(shè)定南橋芯片10的引腳GPl和GP2，其第一功能分別作為通用串行總線的數(shù)據(jù)輸入和數(shù)據(jù)輸出，而其各自的第二功能均與初始化過(guò)程中的端口電平電壓密切相關(guān)。在一實(shí)施例中，當(dāng)計(jì)算機(jī)系統(tǒng)初始化時(shí)，控制模塊的控制端所接收的使能信號(hào)為第一電平。較佳地，當(dāng)該使能信號(hào)為第一電平時(shí)，MOSFET處于截止?fàn)顟B(tài)，并且控制模塊的第一連接端子與第二連接端子電性隔離。在另一實(shí)施例中，當(dāng)計(jì)算機(jī)系統(tǒng)正常工作時(shí)，控制模塊的控制端所接收的使能信號(hào)為第二電平。較佳地，當(dāng)使能信號(hào)為第二電平時(shí)，MOSFET處于導(dǎo)通狀態(tài)，并且控制模塊的第一連接端子與第二連接端子電性導(dǎo)通。更為詳細(xì)地，當(dāng)系統(tǒng)進(jìn)行初始化操作時(shí)，最好防止來(lái)自復(fù)雜可編程邏輯器件14的電壓信號(hào)干擾到引腳GPl和GP2的端口電平電壓。在一優(yōu)選實(shí)施例中，例如，可以將系統(tǒng)的復(fù)位信號(hào)作為M0SFET1和M0SFET2的控制信號(hào)(或稱為使能信號(hào))，當(dāng)該使能信號(hào)為低電平時(shí)，MOSFET1和M0SFET2處于截止?fàn)顟B(tài)，各自MOSFET的源極與漏極之間并無(wú)電性導(dǎo)電的溝道形成，因而南橋芯片10的引腳GPl和GP2是與復(fù)雜可編程邏輯器件14的輸入輸出端口是電性隔離的，進(jìn)而在初始化期間外部干擾并不會(huì)引入至引腳GPl和GP2。此外，當(dāng)系統(tǒng)處于正常工作狀態(tài)，即復(fù)位信號(hào)為高電平時(shí)，MOSFET1和M0SFET2的控制端呈現(xiàn)高電平，各自MOSFET處于導(dǎo)通狀態(tài)，在相應(yīng)的源極與漏極之間形成有電性導(dǎo)電的溝道，南橋芯片10的引腳GPl和GP2與復(fù)雜可編程邏輯器件14的輸入輸出端口電性導(dǎo)通。因此，在初始化過(guò)程結(jié)束后的正常工作期間，引腳GPl和GP2作為數(shù)據(jù)輸入和數(shù)據(jù)輸出端共同實(shí)現(xiàn)通用串行總線的串行數(shù)據(jù)傳輸。本領(lǐng)域的普通技術(shù)人員還應(yīng)當(dāng)理解，盡管圖2所示的M0SFET1和M0SFET2被設(shè)置為具有共同的控制端CTRL，然而本發(fā)明并不只局限于此。例如，還可以分別設(shè)置控制端 CTRLl和CTRL2對(duì)各自的MOSFET進(jìn)行開(kāi)關(guān)控制，而所有的這些電路設(shè)置形式均應(yīng)當(dāng)與復(fù)用引腳的多種功能定義密切相關(guān)。采用本發(fā)明的控制電路，通過(guò)引入諸如MOSFET器件的控制模塊，開(kāi)啟或關(guān)斷該復(fù)
5用引腳與外部線路的電性連接，從而既避免初始化復(fù)位期間對(duì)該復(fù)用引腳的電平電壓造成干擾，影響系統(tǒng)初始化時(shí)的模式設(shè)定，又保證在正常工作期間實(shí)現(xiàn)該引腳的復(fù)用功能，因此可節(jié)約系統(tǒng)的維護(hù)成本，提高運(yùn)作的穩(wěn)定性和可靠性。 上文中，參照附圖描述了本發(fā)明的具體實(shí)施方式
。但是，本領(lǐng)域中的普通技術(shù)人員能夠理解，在不偏離本發(fā)明的精神和范圍的情況下，還可以對(duì)本發(fā)明的具體實(shí)施方式
作各種變更和替換。這些變更和替換都落在本發(fā)明權(quán)利要求書(shū)所限定的范圍內(nèi)。
權(quán)利要求
1.一種計(jì)算機(jī)系統(tǒng)復(fù)用引腳的控制電路，該計(jì)算機(jī)系統(tǒng)具有多個(gè)芯片，其特征在于，所述控制電路包括一南橋芯片，具有至少一復(fù)用引腳； 至少一控制模塊，每一控制模塊包括 一第一連接端子，電性連接至所述復(fù)用引腳； 一第二連接端子；以及一控制端，接收一使能信號(hào)；以及一外圍設(shè)備，所述外圍設(shè)備的一輸入/輸出接口電性連接至所述第二連接端子， 其中，當(dāng)所述使能信號(hào)為第一電平時(shí)，該外圍設(shè)備與所述第二連接端子電性隔離，且根據(jù)所述復(fù)用引腳的電平值以判斷所述多個(gè)芯片所處的工作模式；當(dāng)所述使能信號(hào)為第二電平時(shí)，該外圍設(shè)備與所述第二連接端子電性連接，所述復(fù)用引腳作為通用串行總線的數(shù)據(jù)輸出。
2.如權(quán)利要求1所述的控制電路，其特征在于，所述外圍設(shè)備是一復(fù)雜可編程邏輯器件。
3.如權(quán)利要求1所述的控制電路，其特征在于，所述控制模塊還包括一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET，MetalOxide Semiconductor Field Effect Transistor)。
4.如權(quán)利要求3所述的控制電路，其特征在于，所述MOSFET的源極連接至所述第一連接端子，所述MOSFET的漏極連接至所述第二連接端子，以及所述MOSFET的柵極連接至所述控制端。
5.如權(quán)利要求3所述的控制電路，其特征在于，當(dāng)所述計(jì)算機(jī)系統(tǒng)初始化時(shí)，所述使能信號(hào)為第一電平。
6.如權(quán)利要求5所述的控制電路，其特征在于，當(dāng)所述使能信號(hào)為第一電平時(shí)，所述 MOSFET處于截止?fàn)顟B(tài)，并且所述第一連接端子與第二連接端子電性隔離。
7.如權(quán)利要求3所述的控制電路，其特征在于，當(dāng)所述計(jì)算機(jī)系統(tǒng)正常工作時(shí)，所述使能信號(hào)為第二電平。
8.如權(quán)利要求7所述的控制電路，其特征在于，當(dāng)所述使能信號(hào)為第二電平時(shí)，所述 MOSFET處于導(dǎo)通狀態(tài)，并且所述第一連接端子與第二連接端子電性導(dǎo)通。
9.如權(quán)利要求1所述的控制電路，其特征在于，通過(guò)所述南橋芯片來(lái)發(fā)送所述使能信號(hào)。
全文摘要
本發(fā)明提供了一種計(jì)算機(jī)系統(tǒng)復(fù)用引腳的控制電路，該計(jì)算機(jī)系統(tǒng)具有多個(gè)芯片，該控制電路包括南橋芯片，具有至少一復(fù)用引腳；至少一控制模塊，包括第一連接端子，電性連接至復(fù)用引腳；第二連接端子；以及控制端，接收使能信號(hào)；以及外圍設(shè)備，其輸入/輸出接口電性連接至第二連接端子，其中當(dāng)使能信號(hào)為第一電平或第二電平時(shí)，該外圍設(shè)備與第二連接端子對(duì)應(yīng)地電性隔離或電性連接。根據(jù)本發(fā)明，通過(guò)引入上述控制模塊，開(kāi)啟或關(guān)斷該復(fù)用引腳與外部線路的電性連接，既可避免初始化復(fù)位期間對(duì)該復(fù)用引腳的電平電壓造成干擾，又能保證在正常工作期間實(shí)現(xiàn)該引腳的復(fù)用功能，因此可節(jié)約系統(tǒng)的維護(hù)成本，提高運(yùn)作穩(wěn)定性和可靠性。
文檔編號(hào)G06F1/24GK102478940SQ20101056910
公開(kāi)日2012年5月30日 申請(qǐng)日期2010年11月24日 優(yōu)先權(quán)日2010年11月24日
發(fā)明者季海毅 申請(qǐng)人:英業(yè)達(dá)股份有限公司