專利名稱：一種數(shù)據(jù)通信命令表的配置存儲系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明屬于計算機數(shù)據(jù)通信技術(shù)領(lǐng)域，涉及一種數(shù)據(jù)通信命令表的配置存儲系統(tǒng) 及方法。
背景技術(shù)：
數(shù)據(jù)總線越來越廣泛的被使用，許多實際計算機應(yīng)用系統(tǒng)要求數(shù)據(jù)總線要有確定 性，為保證確定性，數(shù)據(jù)總線往往采用數(shù)據(jù)通信命令表來控制其總線操作。目前，數(shù)據(jù)總線 數(shù)據(jù)通信命令表的配置存儲主要由外部并行接口的可編程只讀存儲器存儲，如閃速存儲 器(Flash Memory)、紫外線擦除的可編程只讀存儲器(ROM)等；或者由數(shù)據(jù)總線接口芯片 內(nèi)部主機可訪問的隨機存取存儲器(RAM)配置存儲。若采用外部并行接口的可編程只讀存 儲器配置存儲可保證數(shù)據(jù)通信命令表的完整性，但并行接口的可編程只讀存儲器的在線編 程需要專用的電路，成本高；若采用數(shù)據(jù)總線接口芯片內(nèi)部隨機存取存儲器(RAM)配置存 儲數(shù)據(jù)通信命令表，數(shù)據(jù)通信命令表需由主機寫入內(nèi)部隨機存取存儲器(RAM)中，如果主 機發(fā)生故障，故障可能蔓延到數(shù)據(jù)通信命令表、進而影響整個數(shù)據(jù)總線通信網(wǎng)絡(luò)，數(shù)據(jù)總線 通信的完整性難以保證。

發(fā)明內(nèi)容
為了解決背景技術(shù)中所存在的技術(shù)問題，本發(fā)明提出了一種數(shù)據(jù)通信命令表的配 置存儲方法，采用獨立的串行可編程只讀存儲器(PROM)配置存儲數(shù)據(jù)通信命令表，能保證 高完整性、數(shù)據(jù)通信命令表修改、加載簡單方便。本發(fā)明的技術(shù)解決方案是一種數(shù)據(jù)通信命令表的配置存儲系統(tǒng)，其特殊之處 在于所述存儲系統(tǒng)包括串行可編程只讀存儲器(PR0M)、時序控制電路模塊、映射隨機 存取存儲器(RAM)以及數(shù)據(jù)總線接口芯片；所述時序控制電路模塊和映射隨機存取存儲 器(RAM)設(shè)置在數(shù)據(jù)總線接口芯片內(nèi)；所述時序控制電路模塊與串行可編程只讀存儲器 (PROM)連接。上述串行可編程只讀存儲器(PROM)包括JTAG接口，外部計算機通過此JTAG接口 修改所述串行可編程只讀存儲器(PROM)的內(nèi)容。上述串行可編程只讀存儲器(PROM)是XC18V04、XCF32P或EP16?！N數(shù)據(jù)通信命令表的配置存儲方法，其特殊之處在于所述方法包括以下步 驟1)生成數(shù)據(jù)通信命令表存儲格式的文件；2)將生成的文件數(shù)據(jù)寫入串行可編程只讀存儲器(PROM)；3)由時序控制電路模塊將寫入串行可編程只讀存儲器(PROM)的數(shù)據(jù)通信命令表 數(shù)據(jù)讀出，并將讀出的數(shù)據(jù)寫入內(nèi)部映射隨機存取存儲器(RAM)。上述步驟2)中生成的文件數(shù)據(jù)寫入串行可編程只讀存儲器(PROM)的具體步驟 是
2. 1)運行于外部調(diào)試計算機上的編程軟件加載數(shù)據(jù)通信命令表存儲格式文件；2. 2)外部調(diào)試計算機控制外部JTAG接口調(diào)試設(shè)備將數(shù)據(jù)通信命令表數(shù)據(jù)寫入串 行可編程只讀存儲器(PROM)；同時將串行可編程只讀存儲器(PROM)的數(shù)據(jù)輸出模式設(shè)置 為并行輸出模式。上述步驟3)中將寫入串行可編程只讀存儲器(PROM)的數(shù)據(jù)讀操作與內(nèi)部映射隨 機存取存儲器(RAM)寫操作的具體步驟是3. 1)進入準(zhǔn)備狀態(tài)，時序控制電路模塊在此狀態(tài)下對外部串行可編程只讀存儲器 (PROM)輸出片選使能信號PR0M_CE和輸出使能信號PR0M_0E ；3. 2)時序控制電路模塊開始向串行可編程只讀存儲器(PROM)發(fā)送驅(qū)動時鐘信號 PR0M_CLK，同時從串行可編程只讀存儲器(PROM)的數(shù)據(jù)輸出信號線PR0M_DATA[7:0]上讀 取8位數(shù)據(jù)并緩存；3. 3)時序控制電路模塊繼續(xù)向串行可編程只讀存儲器(PROM)發(fā)送驅(qū)動時鐘信號 PR0M_CLK,讀取第2個8位數(shù)據(jù)并緩存；3. 4)時序控制電路模塊得到第3個8位數(shù)據(jù)并緩存，進入讀寫狀態(tài)；3. 5)時序控制電路模塊獲取第4個8位數(shù)據(jù)，將得到的4個8位數(shù)據(jù)組合成16位 或32位數(shù)據(jù)；3. 6)時序控制電路模塊向內(nèi)部映射隨機存取存儲器(RAM)輸出寫控制信號TAB_ WE、寫地址信號TAB_ADDR[n:0]和數(shù)據(jù)信號TAB_DATA[32/160]，將數(shù)據(jù)寫入內(nèi)部映射隨機 存取存儲器(RAM)；3. 7)時序控制電路模塊對寫入的數(shù)據(jù)進行校驗和計算并緩存；3. 8)時序控制電路模塊判斷是否需讀取后續(xù)數(shù)據(jù)，若需要，增加寫地址，返回步驟 3. 1)繼續(xù)進行。上述步驟3)之后還包括有步驟4)時序控制電路模塊進入數(shù)據(jù)校驗狀態(tài)，檢查中 間記錄的標(biāo)志數(shù)據(jù)、比對校驗和數(shù)據(jù)、對加載過程和數(shù)據(jù)通信命令表的完整性進行檢查，并 產(chǎn)生TAB_D0NE信號。上述數(shù)據(jù)通信命令表存儲格式的文件是串行可編程只讀存儲器(PROM)可以進行 編程處理的Intel MCS-86 Hex Object格式文件。上述步驟3. 3)中時鐘信號PR0M_CLK的頻率是20MHz-30MHz。本發(fā)明采用獨立的串行可編程只讀存儲器(PROM)配置存儲數(shù)據(jù)通信命令表，能 保證高完整性；串行可編程只讀存儲器(PROM)帶有JTAG接口，數(shù)據(jù)通信命令表修改、加載 簡單方便；另外，與FLASH相比，串行可編程只讀存儲器(PROM)成本低廉。


圖1是本發(fā)明的結(jié)構(gòu)示意圖；圖2是本發(fā)明中數(shù)據(jù)通信命令表文件格式示意圖；圖3是本發(fā)明時序控制電路模塊工作流程圖；圖4是本發(fā)明時序控制電路模塊工作時序圖。
具體實施例方式參見圖1，本發(fā)明是一種數(shù)據(jù)通信命令表的配置存儲系統(tǒng)及方法，該系統(tǒng)包括串行 可編程只讀存儲器(PROM) 1、時序控制電路模塊2、映射隨機存取存儲器(RAM)3，串行可編 程只讀存儲器(PROM) 1在數(shù)據(jù)總線接口芯片4外部存貯數(shù)據(jù)通信命令表；在數(shù)據(jù)總線接口 芯片4內(nèi)部嵌入時序控制電路模塊2和映射隨機存取存儲器(RAM)3 ；數(shù)據(jù)總線接口芯片4 上電或復(fù)位后，時序控制電路模塊2自動將外部串行可編程只讀存儲器(PROM)I中的調(diào)度 表搬到內(nèi)部的映射隨機存取存儲器(RAM) 3中并進行CRC校驗和完整性檢查，完成后數(shù)據(jù) 總線接口芯片4按數(shù)據(jù)通信命令表執(zhí)行相應(yīng)的總線操作。串行可編程只讀存儲器(PROM)I 帶有JTAG接口 ；型號為XC18V04、XCF32P或EP16等帶有JTAG編程接口的器件，外部計算 機5通過此JTAG接口修改串行可編程只讀存儲器(PROM)I的內(nèi)容。時序控制電路模塊 2是一包含狀態(tài)機的復(fù)雜時序邏輯電路，實現(xiàn)數(shù)據(jù)通信命令表自加載；映射隨機存取存儲 器(RAM) 3是嵌入的單端口隨機存取存儲器(RAM)；數(shù)據(jù)通信命令表文件格式采用Intel MCS-86Hex0bject文件格式。時序控制電路模塊2可根據(jù)外接串行可編程只讀存儲器 (PROM) 1特性通過外部引腳設(shè)置讀時鐘，時鐘頻率在一定范圍內(nèi)可變(如20ΜΗζ-30ΜΗζ)， 由時序控制電路模塊2內(nèi)部的鎖相環(huán)電路子模塊(PLL) 21來實現(xiàn)。參見圖2，本發(fā)明中數(shù)據(jù)通信命令表數(shù)據(jù)的目標(biāo)碼表示采用Intel MCS-86Hex Object格式，數(shù)據(jù)通信命令表存儲格式文件后綴名為“.mcS”，文件為美國標(biāo)準(zhǔn)信息交換 標(biāo)準(zhǔn)碼(ASCII)的文本形式，文件分為若干段，每段存放64K字節(jié)的數(shù)據(jù)，不足部分要用00 填充。每行數(shù)據(jù)都要校驗，校驗和部分的二進制數(shù)同此行其他二進制數(shù)相加結(jié)果的低字節(jié) 為0，其他二進制數(shù)指校驗和以前所有字節(jié)，包括規(guī)定部分和偏移地址。本發(fā)明中的數(shù)據(jù)通信命令表的配置存儲方法，包括以下步驟1)生成數(shù)據(jù)通信命令表存儲格式的文件；2)將生成的文件數(shù)據(jù)寫入串行可編程只讀存儲器(PROM)；具體步驟是2. 1)運行與外部調(diào)試計算機5上的編程軟件加載數(shù)據(jù)通信命令表存儲格式文件；2. 2)外部調(diào)試計算機5控制外部JTAG接口調(diào)試設(shè)備6將數(shù)據(jù)通信命令表數(shù)據(jù)寫 入串行可編程只讀存儲器(PROM)I ；同時將串行可編程只讀存儲器(PROM)I的數(shù)據(jù)輸出模 式設(shè)置為并行輸出模式。3)時序控制電路模塊2將已寫入串行可編程只讀存儲器(PROM)的數(shù)據(jù)通信命令 表數(shù)據(jù)進行讀操作；具體步驟參見圖3 ；本發(fā)明中時序控制電路模塊2在工作時的時序圖參 見圖4 3. 1)進入準(zhǔn)備狀態(tài)，時序控制電路模塊2在此狀態(tài)下對外部串行可編程只讀存儲 器(PROM) 1輸出片選使能信號PR0M_CE和輸出使能信號PR0M_0E ；3. 2)時序控制電路模塊2開始向串行可編程只讀存儲器(PROM) 1發(fā)送驅(qū)動時鐘 信號PR0M_CLK，同時從串行可編程只讀存儲器(PROM) 1的數(shù)據(jù)輸出信號線PR0M_DATA[7:0] 上讀取8位數(shù)據(jù)并緩存；3. 3)時序控制電路模塊2繼續(xù)向串行可編程只讀存儲器(PROM)發(fā)送驅(qū)動時鐘信 號PR0M_CLK，讀取第2個8位數(shù)據(jù)并緩存；3. 4)時序控制電路模塊2得到第3個8位數(shù)據(jù)并緩存，進入讀寫狀態(tài)；3. 5)時序控制電路模塊2獲取第4個8位數(shù)據(jù)，將得到的4個8位數(shù)據(jù)組合成16位或32位數(shù)據(jù)；3.6)時序控制電路模塊2向內(nèi)部映射隨機存取存儲器(RAM)3輸出寫控制信號 TAB_WE、寫地址信號TAB_ADDR[n:0]和數(shù)據(jù)信號TAB_DATA[32/160]，將數(shù)據(jù)寫入內(nèi)部映射 隨機存取存儲器(RAM) 3 ；3. 7)時序控制電路模塊2對寫入的數(shù)據(jù)進行校驗和計算并緩存；3. 8)時序控制電路模塊2判斷是否需讀取后續(xù)數(shù)據(jù)，若需要，增加寫地址，返回步 驟3. 1)繼續(xù)進行。4)時序控制電路模塊2進入數(shù)據(jù)校驗狀態(tài)，檢查中間記錄的標(biāo)志數(shù)據(jù)、比對校驗 和數(shù)據(jù)、對加載過程和數(shù)據(jù)通信命令表的完整性進行檢查，若未檢測到錯誤，將產(chǎn)生TAB_ DONE指示信號。
權(quán)利要求
1.一種數(shù)據(jù)通信命令表的配置存儲系統(tǒng)，其特征在于所述存儲系統(tǒng)包括串行可編程 只讀存儲器(PR0M)、時序控制電路模塊、映射隨機存取存儲器(RAM)以及數(shù)據(jù)總線接口芯 片；所述時序控制電路模塊和映射隨機存取存儲器(RAM)設(shè)置在數(shù)據(jù)總線接口芯片內(nèi)；所 述時序控制電路模塊與串行可編程只讀存儲器(PROM)連接。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)通信命令表的配置存儲系統(tǒng)，其特征在于所述串行可 編程只讀存儲器(PROM)包括JTAG接口，外部計算機通過此JTAG接口修改所述串行可編程 只讀存儲器(PROM)的內(nèi)容。
3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)通信命令表的配置存儲方法，其特征在于所述串行可 編程只讀存儲器(PROM)是)(C18V04、XCF32P或EP16。
4.一種數(shù)據(jù)通信命令表的配置存儲方法，其特征在于所述方法包括以下步驟1)生成數(shù)據(jù)通信命令表存儲格式的文件；2)將生成的文件數(shù)據(jù)寫入串行可編程只讀存儲器(PROM)；3)由時序控制電路模塊將寫入串行可編程只讀存儲器(PROM)的數(shù)據(jù)通信命令表數(shù)據(jù) 讀出，并將讀出的數(shù)據(jù)寫入內(nèi)部映射隨機存取存儲器(RAM)。
5.根據(jù)權(quán)利要求4所述的數(shù)據(jù)通信命令表的配置存儲方法，其特征在于所述步驟2) 中生成的文件數(shù)據(jù)寫入串行可編程只讀存儲器(PROM)的具體步驟是2.1)加載數(shù)據(jù)通信命令表存儲格式文件；2.2)通過JTAG接口將數(shù)據(jù)通信命令表數(shù)據(jù)寫入串行可編程只讀存儲器(PROM)；同時 將串行可編程只讀存儲器(PROM)的數(shù)據(jù)輸出模式設(shè)置為并行輸出模式。
6.根據(jù)權(quán)利要求5所述的數(shù)據(jù)通信命令表的配置存儲方法，其特征在于所述步驟3) 中將寫入串行可編程只讀存儲器(PROM)的數(shù)據(jù)讀操作與內(nèi)部映射隨機存取存儲器(RAM) 寫操作的具體步驟是3.1)進入準(zhǔn)備狀態(tài)，時序控制電路模塊在此狀態(tài)下對外部串行可編程只讀存儲器 (PROM)輸出片選使能信號PR0M_CE和輸出使能信號PR0M_0E ；3.2)時序控制電路模塊開始向串行可編程只讀存儲器(PROM)發(fā)送驅(qū)動時鐘信號 PR0M_CLK，同時從串行可編程只讀存儲器(PROM)的數(shù)據(jù)輸出信號線PR0M_DATA[7:0]上讀 取8位數(shù)據(jù)并緩存；3.3)時序控制電路模塊繼續(xù)向串行可編程只讀存儲器(PROM)發(fā)送驅(qū)動時鐘信號 PR0M_CLK,讀取第2個8位數(shù)據(jù)并緩存；3.4)時序控制電路模塊得到第3個8位數(shù)據(jù)并緩存，進入讀寫狀態(tài)；3. 5)時序控制電路模塊獲取第4個8位數(shù)據(jù)，將得到的4個8位數(shù)據(jù)組合成16位或 32位數(shù)據(jù)；3. 6)時序控制電路模塊向內(nèi)部映射隨機存取存儲器(RAM)輸出寫控制信號TAB_WE、寫 地址信號TAB_ADDR[n:0]和數(shù)據(jù)信號TAB_DATA[32/16:0]，將數(shù)據(jù)寫入內(nèi)部映射隨機存取 存儲器(RAM)；3. 7)時序控制電路模塊對寫入的數(shù)據(jù)進行校驗和計算并緩存；3.8)時序控制電路模塊判斷是否需讀取后續(xù)數(shù)據(jù)，若需要，增加寫地址，返回步驟 3. 1)繼續(xù)進行。
7.根據(jù)權(quán)利要求4或5或6所述的數(shù)據(jù)總線數(shù)據(jù)通信命令表的存儲方法，其特征在于所述步驟幻之后還包括有步驟4)時序控制電路模塊進入數(shù)據(jù)校驗狀態(tài)，檢查中間記錄的 標(biāo)志數(shù)據(jù)、比對校驗和數(shù)據(jù)、對加載過程和數(shù)據(jù)通信命令表的完整性進行檢查，并產(chǎn)生TAB_ DONE信號。
8.根據(jù)權(quán)利要求4所述的數(shù)據(jù)總線數(shù)據(jù)通信命令表的存儲方法，其特征在于所述 數(shù)據(jù)通信命令表存儲格式的文件是串行可編程只讀存儲器(PROM)可以進行編程處理的 Intel MCS-86Hex Object 格式文件。
9.根據(jù)權(quán)利要求6所述的數(shù)據(jù)總線數(shù)據(jù)通信命令表的存儲方法，其特征在于所述步 驟3. 3)中時鐘信號raOM_CLK的頻率是20MHz-30MHz。
全文摘要
本發(fā)明提出了一種數(shù)據(jù)通信命令表的配置存儲系統(tǒng)，該存儲系統(tǒng)包括串行可編程只讀存儲器(PROM)、時序控制電路模塊、映射隨機存取存儲器(RAM)以及數(shù)據(jù)總線接口芯片；時序控制電路模塊和映射隨機存取存儲器(RAM)設(shè)置在數(shù)據(jù)總線接口芯片內(nèi)；時序控制電路模塊與串行可編程只讀存儲器(PROM)連接。本發(fā)明的一種數(shù)據(jù)通信命令表的配置存儲方法，采用獨立的串行可編程只讀存儲器(PROM)配置存儲數(shù)據(jù)通信命令表，能保證高完整性、數(shù)據(jù)通信命令表修改、加載簡單方便。
文檔編號G06F13/38GK102129416SQ20101057480
公開日2011年7月20日 申請日期2010年12月7日 優(yōu)先權(quán)日2010年12月7日
發(fā)明者張喜民, 程俊強, 許宏杰, 魏婷 申請人:中國航空工業(yè)集團公司第六三一研究所