專利名稱：：快閃存儲(chǔ)裝置及其數(shù)據(jù)存取方法快閃存儲(chǔ)裝置及其數(shù)據(jù)存取方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)存儲(chǔ)器，特別是有關(guān)快閃存儲(chǔ)器。技術(shù)背景一般的快閃存儲(chǔ)裝置包括一控制器及一快閃存儲(chǔ)器(flashmemory)，用以為一主機(jī)儲(chǔ)存數(shù)據(jù)。當(dāng)主機(jī)欲儲(chǔ)存數(shù)據(jù)至快閃存儲(chǔ)裝置，主機(jī)會(huì)向快閃存儲(chǔ)裝置發(fā)送寫入命令，控制器再依據(jù)寫入命令將數(shù)據(jù)寫入快閃存儲(chǔ)器。當(dāng)主機(jī)欲自快閃存儲(chǔ)裝置讀取數(shù)據(jù)，主機(jī)會(huì)向快閃存儲(chǔ)裝置發(fā)送讀取命令，控制器再依據(jù)讀取命令自快閃存儲(chǔ)器讀取數(shù)據(jù)后傳送至主機(jī)。當(dāng)主機(jī)發(fā)出寫入命令要求快閃存儲(chǔ)裝置寫入一定數(shù)量的數(shù)據(jù)，“快閃存儲(chǔ)器所實(shí)際存取的數(shù)據(jù)量”與“主機(jī)要求寫入的數(shù)據(jù)量”不一定會(huì)相同。一般而言，“快閃存儲(chǔ)器實(shí)際存取的數(shù)據(jù)量”會(huì)大于“主機(jī)要求寫入的數(shù)據(jù)量”。當(dāng)主機(jī)所要求寫入的快閃存儲(chǔ)器地址已儲(chǔ)存數(shù)據(jù)，控制器必須先將快閃存儲(chǔ)器對應(yīng)于該地址的區(qū)塊的數(shù)據(jù)清除，才能將新數(shù)據(jù)寫入快閃存儲(chǔ)器對應(yīng)于該地址的區(qū)塊。若新數(shù)據(jù)與該區(qū)塊所儲(chǔ)存的舊數(shù)據(jù)地址不完全重疊，控制器尚需先將舊數(shù)據(jù)復(fù)制以與新數(shù)據(jù)合并，再將合并后的新數(shù)據(jù)寫入已清除數(shù)據(jù)的區(qū)塊。此等數(shù)據(jù)復(fù)制、數(shù)據(jù)清除的動(dòng)作都會(huì)增加控制器的額外負(fù)擔(dān)，延長執(zhí)行寫入命令所需的時(shí)間，并降低快閃存儲(chǔ)裝置的效能?？扉W存儲(chǔ)裝置的工作效率有多個(gè)衡量標(biāo)準(zhǔn)，其中一衡量標(biāo)準(zhǔn)為寫入放大比率值(writeamplifierindex，WAI)。寫入放大比率值是等于“快閃存儲(chǔ)器實(shí)際存取的數(shù)據(jù)量”除以“主機(jī)要求寫入的數(shù)據(jù)量”的值，用以衡量快閃存儲(chǔ)裝置的控制器的效能高低。在主機(jī)要求寫入相同的數(shù)據(jù)量時(shí)，當(dāng)寫入放大比率值愈大，控制器所實(shí)際要求快閃存儲(chǔ)器存取的數(shù)據(jù)量愈多，造成較長的延遲時(shí)間，表示快閃存儲(chǔ)裝置的控制器的效能愈低。相反的，當(dāng)寫入放大比率值愈小，控制器所實(shí)際要求快閃存儲(chǔ)器存取的數(shù)據(jù)量愈少，可減少完成寫入命令所需的時(shí)間，表示快閃存儲(chǔ)裝置的控制器的效能愈高。為了提升快閃存儲(chǔ)裝置的效能，必須盡可能降低“寫入放大比率值”。因此，本發(fā)明提供一種快閃存儲(chǔ)裝置的數(shù)據(jù)存取方法，可降低寫入放大比率值，以有效提升快閃存儲(chǔ)裝置的效能。
發(fā)明內(nèi)容有鑒于此，本發(fā)明的目的在于提供一種快閃存儲(chǔ)裝置的數(shù)據(jù)存取方法，降低寫入放大比率值，以有效提升快閃存儲(chǔ)裝置的效能。根據(jù)本發(fā)明一方面提供一種快閃存儲(chǔ)裝置的數(shù)據(jù)存取方法，其中該快閃存儲(chǔ)裝置包括一快閃存儲(chǔ)器，其特征在于，該方法包括下列步驟自一主機(jī)接收一寫入數(shù)據(jù)及一寫入邏輯地址；依據(jù)該寫入數(shù)據(jù)計(jì)算一累計(jì)總和值(runningsum)；決定是否該快閃存儲(chǔ)器中儲(chǔ)存具有該累計(jì)總和值的一目標(biāo)數(shù)據(jù)；若該快閃存儲(chǔ)器中已儲(chǔ)存該目標(biāo)數(shù)據(jù)，自該快閃存儲(chǔ)器讀取該目標(biāo)數(shù)據(jù)；決定是否該目標(biāo)數(shù)據(jù)與該寫入數(shù)據(jù)相同；以及若該目標(biāo)數(shù)據(jù)與該寫入數(shù)據(jù)相同，于一重新對應(yīng)表(Remappingtable)中記錄該目標(biāo)數(shù)據(jù)的一原邏輯地址與該寫入邏輯地址的對應(yīng)關(guān)系，且不將該寫入數(shù)據(jù)寫入該快閃存儲(chǔ)器。根據(jù)本發(fā)明另一方面還提供一種快閃存儲(chǔ)裝置，耦接至一主機(jī)，其特征在于，包括一快閃存儲(chǔ)器，供數(shù)據(jù)儲(chǔ)存；以及一控制器，自該主機(jī)接收一寫入數(shù)據(jù)及一寫入邏輯地址，依據(jù)該寫入數(shù)據(jù)計(jì)算一累計(jì)總和值，決定是否該快閃存儲(chǔ)器中儲(chǔ)存具有該累計(jì)總和值的一目標(biāo)數(shù)據(jù)，若該快閃存儲(chǔ)器中已儲(chǔ)存該目標(biāo)數(shù)據(jù)則自該快閃存儲(chǔ)器讀取該目標(biāo)數(shù)據(jù)，決定是否該目標(biāo)數(shù)據(jù)與該寫入數(shù)據(jù)相同，以及若該目標(biāo)數(shù)據(jù)與該寫入數(shù)據(jù)相同，于一重新對應(yīng)表中記錄該目標(biāo)數(shù)據(jù)的一原邏輯地址與該寫入邏輯地址的對應(yīng)關(guān)系，且不將該寫入數(shù)據(jù)寫入該快閃存儲(chǔ)器。本發(fā)明的有益技術(shù)效果是本發(fā)明的快閃存儲(chǔ)裝置及其數(shù)據(jù)存取方法，可降低寫入放大比率值，以有效提升快閃存儲(chǔ)裝置的效能。為了讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉數(shù)較佳實(shí)施例，并配合附圖作詳細(xì)說明如下圖1是依據(jù)本發(fā)明的數(shù)據(jù)儲(chǔ)存系統(tǒng)的區(qū)塊圖；圖2是依據(jù)本發(fā)明的快閃存儲(chǔ)裝置的數(shù)據(jù)寫入方法的流程圖；圖3為依據(jù)本發(fā)明的累計(jì)總和值與邏輯地址對應(yīng)表的示意圖；圖4為依據(jù)本發(fā)明的重新對應(yīng)表的示意圖；以及圖5為依據(jù)本發(fā)明的快閃存儲(chǔ)裝置的數(shù)據(jù)讀取方法的流程圖。具體實(shí)施例方式圖1是依據(jù)本發(fā)明的數(shù)據(jù)儲(chǔ)存系統(tǒng)100的區(qū)塊圖。數(shù)據(jù)儲(chǔ)存系統(tǒng)100包括一主機(jī)102及一快閃存儲(chǔ)裝置104。于一實(shí)施例中，快閃存儲(chǔ)裝置104包括控制器106及快閃存儲(chǔ)器108?？扉W存儲(chǔ)器108供數(shù)據(jù)儲(chǔ)存?？刂破?06依據(jù)主機(jī)102所發(fā)出的寫入命令將數(shù)據(jù)寫入快閃存儲(chǔ)器108，并依據(jù)主機(jī)102所發(fā)出的讀取命令自快閃存儲(chǔ)器108讀取數(shù)據(jù)。于一實(shí)施例中，控制器106包括處理器112及存儲(chǔ)器114。處理器112包含一累計(jì)總和計(jì)算模塊122及一數(shù)據(jù)比較模塊124。存儲(chǔ)器114儲(chǔ)存一累計(jì)總和值與邏輯地址對應(yīng)表136及一重新對應(yīng)表138。累計(jì)總和值與邏輯地址對應(yīng)表136記錄快閃存儲(chǔ)器108內(nèi)所儲(chǔ)存的數(shù)據(jù)的累計(jì)總和值及邏輯地址，如圖3所示。重新對應(yīng)表138記錄快閃存儲(chǔ)器108內(nèi)所儲(chǔ)存的具有相同累計(jì)總和值的多筆數(shù)據(jù)的邏輯地址，如圖4所示。圖2是依據(jù)本發(fā)明的數(shù)據(jù)寫入方法的流程圖。當(dāng)控制器106自主機(jī)102收到寫入命令、寫入數(shù)據(jù)、及邏輯地址時(shí)(步驟20，控制器106首先將寫入數(shù)據(jù)132儲(chǔ)存于存儲(chǔ)器114中。接著，處理器112的累計(jì)總和計(jì)算模塊122會(huì)依據(jù)寫入數(shù)據(jù)計(jì)算一累計(jì)總和值(runningsum)(步驟204)。于一實(shí)施例中，該累計(jì)總和值為寫入數(shù)據(jù)的循環(huán)冗余檢驗(yàn)碼(CycleRedundancyCheck,CRC)。接著，控制器106決定是否快閃存儲(chǔ)器108中已儲(chǔ)存一目標(biāo)數(shù)據(jù)，其中該目標(biāo)數(shù)據(jù)的累計(jì)總和值與該寫入數(shù)據(jù)的累計(jì)總和值相同(步驟206)。于一實(shí)施例中，處理器112搜尋累計(jì)總和值與邏輯地址對應(yīng)表136是否儲(chǔ)存該寫入數(shù)據(jù)的累計(jì)總和值。若累計(jì)總和值與邏輯地址對應(yīng)表136已儲(chǔ)存該寫入數(shù)據(jù)的累計(jì)總和值，則決定快閃存儲(chǔ)器108中已儲(chǔ)存該目標(biāo)數(shù)據(jù)。若快閃存儲(chǔ)器108中未儲(chǔ)存該目標(biāo)數(shù)據(jù)(步驟206)，則控制器106將該寫入數(shù)據(jù)132寫入快閃存儲(chǔ)器108(步驟214)，并于累計(jì)總和值與邏輯地址對應(yīng)表136中記錄寫入數(shù)據(jù)的邏輯地址及累計(jì)總和值的對應(yīng)關(guān)系(步驟216)。反之，若快閃存儲(chǔ)器108中已儲(chǔ)存該目標(biāo)數(shù)據(jù)(步驟206)，則控制器106自快閃存儲(chǔ)器108讀取該目標(biāo)數(shù)據(jù)134并儲(chǔ)存至存儲(chǔ)器114(步驟208)。于一實(shí)施例中，處理器112于累計(jì)總和值與邏輯地址對應(yīng)表136中找出對應(yīng)于寫入數(shù)據(jù)的累計(jì)總和值的一目標(biāo)邏輯地址，將該目標(biāo)邏輯地址轉(zhuǎn)換為一目標(biāo)實(shí)體地址，并自快閃存儲(chǔ)器108的該目標(biāo)實(shí)體地址讀取該目標(biāo)數(shù)據(jù)134。接著，控制器106的數(shù)據(jù)比較模塊124比較該寫入數(shù)據(jù)132及該目標(biāo)數(shù)據(jù)134，以決定是否該寫入數(shù)據(jù)132及該目標(biāo)數(shù)據(jù)134相同(步驟210)。若該寫入數(shù)據(jù)132與該目標(biāo)數(shù)據(jù)134相同，則控制器106不將寫入數(shù)據(jù)132寫入快閃存儲(chǔ)器108，僅于重新對應(yīng)表138中記錄該目標(biāo)數(shù)據(jù)的目標(biāo)邏輯地址與該寫入數(shù)據(jù)的邏輯地址的對應(yīng)關(guān)系(步驟21幻。如此，控制器106執(zhí)行寫入命令時(shí)便省略了對快閃存儲(chǔ)器108的實(shí)際寫入動(dòng)作，而可有效減少寫入放大比率值(writeamplifierindex，WAI)，以提升快閃存儲(chǔ)裝置104的效能。若該寫入數(shù)據(jù)132與該目標(biāo)數(shù)據(jù)134不相同(步驟210)，則控制器106將該寫入數(shù)據(jù)132寫入快閃存儲(chǔ)器108(步驟214)，并于累計(jì)總和值與邏輯地址對應(yīng)表136中記錄寫入數(shù)據(jù)的邏輯地址及累計(jì)總和值的對應(yīng)關(guān)系(步驟216)。舉例來說，假設(shè)控制器106自主機(jī)102接收到一第一寫入命令，該第一寫入命令要求控制器106將第一寫入數(shù)據(jù)Dtl寫入第一邏輯地址LA,因此，處理器112首先計(jì)算出第一寫入數(shù)據(jù)Dtl的第一累計(jì)總和值RStl,并搜尋圖3的累計(jì)總和值與邏輯地址對應(yīng)表300是否包含第一累計(jì)總和值的記錄。由于累計(jì)總和值與邏輯地址對應(yīng)表300包含第一累計(jì)總和值的記錄，表示快閃存儲(chǔ)器108已儲(chǔ)存具有第一累計(jì)總和值的第一目標(biāo)數(shù)據(jù)Dtl’，控制器106便自快閃存儲(chǔ)器108讀取第一目標(biāo)數(shù)據(jù)IV以便與第一寫入數(shù)據(jù)Dtl相比較。若第一目標(biāo)數(shù)據(jù)Dtl’與第一寫入數(shù)據(jù)Dtl相同，控制器106便不將第一寫入數(shù)據(jù)Dtl寫入快閃存儲(chǔ)器108，而直接于圖4的重新對應(yīng)表400中記錄第一目標(biāo)數(shù)據(jù)D?！倪壿嫷刂稬Atl與第一寫入數(shù)據(jù)Dtl的邏輯地址LAtltl的對應(yīng)關(guān)系，以減少對快閃存儲(chǔ)器108的寫入數(shù)據(jù)量，從而減少寫入動(dòng)作造成的延遲并提升快閃存儲(chǔ)裝置104的效能。假設(shè)控制器106接著自主機(jī)102接收到一第二寫入命令，該第二寫入命令要求控制器106將第二寫入數(shù)據(jù)D1寫入第二邏輯地址LA1(I。因此，處理器112首先計(jì)算出第二寫入數(shù)據(jù)D1的第二累計(jì)總和值RS1,并搜尋圖3的累計(jì)總和值與邏輯地址對應(yīng)表300是否包含第二累計(jì)總和值RS1的記錄。由于累計(jì)總和值與邏輯地址對應(yīng)表300包含第二累計(jì)總和值RS1的記錄，表示快閃存儲(chǔ)器108已儲(chǔ)存具有第二累計(jì)總和值RS1的第二目標(biāo)數(shù)據(jù)D/，控制器106便自快閃存儲(chǔ)器108讀取第二目標(biāo)數(shù)據(jù)D/以便與第二寫入數(shù)據(jù)D1相比較。若第二目標(biāo)數(shù)據(jù)D/與第二寫入數(shù)據(jù)D1相同，控制器106便不將第二寫入數(shù)據(jù)D1寫入快閃存儲(chǔ)器108，而直接于圖4的重新對應(yīng)表400中記錄第二目標(biāo)數(shù)據(jù)D/的邏輯地址LA1與第二寫入數(shù)據(jù)D1的邏輯地址LAltl的對應(yīng)關(guān)系，以減少對快閃存儲(chǔ)器108的寫入數(shù)據(jù)量，從而減少寫入動(dòng)作造成的延遲并提升快閃存儲(chǔ)裝置104的效能。圖5為依據(jù)本發(fā)明的快閃存儲(chǔ)裝置104的數(shù)據(jù)讀取方法500的流程圖。首先，快閃存儲(chǔ)裝置500自主機(jī)102接收一讀取邏輯地址(步驟50。接著，控制器106搜尋重新對應(yīng)表138，以找到與該讀取邏輯地址相對應(yīng)的一原邏輯地址(步驟50。以圖4的重新對應(yīng)表400為例，若讀取邏輯地址為ΙΛ、LA00,LA01,LA02,則可找到對應(yīng)的原邏輯地址ΙΛ。若讀取邏輯地址為ΙΛ、LA10,LA11,則可找到對應(yīng)的原邏輯地址LA115接著，控制器106轉(zhuǎn)換該原邏輯地址為一實(shí)體地址(步驟504)，并自快閃存儲(chǔ)器的該實(shí)體地址讀取一讀出數(shù)據(jù)(步驟506)。舉例來說，讀取邏輯地址UVLAc^LAc1PLAci2的對應(yīng)的原邏輯地址LAtl皆可轉(zhuǎn)換為同一實(shí)體地址，從而自快閃存儲(chǔ)器108讀出相同的數(shù)據(jù)。最后，控制器106輸出該讀出數(shù)據(jù)至主機(jī)102(步驟508)。雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，任何熟悉此項(xiàng)技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作出種種等同的改變或替換，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的本申請權(quán)利要求范圍所界定的為準(zhǔn)。權(quán)利要求1.一種快閃存儲(chǔ)裝置的數(shù)據(jù)存取方法，其中該快閃存儲(chǔ)裝置包括一快閃存儲(chǔ)器，其特征在于，該方法包括下列步驟自一主機(jī)接收一寫入數(shù)據(jù)及一寫入邏輯地址；依據(jù)該寫入數(shù)據(jù)計(jì)算一累計(jì)總和值；決定是否該快閃存儲(chǔ)器中儲(chǔ)存具有該累計(jì)總和值的一目標(biāo)數(shù)據(jù)；若該快閃存儲(chǔ)器中已儲(chǔ)存該目標(biāo)數(shù)據(jù)，自該快閃存儲(chǔ)器讀取該目標(biāo)數(shù)據(jù)；決定是否該目標(biāo)數(shù)據(jù)與該寫入數(shù)據(jù)相同；以及若該目標(biāo)數(shù)據(jù)與該寫入數(shù)據(jù)相同，于一重新對應(yīng)表中記錄該目標(biāo)數(shù)據(jù)的一原邏輯地址與該寫入邏輯地址的對應(yīng)關(guān)系，且不將該寫入數(shù)據(jù)寫入該快閃存儲(chǔ)器。2.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)裝置的數(shù)據(jù)存取方法，其特征在于，該方法還包括若該快閃存儲(chǔ)器中尚未儲(chǔ)存具有該累計(jì)總和值的該目標(biāo)數(shù)據(jù)，將該寫入數(shù)據(jù)寫入該快閃存儲(chǔ)器；以及于將該寫入數(shù)據(jù)寫入該快閃存儲(chǔ)器后，于一累計(jì)總和值與實(shí)體地址對應(yīng)表中記錄該寫入邏輯地址及該累計(jì)總和值的對應(yīng)關(guān)系。3.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)裝置的數(shù)據(jù)存取方法，其特征在于，該方法還包括若該目標(biāo)數(shù)據(jù)與該寫入數(shù)據(jù)不相同，將該寫入數(shù)據(jù)寫入該快閃存儲(chǔ)器；以及于將該寫入數(shù)據(jù)寫入該快閃存儲(chǔ)器后，于一累計(jì)總和值與實(shí)體地址對應(yīng)表中記錄該寫入邏輯地址及該累計(jì)總和值的對應(yīng)關(guān)系。4.根據(jù)權(quán)利要求2所述的快閃存儲(chǔ)裝置的數(shù)據(jù)存取方法，其特征在于，是否該快閃存儲(chǔ)器中儲(chǔ)存該目標(biāo)數(shù)據(jù)的決定步驟，包括依據(jù)該寫入數(shù)據(jù)的該累計(jì)總和值搜尋該累計(jì)總和值與實(shí)體地址對應(yīng)表；以及若該累計(jì)總和值與實(shí)體地址對應(yīng)表中記錄有包含該累計(jì)總和值的對應(yīng)關(guān)系，則決定該快閃存儲(chǔ)器中儲(chǔ)存該目標(biāo)數(shù)據(jù)。5.根據(jù)權(quán)利要求2所述的快閃存儲(chǔ)裝置的數(shù)據(jù)存取方法，其特征在于，該目標(biāo)數(shù)據(jù)的讀取步驟包括依據(jù)該累計(jì)總和值與實(shí)體地址對應(yīng)表決定對應(yīng)于該累計(jì)總和值的一目標(biāo)邏輯地址；轉(zhuǎn)換該目標(biāo)邏輯未指為一目標(biāo)實(shí)體地址；以及依據(jù)該目標(biāo)實(shí)體地址自該快閃存儲(chǔ)器讀取該目標(biāo)數(shù)據(jù)。6.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)裝置的數(shù)據(jù)存取方法，其特征在于，該累計(jì)總和值為循環(huán)冗余檢驗(yàn)碼。7.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)裝置的數(shù)據(jù)存取方法，其特征在于，該方法還包括自該主機(jī)接收一讀取邏輯地址；搜尋該重新對應(yīng)表，以找到與該讀取邏輯地址相對應(yīng)的一原讀取邏輯地址；轉(zhuǎn)換該原讀取邏輯地址為一讀取實(shí)體地址；依據(jù)該讀取實(shí)體地址自該快閃存儲(chǔ)器讀取一讀出數(shù)據(jù)；以及將該讀出數(shù)據(jù)輸出至該主機(jī)。8.一種快閃存儲(chǔ)裝置，耦接至一主機(jī)，其特征在于，包括一快閃存儲(chǔ)器，供數(shù)據(jù)儲(chǔ)存；以及一控制器，自該主機(jī)接收一寫入數(shù)據(jù)及一寫入邏輯地址，依據(jù)該寫入數(shù)據(jù)計(jì)算一累計(jì)總和值，決定是否該快閃存儲(chǔ)器中儲(chǔ)存具有該累計(jì)總和值的一目標(biāo)數(shù)據(jù)，若該快閃存儲(chǔ)器中已儲(chǔ)存該目標(biāo)數(shù)據(jù)則自該快閃存儲(chǔ)器讀取該目標(biāo)數(shù)據(jù)，決定是否該目標(biāo)數(shù)據(jù)與該寫入數(shù)據(jù)相同，以及若該目標(biāo)數(shù)據(jù)與該寫入數(shù)據(jù)相同，于一重新對應(yīng)表中記錄該目標(biāo)數(shù)據(jù)的一原邏輯地址與該寫入邏輯地址的對應(yīng)關(guān)系，且不將該寫入數(shù)據(jù)寫入該快閃存儲(chǔ)器。9.根據(jù)權(quán)利要求8所述的快閃存儲(chǔ)裝置，其特征在于，該控制器包括一存儲(chǔ)器，用以儲(chǔ)存該寫入數(shù)據(jù)、該目標(biāo)數(shù)據(jù)、以及該重新對應(yīng)表；以及一處理器，包括一累計(jì)總和計(jì)算模塊，計(jì)算該寫入數(shù)據(jù)的該累計(jì)總和值；以及一數(shù)據(jù)比較模塊，比較該寫入數(shù)據(jù)與該目標(biāo)數(shù)據(jù)以決定該目標(biāo)數(shù)據(jù)與該寫入數(shù)據(jù)是否相同。10.根據(jù)權(quán)利要求8所述的快閃存儲(chǔ)裝置，其特征在于，若該快閃存儲(chǔ)器中尚未儲(chǔ)存具有該累計(jì)總和值的該目標(biāo)數(shù)據(jù)，該控制器將該寫入數(shù)據(jù)寫入該快閃存儲(chǔ)器，以及于一累計(jì)總和值與實(shí)體地址對應(yīng)表中記錄該寫入邏輯地址及該累計(jì)總和值的對應(yīng)關(guān)系。11.根據(jù)權(quán)利要求8所述的快閃存儲(chǔ)裝置，其特征在于，若該目標(biāo)數(shù)據(jù)與該寫入數(shù)據(jù)不相同，該控制器將該寫入數(shù)據(jù)寫入該快閃存儲(chǔ)器，以及于一累計(jì)總和值與實(shí)體地址對應(yīng)表中記錄該寫入邏輯地址及該累計(jì)總和值的對應(yīng)關(guān)系。12.根據(jù)權(quán)利要求10所述的快閃存儲(chǔ)裝置，其特征在于，當(dāng)該控制器決定是否該快閃存儲(chǔ)器中儲(chǔ)存該目標(biāo)數(shù)據(jù)時(shí)，該控制器依據(jù)該寫入數(shù)據(jù)的該累計(jì)總和值搜尋該累計(jì)總和值與實(shí)體地址對應(yīng)表，以及若該累計(jì)總和值與實(shí)體地址對應(yīng)表中記錄有包含該累計(jì)總和值的對應(yīng)關(guān)系則決定該快閃存儲(chǔ)器中儲(chǔ)存該目標(biāo)數(shù)據(jù)。13.根據(jù)權(quán)利要求10所述的快閃存儲(chǔ)裝置，其特征在于，該控制器依據(jù)該累計(jì)總和值與實(shí)體地址對應(yīng)表決定對應(yīng)于該累計(jì)總和值的一目標(biāo)邏輯地址，轉(zhuǎn)換該目標(biāo)邏輯未指為一目標(biāo)實(shí)體地址，以及依據(jù)該目標(biāo)實(shí)體地址自該快閃存儲(chǔ)器讀取該目標(biāo)數(shù)據(jù)。14.根據(jù)權(quán)利要求8所述的快閃存儲(chǔ)裝置，其特征在于，該累計(jì)總和值為循環(huán)冗余檢驗(yàn)碼。15.根據(jù)權(quán)利要求8所述的快閃存儲(chǔ)裝置，其特征在于，該控制器自該主機(jī)接收一讀取邏輯地址，搜尋該重新對應(yīng)表以找到與該讀取邏輯地址相對應(yīng)的一原讀取邏輯地址，轉(zhuǎn)換該原讀取邏輯地址為一讀取實(shí)體地址，依據(jù)該讀取實(shí)體地址自該快閃存儲(chǔ)器讀取一讀出數(shù)據(jù)，以及將該讀出數(shù)據(jù)輸出至該主機(jī)。全文摘要本發(fā)明提供一種快閃存儲(chǔ)裝置的數(shù)據(jù)存取方法。于一實(shí)施例中，該快閃存儲(chǔ)裝置包括一快閃存儲(chǔ)器。首先，自一主機(jī)接收一寫入數(shù)據(jù)及一寫入邏輯地址。接著，依據(jù)該寫入數(shù)據(jù)計(jì)算一累計(jì)總和值。接著，決定是否該快閃存儲(chǔ)器中儲(chǔ)存具有該累計(jì)總和值的一目標(biāo)數(shù)據(jù)。若該快閃存儲(chǔ)器中已儲(chǔ)存該目標(biāo)數(shù)據(jù)，自該快閃存儲(chǔ)器讀取該目標(biāo)數(shù)據(jù)。接著，決定是否該目標(biāo)數(shù)據(jù)與該寫入數(shù)據(jù)相同。若該目標(biāo)數(shù)據(jù)與該寫入數(shù)據(jù)相同，于一重新對應(yīng)表中記錄該目標(biāo)數(shù)據(jù)的一原邏輯地址與該寫入邏輯地址的對應(yīng)關(guān)系，且不將該寫入數(shù)據(jù)寫入該快閃存儲(chǔ)器。文檔編號G06F3/06GK102541463SQ20101062364公開日2012年7月4日申請日期2010年12月28日優(yōu)先權(quán)日2010年12月28日發(fā)明者歐旭斌申請人:慧榮科技股份有限公司