專利名稱：高速大容量數(shù)據(jù)存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種存儲(chǔ)器，尤其涉及一種高速大容量的數(shù)據(jù)存儲(chǔ)器。
背景技術(shù)：
在現(xiàn)有的技術(shù)中，常用的存儲(chǔ)數(shù)據(jù)設(shè)備是靜態(tài)存儲(chǔ)器，隨著集成電路的發(fā)展，靜態(tài) 存儲(chǔ)器的存儲(chǔ)速度相對(duì)于動(dòng)態(tài)存儲(chǔ)器來說越來越慢，容量也越來越小，價(jià)格反而越來越貴， 動(dòng)態(tài)存儲(chǔ)器速度越來越快，容量越來越大，價(jià)格越來越便宜。電子技術(shù)的發(fā)展，對(duì)存儲(chǔ)數(shù)據(jù) 的速度、容量要求越來越高，靜態(tài)存儲(chǔ)器越來越不能滿足目前的要求。但是，靜態(tài)存儲(chǔ)器控 制和使用比較簡(jiǎn)單，不需要復(fù)雜的控制器件來控制讀寫，功耗也比較低，動(dòng)態(tài)存儲(chǔ)器控制比 較復(fù)雜，因此有待進(jìn)一步對(duì)其進(jìn)行改進(jìn)。
發(fā)明內(nèi)容本實(shí)用新型的目的在于針對(duì)背景技術(shù)中所述的現(xiàn)有的數(shù)據(jù)存儲(chǔ)器存在的存儲(chǔ)容 量小、存儲(chǔ)速度低的問題，提供一種高速大容量數(shù)據(jù)存儲(chǔ)器。實(shí)現(xiàn)本實(shí)用新型的技術(shù)方案如下一種高速大容量數(shù)據(jù)存儲(chǔ)器，其包括可編程邏輯器件以及若干個(gè)動(dòng)態(tài)存儲(chǔ)器，可 編程邏輯器件中設(shè)置有用來控制動(dòng)態(tài)存儲(chǔ)器寫入或者讀出數(shù)據(jù)的讀寫控制模塊、用來對(duì)寫 入或者讀出的數(shù)據(jù)進(jìn)行處理的數(shù)據(jù)處理模塊以及接受外部控制信號(hào)的對(duì)外接口模塊。所述的可編程邏輯器件為FPGA。所述的動(dòng)態(tài)存儲(chǔ)器為SDRAM、DDR、DDR II、DDR III等存儲(chǔ)器。本實(shí)用新型與現(xiàn)有的存儲(chǔ)器相比所具有的有益效果為因?yàn)楸緦?shí)用新型的存儲(chǔ)器 包括可編程邏輯器件和動(dòng)態(tài)存儲(chǔ)器，可編程邏輯器件中設(shè)置有用來控制動(dòng)態(tài)存儲(chǔ)器寫入或 者讀出數(shù)據(jù)的讀寫控制模塊、用來對(duì)寫入或者讀出的數(shù)據(jù)進(jìn)行處理的數(shù)據(jù)處理模塊以及接 受外部控制信號(hào)的對(duì)外接口模塊，通過可編程器件的控制使動(dòng)態(tài)存儲(chǔ)器的讀入和寫出控制 變得簡(jiǎn)便，因?yàn)閯?dòng)態(tài)存儲(chǔ)器與靜態(tài)存儲(chǔ)器相比存儲(chǔ)速度快，存儲(chǔ)容量大，因而，本實(shí)用新型 的存儲(chǔ)器不但存儲(chǔ)速度快、存儲(chǔ)容量大而且寫入和讀出數(shù)據(jù)非常簡(jiǎn)便。

圖1為本實(shí)用新型的示意圖；圖中，1為可編程邏輯器件，2為動(dòng)態(tài)存儲(chǔ)器，3為讀寫控制模塊，4為數(shù)據(jù)處理模 塊，5為對(duì)外接口模塊。
具體實(shí)施方式
參照附圖1所示的一種高速大容量數(shù)據(jù)存儲(chǔ)器，其包括可編程邏輯器件1以及若 干個(gè)動(dòng)態(tài)存儲(chǔ)器2，可編程邏輯器件1中設(shè)置有用來控制動(dòng)態(tài)存儲(chǔ)器2寫入或者讀出數(shù)據(jù) 的讀寫控制模塊3、用來對(duì)寫入或者讀出的數(shù)據(jù)進(jìn)行處理的數(shù)據(jù)處理模塊4以及接受外部控制信號(hào)的對(duì)外接口模塊5。所述的可編程邏輯器件1為FPGA。所述的動(dòng)態(tài)存儲(chǔ)器2為 SDRAM, DDR, DDR II、DDR III等存儲(chǔ)器。因?yàn)楸緦?shí)用新型的存儲(chǔ)器通過設(shè)置于FPGA內(nèi)部的讀 寫控制模塊3對(duì)動(dòng)態(tài)存儲(chǔ)器2寫入和讀出數(shù)據(jù)進(jìn)行讀寫控制，通過數(shù)據(jù)處理模塊4使數(shù)據(jù) 的位寬和讀寫速度與動(dòng)態(tài)存儲(chǔ)器2匹配，所以可以使動(dòng)態(tài)存儲(chǔ)器2寫入和讀出數(shù)據(jù)變得非 常簡(jiǎn)便，通過對(duì)外接口模塊5接受外部的控制信號(hào)，能夠人工手動(dòng)控制存儲(chǔ)器的寫入和讀 出數(shù)據(jù)，因?yàn)閯?dòng)態(tài)存儲(chǔ)器2與靜態(tài)存儲(chǔ)器相比，容量大，讀寫速度快，所以本實(shí)用新型的存 儲(chǔ)器與現(xiàn)有存儲(chǔ)器相比容量更大，且讀寫速度更快。本實(shí)用新型的存儲(chǔ)器的容量具有可擴(kuò) 展性，根據(jù)所選擇的FPGA端口數(shù)量的不同，能夠連接的動(dòng)態(tài)存儲(chǔ)器2的數(shù)量也會(huì)不同，在實(shí) 際設(shè)計(jì)中，可以根據(jù)用戶實(shí)際的需求選擇適合的可編程邏輯器件1以及連接合適數(shù)量的動(dòng) 態(tài)存儲(chǔ)器2，以滿足用戶的實(shí)際需求。而且還可以根據(jù)用戶的實(shí)際需求選擇適合的讀寫速度 的動(dòng)態(tài)存儲(chǔ)器2。
權(quán)利要求一種高速大容量數(shù)據(jù)存儲(chǔ)器，其特征在于其包括可編程邏輯器件以及若干個(gè)動(dòng)態(tài)存儲(chǔ)器，可編程邏輯器件中設(shè)置有用來控制動(dòng)態(tài)存儲(chǔ)器寫入或者讀出數(shù)據(jù)的讀寫控制模塊、用來對(duì)寫入或者讀出的數(shù)據(jù)進(jìn)行處理的數(shù)據(jù)處理模塊以及接受外部控制信號(hào)的對(duì)外接口模塊。
2.根據(jù)權(quán)利要求1所述的高速大容量數(shù)據(jù)存儲(chǔ)器，其特征在于所述的可編程邏輯器 件為FPGA。
3.根據(jù)權(quán)利要求1所述的高速大容量數(shù)據(jù)存儲(chǔ)器，其特征在于所述的動(dòng)態(tài)存儲(chǔ)器為 SDRAM、DDR、DDRII、DDRI11 等存儲(chǔ)器。
專利摘要本實(shí)用新型涉及一種高速大容量數(shù)據(jù)存儲(chǔ)器，其包括可編程邏輯器件以及若干個(gè)動(dòng)態(tài)存儲(chǔ)器，可編程邏輯器件中設(shè)置有用來控制動(dòng)態(tài)存儲(chǔ)器寫入或者讀出數(shù)據(jù)的讀寫控制模塊、用來對(duì)寫入或者讀出的數(shù)據(jù)進(jìn)行處理的數(shù)據(jù)處理模塊以及接受外部控制信號(hào)的對(duì)外接口模塊。本實(shí)用新型的優(yōu)點(diǎn)在于存儲(chǔ)器的存儲(chǔ)速度快，存儲(chǔ)容量大。
文檔編號(hào)G06F13/16GK201689409SQ20102020694
公開日2010年12月29日 申請(qǐng)日期2010年5月28日 優(yōu)先權(quán)日2010年5月28日
發(fā)明者劉瑜, 張穎, 李金寶, 王意, 趙浩華 申請(qǐng)人:常州市同惠電子有限公司